本发明属于模拟集成电路技术领域，具体涉及一种高速高线性度的栅压自举开关电路，能够用于采样保持电路。
背景技术：
随着集成电路工艺技术的进步以及通信和多媒体市场的快速增长，数字信号处理技术也得到了迅猛发展并且广泛地应用于各个领域。数字信号具有抗干扰能力强、易于集成、功耗小、成本低等优势，因此越来越多的模拟信号处理逐渐被数字信号技术所取代。然而，自然界的光、热、声、电、磁等信号都是模拟量，为了使这些模拟信号能够被数字系统处理，需要将这些在时间上连续的模拟信号转换为离散的数字信号，而模数转换器(analogtodigitalconverter,adc)就是实现该功能的模块。作为模拟世界与数字电路的接口，adc对整个混合信号系统的性能至关重要。adc中通过控制开关的闭合和关断从而实现adc对输入信号的采样和保持，开关存在非理想因素，会引入非线性误差，影响采样电路的精度和速度，而采样电路采样精度的下降会直接影响adc的精度，所以adc设计过程中，要选择对采样电路精度影响比较小的采样开关，满足adc系统设计要求。
传统的栅压自举开关电路结构如图1所示，由采样开关sw和栅压自举电路构成，其中栅压自举开关包括电容cb，采样开关管sw，pmos管mp1、mp2、mp3和nmos管mn1、mn2、mn3、mn4、mn5、mn6，负载电容cs由栅压自举开关电路的输出连接的电路提供，第一时钟信号clk和第二时钟信号clkb是一对互为反相的时钟信号。
传统的栅压自举开关电路的工作原理为：
(1)当电路处于采样阶段时，第一时钟信号clk为高电平，mn3导通，mp2栅极接地，从而mp2导通，抬高mn2、sw的栅压，mp1和mn1截止，mn4导通，采样开关管sw闭合，由于cb中存储的总电荷不变，cb接到sw的栅级和源极之间，sw的栅级抬高至vdd vin，sw的栅源电压是vdd，vdd为电源电压，vin为输入电压。
(2)当电路处于保持阶段时，第一时钟信号clk为低电平，mp1、mp3和mn1导通，mp2栅极接vdd，mp2截止，mn4截止，采样开关管sw断开，通过mp1和mn1给电容cb充电至vdd，电容cb中存储了cb*vdd的电量。电容cb和采样开关管sw分离，sw的源极和栅极分别通过mn1、mn5和mn6接地，从而对sw的源极和栅极进行放电。
采样开关管sw的导通电阻为：
其中，μn为载流子迁移率，cox为采样开关管的单位面积栅电容，w/l为采样开关管的宽长比，vgs为采样开关管的栅源电压，vth0为采样开关管的导通阈值电压，vsb为采样开关管的源衬电势差，γ为体效应系数，
通过使用栅压自举开关电路，减小了采样开关管栅源电压vgs变化引起的非线性失真，但是其忽略了由体效应引起的采样开关管导通阈值电压vth0的变化带来的非线性问题，同时在高速adc中的应用也存在不小的挑战。这是因为传统的栅压自举开关由于采样开关管sw的栅端连接多个mos管，因此有较大的寄生电容，导致sw的栅极电压与理想值相比有所降低，同时还会影响电路的整体速度；并且开关管sw的体效应会影响电路的线性度。
技术实现要素：
针对上述传统栅压自举开关电路在线性度和速度方面存在的问题，本发明提出一种高速高线性度的栅压自举开关电路，能够减小采样开关管sw栅端的寄生电容和降低采样开关管sw的体效应。
本发明的技术方案为：
一种高速高线性度的栅压自举开关电路，包括第一电容、第一nmos管、第三nmos管、第四nmos管、第五nmos管、第六nmos管、第一pmos管、第二pmos管、第三pmos管和采样开关管，
第一pmos管的栅极连接第五nmos管的漏极、第二pmos管的漏极和采样开关管的栅极，其源极连接第三pmos管的源极和第五nmos管的栅极并连接电源电压，其漏极连接第二pmos管的源极并通过第一电容后连接第一nmos管的漏极、第三nmos管的源极和第四nmos管的源极；
第三pmos管的栅极连接第三nmos管的栅极和第一时钟信号，其漏极连接第三nmos管的漏极和第二pmos管的栅极；
第一nmos管的栅极连接第二时钟信号，其源极接地；
所述第一时钟信号和第二时钟信号反相；
第六nmos管的栅极连接所述第二时钟信号，其漏极连接第五nmos管的源极，其源极接地；
采样开关管的源极作为所述栅压自举开关电路的输入端并连接第四nmos管的漏极，其漏极作为所述栅压自举开关电路的输出端；
所述栅压自举开关电路还包括第七nmos管、第八nmos管和第四pmos管，
第四pmos管的栅极连接第二pmos管的栅极，其源极连接第二pmos管的源极，其漏极连接第七nmos管的漏极、第四nmos管的栅极和采样开关管的衬底；
第七nmos管的栅极连接电源电压，其源极连接第八nmos管的漏极；
第八nmos管的栅极连接所述第二时钟信号，其源极接地。
本发明的有益效果为：本发明通过第八nmos管mn8、第七nmos管mn7和第四pmos管mp4产生的gn节点信号来控制第四nmos管mn4，使采样开关管sw衬底电压和栅极电压一致，进而减小了mos管二级效应中的体效应，提高了采样开关管sw的线性度；同时减少了与采样开关管sw栅端相连的管子数目，从而减少了采样开关管sw栅端的寄生电容，实现了高速和高线性度。
附图说明
图1是传统栅压自举开关原理图。
图2是本发明提出的一种高速高线性度的栅压自举开关电路的结构示意图。
具体实施方式
以下将结合附图和具体实例对本发明进行详细说明。
本发明提出一种高速高线性度的栅压自举开关电路，如图2所示，包括第一电容cb、第一nmos管mn1、第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6、第七nmos管mn7、第八nmos管、第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4和采样开关管sw，第一pmos管mp1的栅极连接第五nmos管mn5的漏极、第二pmos管mp2的漏极和采样开关管sw的栅极，其源极连接第三pmos管mp3的源极和第五nmos管mn5的栅极并连接电源电压vdd，其漏极连接第二pmos管mp2的源极并通过第一电容cb后连接第一nmos管mn1的漏极、第三nmos管mn3的源极和第四nmos管mn4的源极；第三pmos管mp3的栅极连接第三nmos管mn3的栅极和第一时钟信号clk，其漏极连接第三nmos管mn3的漏极和第二pmos管mp2的栅极；第一nmos管mn1的栅极连接第二时钟信号clkb，其源极接地；第一时钟信号clk和第二时钟信号clkb反相；第六nmos管mn6的栅极连接第二时钟信号clkb，其漏极连接第五nmos管mn5的源极，其源极接地；采样开关管sw的源极作为栅压自举开关电路的输入端并连接第四nmos管mn4的漏极，其漏极作为栅压自举开关电路的输出端；第四pmos管mp4的栅极连接第二pmos管mp2的栅极，其源极连接第二pmos管mp2的源极，其漏极连接第七nmos管mn7的漏极、第四nmos管mn4的栅极和采样开关管sw的衬底；第七nmos管mn7的栅极连接电源电压vdd，其源极连接第八nmos管的漏极；第八nmos管的栅极连接第二时钟信号clkb，其源极接地。
本发明的工作过程如下所示：
1)当第一时钟信号clk为高电平时，栅压自举开关电路处于采样阶段，第三pmos管mp3、第一nmos管mn1、第八nmos管mn8和第六nmos管mn6截止，第三nmos管mn3导通，使第二pmos管mp2的栅极即gp节点接地(第一电容cb的下极板)，第四pmos管mp4导通，使第四nmos管mn4的栅极即gn节点接到电源电压vdd(第一电容cb的上极板)，因此第二pmos管mp2和第四nmos管mn4均导通并有一个恒定的栅源电压(第一电容cb两极板之间的电压)，第一pmos管mp1截止，采样开关管sw导通，由于第一电容cb中存储的总电荷不变，第一电容cb的上下极板分别接到采样开关管sw的栅级和源极之间，采样开关管sw的栅极电位抬高至vdd vin，采样开关管sw的栅源电压是vdd，vdd为电源电压，vin为栅压自举开关电路的输入电压。
2)当第一时钟信号clk为低电平时，栅压自举开关电路处于保持阶段，第三pmos管mp3、第一nmos管mn1、第八nmos管mn8和第六nmos管mn6导通，于是第一pmos管mp1导通，第二pmos管mp2的栅极即gp节点接电源电压vdd，于是第二pmos管mp2截止，第四pmos管mp4截止，第四nmos管mn4的栅极即gn节点接地，于是第四nmos管mn4截止，采样开关管sw断开，通过第一pmos管mp1和第一nmos管mn1给第一电容cb充电至电源电压vdd，第一电容cb中存储了cb*vdd的电量。由于第二pmos管mp2和第四nmos管mn4截止，第一电容cb和采样开关管sw分离，采样开关管sw的栅极通过第五nmos管mn5和第六nmos管mn6接地，从而对采样开关管sw的源极和栅极进行放电。
本发明提出的栅压自举开关电路，与传统结构相比，去掉了传统结构中的nmos管mn2，且第四nmos管mn4的栅极不再连接到节点g(即采样开关管sw的栅极)，使用第四pmos管mp4、第八nmos管mn8和第七nmos管mn7产生的gn节点信号来对第四nmos管mn4的栅极进行控制，同时使用同一信号即gn节点信号对采样开关管sw的衬底进行控制。当采样阶段开始时，第三pmos管mp3导通，使节点gp连接到地，几乎同时第四pmos管mp4导通，使节点gn充电到电源电压vdd，因此第二pmos管mp2和第四nmos管mn4均有一个恒定的栅源电压，即有小而恒定的导通电阻。因此，与节点g相连的mos管数目减少，结点g的寄生电容更小，其电位上升的更快，采样开关管sw的栅极和衬底有相同的电位，因此减小了体效应的影响。当保持阶段开始时，结点g的放电情况跟传统情况类似，结点gn通过第八nmos管mn8和第七nmos管mn7进行放电，加上第七nmos管mn7是考虑到稳定性，减轻第八nmos管mn8的电压压力。
综上所述，本发明通过改变第四nmos管mn4栅极和采样开关管sw衬底的连接方式，利用第四pmos管mp4、第八nmos管mn8和第七nmos管mn7产生的gn节点信号对第四nmos管mn4的栅极以及采样开关管sw的衬底进行控制，使得在采样时采样开关管的衬底电位与栅极电位保持一致，以达到减小g点(采样开关管sw栅端)的寄生电容和降低采样开关管sw二级效应中的体效应的目的，保证了采样开关管sw的线性度，最终提高了采样开关电路的精度，大大减小了开关线性对adc精度的影响。
以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。本发明未详细描述的技术、形状、构造部分均为公知技术。
1.一种高速高线性度的栅压自举开关电路，包括第一电容、第一nmos管、第三nmos管、第四nmos管、第五nmos管、第六nmos管、第一pmos管、第二pmos管、第三pmos管和采样开关管，
第一pmos管的栅极连接第五nmos管的漏极、第二pmos管的漏极和采样开关管的栅极，其源极连接第三pmos管的源极和第五nmos管的栅极并连接电源电压，其漏极连接第二pmos管的源极并通过第一电容后连接第一nmos管的漏极、第三nmos管的源极和第四nmos管的源极；
第三pmos管的栅极连接第三nmos管的栅极和第一时钟信号，其漏极连接第三nmos管的漏极和第二pmos管的栅极；
第一nmos管的栅极连接第二时钟信号，其源极接地；
所述第一时钟信号和第二时钟信号反相；
第六nmos管的栅极连接所述第二时钟信号，其漏极连接第五nmos管的源极，其源极接地；
采样开关管的源极作为所述栅压自举开关电路的输入端并连接第四nmos管的漏极，其漏极作为所述栅压自举开关电路的输出端；
其特征在于，所述栅压自举开关电路还包括第七nmos管、第八nmos管和第四pmos管，
第四pmos管的栅极连接第二pmos管的栅极，其源极连接第二pmos管的源极，其漏极连接第七nmos管的漏极、第四nmos管的栅极和采样开关管的衬底；
第七nmos管的栅极连接电源电压，其源极连接第八nmos管的漏极；
第八nmos管的栅极连接所述第二时钟信号，其源极接地。
技术总结