本发明属于卫星通信
技术领域：
，主要涉及时域分数间隔均衡器的八路并行实现，具体是一种基于预整形的时域并行分数间隔均衡器及其均衡方法，可用于卫星通信系统。
背景技术：
：高通量通信卫星(hts，highthroughputsatellite)，也称高吞吐量通信卫星，在使用相同频率资源的条件下通信容量比常规通信卫星高数倍甚至数十倍，传输带宽大。在卫星转发器上，信号通过imux滤波器，然后由twta放大，最后通过omux滤波器传递，以确保用户链路传输过程中的频谱完整性。imux和omux滤波器的频率响应不完美，会以码间干扰(intersymbolinterference，isi)形式引入线性失真，而twta引入非线性失真。即卫星信道中存在卫星传输信号的群时延失真，导致地面接收端与信号之间产生码间干扰。码间干扰会使接收信号恶化，从而误码率增加，系统性能降低，高的传输速率又导致了码间干扰的进一步加剧，严重的情况会使系统无法继续正常工作。为了减小码间干扰，提高通信质量，需要使用一定的均衡技术以补偿信道失真，消除码间干扰。由于卫星通信信道具有随机性和时变性，均衡器必须能够实时地跟踪信道的时变特性，可以根据信道响应自动调整抽头系数，称为自适应均衡器。均衡器按照采样时间的不同可以分为整数间隔均衡器(bse)和分数间隔均衡器(fse)。与bse相比fse具有以下特点：可减轻定时相位的变动所引起的均衡特性的恶化和输出信噪比的下降；能够均衡和抑制比信号频率更宽的频率分量的失真和噪声。群时延是非线性系统的一种传输特性指标。卫星通信系统中的群时延失真主要来源于卫星转发器中的输入复用器(inputmultiplexer,imux)、输出复用器(outputmultiplexer,omux)。“implementationguidelinesforthesecondgenerationsystemforbroadcasting,interactiveservices,newsgatheringandotherbroadbandsatelliteapplications”(partii:s2-extensions(dvb-s2x),2015)一文提出了，为了补偿卫星转发器上imux-omux滤波器的群延迟响应所带来的线性失真，建议在dvb-s2x系统中可采用一种具有42个抽头的分数间隔自适应线性均衡器，其工作速率为符号速率的两倍。dimitrovsvilen在其发表论文“non-lineardistortioncancellationandsymbol-basedequalizationinsatelliteforwardlinks”(ieeetransactionsonwirelesscommunications，2017，16：4489-4502)中提出卫星接收机可利用具有42抽头的分数间隔线性均衡器抵消imux-omux带来的线性失真，均衡器的抽头可根据自适应递归lms算法，利用dvb-s2x标准中的导频数据更新。该方法存在的不足之处是，仅考虑了卫星信道进行串行时域均衡的情况，应用场景具有局限性，此外当数据传输速率不断提高时，此方法无法实现高达gsps的数据传输。zia-chahabiomid在其发表论文“efficientfrequency-domainimplementationofblock-lms/cmafractionallyspacedequalizationforcoherentopticalcommunications”(ieeephotonicstechnologyletters,2011,23(22):1697-1699)中提出基于块的时域符号间隔均衡器。该方法充分考虑了卫星信道高速率数据传输的情况，可明显提高数据处理速度。然而，该方法采用符号间隔均衡器，对定时相位误差非常敏感。当抽样信号频谱混叠部分存在零点的时候，符号间隔均衡器将放大该频率点处的噪声，从而引起均衡器性能下降。在定时相位变化剧烈时，不可均衡和抑制比信号频率更宽的频率分量的失真和噪声。综上，现有报道的时域均衡器，要么仅考虑串行实现结构，支持速率有限，要么从时域角度考虑分块并行，基于符号间隔的并行结构均衡效果有限，无法在支持卫星高速数据均衡的同时解决定时相位变化敏感和实现复杂度高的问题。同时，现有文献中均只考虑实现基本结构，假定输入均衡器的数据是全有效的，而实际中均衡器的输入数据由采样钟定时恢复模块给出，由于不可避免的存在采样钟频率偏差，导致均衡器输入有效数据呈现不均匀间隔特性，给均衡器实现带来了很大困难。技术实现要素：本发明的目的在于针对上述现有技术的不足，针对输入有效数据不均匀特性，提出一种预整形策略，该策略充分利用了并行数据的处理特点，产生八路并行数据，进而给出一种低复杂度的八路并行分数间隔均衡器实现结构，是一种适用于高速数据传输的基于预整形的低复杂度时域并行分数间隔均衡器及其均衡方法。本发明是一种基于预整形的低复杂度时域并行分数间隔均衡器，发送端输出信号为a(k)，均衡器接收信号为x(k)，均衡器输出y(k)，硬判决后输出d(k)，e(k)为误差信号，w(k)为均衡器的抽头系数，h(k)为信道冲击响应，η(k)为零均值的高斯噪声，k为当前时刻，则均衡器输入信号x(k)表示为：x(k)＝a(k)*h(k) η(k)其中*表示卷积，根据不同的均衡算法，均衡器输出y(k)的求值及抽头系数w(k)的更新有所不同；本发明的均衡器为分数间隔均衡器，包括有数据重整模块、并行移位寄存器模块、抽头系数更新模块和并行均衡模块，均衡器输入串行信号送入数据重整模块，得到预整形后的8路并行数据x(k)，预整形后的8路并行数据分别送入并行移位寄存器模块和抽头系数更新模块，并行移位寄存器模块、抽头系数更新模块的输出数据均作为并行均衡模块的输入，并行均衡模块的输出信号y(k)以8路并行数据输出，均衡器工作于两倍符号速率。本发明还是一种基于预整形的低复杂度时域并行分数间隔均衡方法，在上述的基于预整形的低复杂度时域并行分数间隔均衡实现，其特征在于，包括有如下步骤：(1)并行输入数据：针对输入有效数据的不均匀特性，对输入均衡器的串行数据进行预整形，得到8路并行输入数据；(2)利用并行移位使每路含有l个数据：利用并行移位，得到l 7个并行数据，将此数据分配给8路，得到并行均衡模块中8路中每路含有的l个数据；(3)抽头系数更新：将8路并行数据中的帧头数据进行串行存储，根据lms自适应均衡算法，在抽头系数更新模块中利用帧头数据进行抽头系数更新，得到更新后的l个抽头系数，输出给并行均衡模块；(4)并行输出数据：利用分数间隔均衡器的两倍符号速率特性，8路并行输入数据中相邻两路符号使能不可同时为1，相邻两路符号使能必为“10”或“01”或“00”，通过判断相邻两路符号使能，实现4路复用，利用lms算法中均衡器输出公式，将更新后的l个抽头系数与8路并行数据进行共轭相乘，得出8路并行均衡器的输出数据。本发明给出了一种新的技术方案，解决了卫星信道高速率数据传输中的幅频特性和群时延特性不理想的问题，根据分数间隔均衡器的两倍符号速率特性，提出了一种新的均衡器并行结构来解决此问题。本发明与现有技术相比具有以下优点：并行数据处理速度快：为了解决卫星信道高速率数据传输中的幅频特性和群时延特性的不理想的问题，传统串行结构已不能满足实际数据传输的要求，必须采用并行处理技术将传输速率降低后进行数字信号处理。本发明对时域均衡器进行了8路并行实现，提高数据处理速度，补偿imux-omux带来的线性失真。一个nmbps的数据需要传输，那么在并行的其中一路上只需要处理略高于n/8mbps就可以满足需要，更利于时域均衡器fpga的实现。复杂度低：由于本发明讨论的均衡器以分数间隔均衡器为基本结构，基于lms算法串行存储帧头或导频数据更新抽头系数，同时，基于输入符号使能的特性，实现4路复用，减少一半复数乘法器的使用，降低时域均衡器并行实现的复杂度，强化了实用性。附图说明图1是现有的均衡器结构图；图2是本发明基于lms自适应算法的均衡器结构图；图3是本发明基于图1、图2系统进行并行时域均衡的数据流向图；图4是本发明进行并行时域均衡的实现流程图；图5是本发明均衡器串行采样使能和符号使能时序示意图；图6是本发明帧头使能的时序示意图；图7是本发明的相乘均衡模块的结构图；图8是用本发明方法进行时域均衡前(调制方式qpsk)的仿真星座图；图9是用本发明方法进行时域均衡后(调制方式qpsk)的仿真星座图；图10是用本发明方法进行时域均衡前(调制方式16apsk)的仿真星座图；图11是用本发明方法进行时域均衡后(调制方式16apsk)的仿真星座图；图12是用本发明方法进行时域串行均衡后(调制方式16apsk)的仿真星座图；图13是用本发明方法进行时域并行均衡后(调制方式16apsk)的仿真星座图；图14是用本发明方法进行时域串行、并行均衡后(调制方式16apsk)的仿真眼图。具体实施方式下面结合附图对本发明的实施例和效果做详细描述。实施例1高通量卫星(hts)是指使用相同带宽的频率资源，而数据吞吐量是传统通信卫星数倍甚至数十倍的通信卫星，实现通信容量达数百gbps甚至tbps量级。然而卫星信道所能提供的信道特性却不能满足更高速率的数据传输，幅频特性和群时延特性的不理想，对接收信号的误码率影响极大,这些不理想均可以通过均衡器来进行校正。目前在dvb-s2x标准中提及，为了补偿卫星转发器上imux-omux滤波器的群延迟响应所带来的线性失真，可采用一种具有42个抽头的分数间隔自适应线性均衡器，其工作速率为符号速率的两倍。采用并行的时域均衡器结构来解决高速率信号传输过程中所产生的幅度及群时延失真，对于均衡速率信号传输过程中所带来的幅度和群时延失真有很好的作用。国内外文献中提出了采用块符号间隔均衡器，同时，现有文献中均只考虑实现基本结构，假定输入均衡器的数据是全有效的，而实际中均衡器的输入数据由采样钟定时恢复模块给出，不可避免的存在采样钟频率偏差，导致均衡器的输入有效数据呈现不均匀间隔特性，给均衡器实现带来了很大困难。本发明也对此展开了研究，针对均衡器的输入有效数据的不均匀特性，本发明提出一种基于预整形的低复杂度时域并行分数间隔均衡器。本发明是一种基于预整形的低复杂度时域并行分数间隔均衡器，现有均衡器，参照图1，发送端输出信号为a(k)，均衡器接收信号为x(k)，均衡器输出y(k)，硬判决后输出d(k)，e(k)为误差信号，w(k)为均衡器的抽头系数，h(k)为信道冲击响应，η(k)为零均值的高斯噪声，k为当前时刻，则均衡器输入信号x(k)表示为：x(k)＝a(k)*h(k) η(k)其中*表示卷积，根据不同的均衡算法，均衡器输出y(k)的求值及抽头系数w(k)的更新有所不同；参照图2，本发明采用了lms自适应算法，w(k)的个数为l，即采用l个抽头系数。本发明中，为弥补imux-omux带来的线性失真，l可根据dvb-s2x标准设置，本例中设置为42，理论上线性均衡器抽头系数无穷多时，可以完全消除符号间干扰，但是实际上，均衡器的阶数会影响结构复杂度，过长的抽头系数个数会造成噪声积累，也使均衡器的结构由于过于复杂而难以实现。具体需要根据实际情况设置合适的抽头系数个数。在mse准则中，lms自适应均衡算法通过调整均衡器的抽头系数w(k)使误差的均方值最小，获取抽头系数w(k)的更新、误差信号e(k)和均衡器输出y(k)的求值，d(k)为期望信号，x*(k)为x(k)的共轭。e(k)＝y(k)-d(k)该误差的代价函数定义为：jk＝e{e2(k)}＝e{(y(k)-d(k))2}调整均衡器抽头系数的基本lms算法：w(k 1)＝w(k)-μe(k)x*(k)y(k)＝wt(k)x(k)参照图3，本发明的均衡器为时域并行分数间隔均衡器，为叙述方便，简称为均衡器。本发明的均衡器包括有数据重整模块、并行移位寄存器模块、抽头系数更新模块和并行均衡模块，均衡器输入串行信号送入数据重整模块，得到预整形后的8路并行数据x(k)，预整形后的8路并行数据分别送入并行移位寄存器模块和抽头系数更新模块，并行移位寄存器模块、抽头系数更新模块的输出数据均作为并行均衡模块的输入，并行均衡模块的输出信号y(k)以8路并行数据输出，均衡器工作于两倍符号速率。本发明的思路是均衡器以分数间隔均衡器为基本结构，lms算法为基础,组成均衡器的并行结构。实现了采用一种具有l个抽头的分数间隔自适应线性均衡器，其工作速率为符号速率的两倍的技术方案。本发明的技术方案是：针对均衡器输入有效数据的不均匀特性，对输入均衡器的串行数据进行预整形，得到8路并行均衡器输入数据。根据lms自适应均衡算法和分数间隔均衡器的特性，利用帧头数据对l个抽头系数进行更新，得出8路并行均衡器的输出数据，从而补偿卫星上imux-omux滤波器的群延迟响应所带来的线性失真，提高了数据处理速度，同时，基于lms算法串行存储帧头或导频数据更新抽头系数，通过判断相邻两路符号使能，实现4路复用，减少一半复数乘法器的使用，降低了fpga实现的复杂度。实施例2基于预整形的低复杂度时域并行分数间隔均衡器的总体构成同实施例1，本发明的数据重整模块将输入均衡器的串行数据进行预整形，得到8路并行输入数据，将预整形的8路并行数据分别送入并行移位寄存器模块、抽头系数更新模块中，并行移位寄存器模块和抽头系数更新模块分别对8路并行数据进行处理，抽头系数更新模块输出的l个抽头系数和并行移位寄存器模块输出的l 7个并行数据均送入并行均衡模块，并行均衡模块以8路并行数据输出。参照图3，本发明含有的数据重整模块、并行移位寄存器模块、抽头系数更新模块以及并行均衡模块通过fpga进行硬件实现。换句话说，本发明针对卫星信道高速率传输过程中的幅频群时延特性的不理想，fpga时钟速率不超过200mhz的稳定性较好，提出了一种均衡器的8路并行结构来解决此问题，这种并行结构对于均衡速率信号传输过程中所带来的幅度和群时延失真有很好的作用，例如一个nmbps的数据需要传输，那么在并行的其中一路上只需要处理略高于n/8mbps就可以满足需要，更利于时域均衡器fpga的实现。实施例3基于预整形的低复杂度时域并行分数间隔均衡器的总体构成同实施例1-2，参照图4，本发明中数据重整模块通过异步fifo实现，当输入均衡器的采样使能为“1”时，将输入均衡器的串行数据从一个时钟域写入fifo，从另外一个时钟域读出数据，得到8路并行数据。本发明均衡器的并行移位寄存器模块包括有并行移位寄存器和复用器，并行移位寄存器输出l 7位并行数据，将此并行l 7位数据送入复用器mux1-mux8的输入端，复用器使8路中每路含有l个数据，输出给并行均衡模块。本发明通过并行移位得到l 7位并行数据，通过复用器mux1-mux8使8路中每路含有l个数据。本发明均衡器的抽头系数更新模块沿串行数据传输方向依次连接有串行存储器、m1乘法器、a1加法器、计数器、l个数据的延迟单元、判决单元、a2加法器、移位寄存器、m2乘法器、a3加法器、d延时单元、l个抽头系数的寄存器。参照图4，串行存储器进行帧头或导频数据串行存储，串行存储器的输出首先送入m1乘法器，还送入延迟单元，延迟单元输出送入m2乘法器。串行输出抽头系数寄存器的抽头系数，通过计数器统计串行输出的个数是否为l，若不是，则返回a2加法器继续执行串行存储数据与抽头系数相乘之后相加的操作，若是，将均衡结果首先送入判决单元，判决后再参与a2加法器的运算，同时，还将均衡结果直接送入a2加法器参与运算。l个抽头系数的寄存器串行输出抽头系数送入m1乘法器参与运算，同时，l个抽头系数的寄存器并接d延迟单元，d延迟单元得到当前时刻的抽头系数w(k)，d延迟单元输出给a3加法器参与抽头系数更新运算，l个抽头系数的寄存器输出给并行均衡模块。本发明均衡器中将均衡结果y(k)送入判决单元得到期望信号d(k)，将y(k)和d(k)作为a2加法器的输入，其输出为误差信号e(k)，a2加法器的输出e(k)送入移位寄存器，完成与步长μ相乘，移位寄存器输出与延迟单元输出送入m2乘法器，m2乘法器的乘积结果和d延迟单元输出送入a3加法器，实现与当前时刻的抽头系数w(k)相加，得到下一时刻的抽头系数w(k 1)，完成抽头系数更新，l个抽头系数的寄存器输出给并行均衡模块。本发明中并行均衡模块以4个并列的相乘累加均衡子模块为主体，抽头系数更新模块输出的抽头系数同时送入4个并列的相乘累加均衡子模块，相乘累加均衡模块输入端通过开关k1-k4接收并行移位寄存器输出，其输出分别通过开关k5-k8输出8路并行均衡数据。本发明中并行均衡模块包括有4个相乘累加均衡模块、开关k1-k8，相乘累加均衡子模块包括有共轭、乘法器、加法器。并行移位寄存器模块、抽头系数更新模块的输出数据均作为并行均衡模块的输入，并行均衡模块通过开关k1-k4得到复用器mux1-mux8的输出，开关k1-k4的输入和抽头系数更新模块输出的l个抽头系数送入相乘累加均衡模块，相乘累加均衡模块通过开关k5-k8输出8路并行均衡数据。换句话说，本发明并行移位寄存器模块使每路含有l个数据，抽头系数更新模块根据当前块的帧头指示信号对输入的8路并行帧头或导频数据进行串行存储，根据lms自适应均衡算法，利用帧头数据完成l个抽头系数的更新，处理后，输出给并行均衡模块，并行均衡模块通过开关k1-k8实现4路复用，输出8路并行均衡数据。本发明的均衡器利用复用器和并行移位寄存器进行了8路并行实现，提高数据处理速度，抽头系数更新模块采用lms自适应均衡算法，通过串行存储帧头或导频数据更新抽头系数，使得均衡器可根据信道响自动调整抽头系数，跟踪信道的变化。同时，并行均衡模块利用分数间隔均衡器的两倍符号速率特性，实现了4路复用，降低了产生并行均衡输出的运算复杂度，减少了工程实现中的硬件资源占用。本发明的均衡器可有效补偿imux-omux带来的线性失真且提高数据处理速度，用于卫星通信。实施例4本发明还是一种基于预整形的低复杂度时域并行分数间隔均衡方法，在上述的基于预整形的低复杂度时域并行分数间隔均衡器上实现，参照图4，包括有如下步骤：步骤1，并行输入数据：参照图5，实际中均衡器的输入数据由采样钟定时恢复模块给出，由于不可避免的存在采样钟频率偏差，导致采样钟定时恢复模块输出有效数据呈现不均匀间隔特性。针对均衡器输入有效数据的不均匀特性，利用异步fifo完成对输入均衡器的串行数据的预整形。当输入均衡器的采样使能为“1”时，将输入均衡器的串行数据从一个时钟域写入fifo，从另外一个时钟域读出数据，得到8路并行输入数据，将预整形的8路并行数据分别送入并行移位寄存器模块、抽头系数更新模块中，作为均衡器的输入。步骤2，利用并行移位使每路含有l个数据：在均衡器中，利用并行移位，得到l 7个并行数据，将此数据分配给8路，得到并行均衡模块中8路中每路含有的l个数据。步骤3，抽头系数更新：根据lms自适应均衡算法，在mse准则中，调整均衡器的抽头系数w(k)以使下列误差的均方值最小，e(k)＝y(k)-d(k)该误差的代价函数定义为：jk＝e{e2(k)}＝e{(y(k)-d(k))2}调整均衡器抽头系数的基本lms算法：w(k 1)＝w(k)-μe(k)x*(k)y(k)＝wt(k)x(k)其中，x(k)为均衡器输入信号，y(k)为均衡器输出信号，d(k)为期望信号，e(k)为误差，w(k)为抽头系数，本发明采用l个抽头系数，μ为步长因子。在抽头系数更新模块中根据当前块的帧头指示信号对当前输入的8路并行数据进行串行存储，根据lms自适应均衡算法，利用帧头数据进行抽头系数更新，得到更新后的l个抽头系数，输出给并行均衡模块。步骤4，并行输出数据：参照图6，由于分数间隔均衡器的两倍符号速率特性，8路并行输入数据中相邻两路符号使能不可同时为1，相邻两路符号使能必为“10”或“01”或“00”，通过判断相邻两路符号使能，实现4路复用。参照图7，利用lms算法中均衡器输出公式，将更新后的l个抽头系数与8路并行数据进行共轭相乘，得出8路并行均衡器的输出数据。为了解决卫星信道高速率数据传输中的幅频特性和群时延特性的不理想的问题，本发明对时域均衡器进行了8路并行实现，提高了数据处理速度。同时在fpga实现的过程中，基于lms自适应算法串行存储帧头或导频数据更新抽头系数，同时，并行均衡过程中实现4路复用，降低了fpga实现的复杂度。实施例5基于预整形的低复杂度时域并行分数间隔均衡器及其均衡方法同实施例1-4，参照图4，本发明将输入均衡器的串行数据预整形，得到8路并行输入数据，步骤1中所述的数据重整，具体包括如下：参照图5，sample_en为输入均衡器的串行采样使能，sym_en为输入均衡器的串行符号使能。本发明的均衡器工作在两倍符号速率下，实际系统中，2倍使能为经过采样定时恢复(str)后得到的采样使能，当信道中添加采样钟偏差时，其输出的采样使能信号不均匀，比如“1010…110101…”，相邻两路数据并不一定为“10”、“01”或“00”，还可能为“11”，不利于时域均衡器降低复杂度。参照图6，时域均衡器工作于2倍符号速率，要求8路并行符号使能或帧头使能中相邻两路符号使能必为“10”、“01”或“00”，从而可通过根据相邻两路符号使能，实现4路复用，减少一半复数乘法器的使用，降低时域分数间隔均衡器复杂度。为使相邻两路符号使能必为“10”、“01”或“00”，可令采样使能信号sampen为1时控制符号使能，使相邻符号使能为“10”、“01”或“00”。针对均衡器输入有效数据的不均匀特性，本发明利用异步fifo完成对输入均衡器的串行数据的预整形。当输入均衡器的采样使能为“1”时，将输入均衡器的串行数据从一个时钟域写入fifo，从另外一个时钟域读出数据，得到8路并行输入数据，将预整形的8路并行数据分别送入并行移位寄存器模块、抽头系数更新模块中，作为均衡器的输入。本发明考虑了实际中均衡器的输入数据由采样钟定时恢复模块给出，不可避免的存在采样钟频率偏差，导致均衡器的输入有效数据呈现不均匀间隔特性，给均衡器实现带来了很大困难。本发明采用数据重整模块解决均衡器输入有效数据的不均匀特性。实施例6基于预整形的低复杂度时域并行分数间隔均衡器及其均衡方法同实施例1-5，参照图4，本发明将输入均衡器的串行数据进行预整形，得到8路并行输入数据，将预整形的8路并行数据分别送入并行移位寄存器模块、抽头系数更新模块，步骤2中所述的利用并行移位使每路含有l个数据，具体步骤包括如下：(2a)利用并行移位寄存器，得到8路并行均衡器的输入数据，每一路数据均要在并行均衡模块与l个抽头系数复数相乘，因此，此模块需要并行输出l 7个数，数据用tap表示；(2b)将l 7个并行数据分配给8路：通过mux1对tap(l:1)进行复用，然后分配给第一路数据；通过mux2对tap(l 1:2)进行复用，然后分配给第二路数据；依次通过mux3-mux8对tap(l 2:3)、tap(l 3:4)、tap(l 4:5)、tap(l 5:6)、tap(l 6:7)、tap(l 7:8)进行复用，然后依次分配给第三至第八路数据。本发明由于采用了8路并行数据和l个抽头系数处理时域均衡问题，因此，并行移位寄存器模块需要每路输出l个数据，以便在并行均衡模块与l个抽头系数相乘。本发明利用数据重整模块将输入均衡器的串行数据进行预整形，得到8路并行输入数据，将预整形的8路并行数据分别送入并行移位寄存器模块、抽头系数更新模块中，并行移位寄存器模块和抽头系数更新模块分别对8路并行数据进行处理，抽头系数更新模块输出的l个抽头系数和并行移位寄存器模块输出的8路并行数据均送入并行均衡模块，并行均衡模块以8路并行数据输出。实施例8基于预整形的低复杂度时域并行分数间隔均衡器及其均衡方法同实施例1-7，参照图4，本发明将输入均衡器的串行数据进行预整形，得到8路并行输入数据，将预整形的8路并行数据分别送入并行移位寄存器模块、抽头系数更新模块，步骤3中所述的抽头系数更新，具体步骤包括如下：(3a)利用输入的帧头使能，找出当前输入块中、前一个输入块中含有的帧头指示信号。(3b)利用前一个输入块含有的帧头指示信号为0和当前输入块含有的帧头指示信号大于0，可找出帧头的起始位置。(3c)在帧头起始位置处，预存一段48长的数据。(3d)根据当前输入块和前一个输入块中含有的帧头指示信号，对帧头数据进行计数，并对当前输入的帧头数据进行串行存储。(3e)将串行存储的帧头数据根据帧头使能串行输出，作为帧头数据的均衡器输入x(k)。(3f)根据lms自适应均衡算法，获得帧头数据对应的均衡器输出y(k)：y(k)＝wt(k)x(k)初始化的l个抽头系数首个为0，其余均为1。串行输出x(k)与l个抽头系数，将串行输出的l个x(k)与l个抽头系数进行相乘，然后将相乘结果相加，得到帧头数据对应的均衡器输出y(k)。通过计数器统计串行输出的个数是否为l，若为l，则输出y(k)，得到帧头数据的均衡器输出y值，否则，继续执行输入数据与抽头系数相乘之后相加的操作。(3g)对帧头数据对应的均衡器输出y(k)进行硬判决得到期望信号d(k)。(3h)将帧头数据对应的均衡器输出y(k)与期望信号d(k)相减，得到误差信号e(k)。(3i)根据lms自适应均衡算法，获得抽头系数：w(k 1)＝w(k)-μe(k)x*(k)本发明利用复数乘法器将误差信号与均衡器输入信号进行共轭相乘，将复数乘法器的输出结果与步长因子μ相乘，与步长相乘的操作可通过移位相加的操作实现，将与步长因子乘积的结果与当前时刻的抽头系数w(k)相加，得到下一时刻的抽头系数w(k 1)，完成抽头系数的更新。实施例9基于预整形的低复杂度时域并行分数间隔均衡器及其均衡方法同实施例1-8，步骤(3g)中所述的硬判决规则为：根据实部、虚部的正负值，得到均衡器输出y的期望信号；若均衡器输出y的实部为正时，期望信号的实部判决为0.707，否则，判决为-0.707；若均衡器输出y的虚部为正时，期望信号的虚部判决为0.707，否则，判决为-0.707，如表1所示：表1期望信号判决表y(k)_realy(k)_imagd(k)_reald(k)_imag>0>00.7070.707>0<00.707-0.707<0>0-0.7070.707<0<0-0.707-0.707实施例10基于预整形的低复杂度时域并行分数间隔均衡器及其均衡方法同实施例1-9，参照图4，本发明将输入均衡器的串行数据进行预整形，得到8路并行输入数据，将预整形的8路并行数据分别送入并行移位寄存器模块、抽头系数更新模块，抽头系数更新模块输出的l个抽头系数和并行移位寄存器模块输出的l 7个并行数据均送入并行均衡模块，步骤4中所述的并行输出数据，具体步骤包括如下：(4a)判断相邻两路的符号使能为”10”或者“01”：若第一路和第二路的符号使能为“10”，k1开关打至mux1；若第一路和第二路的符号使能为“01”，k1开关打至mux2；若第三路和第四路的符号使能为“10”，k2开关打至mux3；若第三路和第四路的符号使能为“01”，k2开关打至mux4；若第五路和第六路的符号使能为“10”，k3开关打至mux5；若第五路和第六路的符号使能为“01”，k3开关打至mux6；若第七路和第八路的符号使能为“10”，k4开关打至mux7；若第七路和第八路的符号使能为“01”，k4开关打至mux8。(4b)8路并行均衡器输出：参照图7，若第一路和第二路的符号使能为“10”，将第一路的tap(l:1)与抽头系数进行共轭相乘，k5开关打至第一路输出；若第一路和第二路的使能为“01”，将第二路的tap(l 1:2)与抽头系数进行共轭相乘，k5开关打至第二路输出，实现1、2路复用。若第三路和第四路的使能为“10”，则将第三路的tap(l 2:3)与抽头系数进行共轭相乘，k6开关打至第三路输出；若第三路和第四路的使能为“01”，则将第四路的tap(l 3:4)与抽头系数进行共轭相乘，k6开关打至第四路输出，实现3、4路复用。若第五路和第六路的使能为“10”，则将第五路的tap(l 4:5)与抽头系数进行共轭相乘，k7开关打至第五路输出；若第五路和第六路的使能为“01”，则将第六路的tap(l 5:6)与抽头系数进行共轭相乘，k7开关打至第六路输出，实现5、6路复用。若第七路和第八路的使能为“10”，则将第七路的tap(l 6:7)与抽头系数进行共轭相乘，k8开关打至第七路输出；若第七路和第八路的使能为“01”，则将第八路的tap(l 7:8)与抽头系数进行共轭相乘，k8开关打至第八路输出，实现7、8路复用。最终，实现4路复用，获得8路并行均衡器输出。下面给出更加详细的例子，将本发明的均衡器与均衡方法融为一体，对本发明进一步说明：实施例11基于预整形的低复杂度时域并行分数间隔均衡器及其均衡方法同实施例1-10，参照图3，本发明采用的时域并行分数抽头线性均衡器主要包括有数据重整模块、并行移位寄存器、抽头系数更新、并行均衡模块，其中：数据重整模块，针对输入数据的不均匀特性，对输入的串行数据进行预整形，并将此数据传递给并行移位寄存器模块和抽头系数更新模块。并行移位寄存器模块，进行并行移位得到8路并行均衡器的输入数据，并将此数据传递给并行均衡模块。抽头系数更新模块，根据当前块的帧头指示信号对当前输入的8路并行数据进行串行存储，根据lms自适应均衡算法，利用帧头数据更新l个抽头系数，并将抽头系数传递给并行均衡模块。本例中，l＝42，即l设置为42，在实验和数据中发现，l设置为42时，抽头系数个数不繁多，均衡性能良好。并行均衡模块，根据lms算法中均衡器输出公式和分数间隔均衡器的两倍符号速率特性，实现4路复用，得到8路并行均衡器输出数据。参照图4，本发明进行信道均衡的实现步骤如下：步骤1，数据重整。1.1)参照图5，输入均衡器的串行数据具有不均匀特性，针对此特性，需对该数据进行预整形。利用异步fifo将串行采样使能为1的数据进行存储，均衡器为8路并行实现，因此，读时钟的频率为写时钟频率的1/8倍，当fifo中存入一定数据时，开始读fifo，得到8路并行数据。步骤2，获得8路并行均衡器的输入数据。2.1)利用并行移位寄存器，得到8路并行均衡器的输入数据。每一路数据均要在并行均衡模块与l个抽头系数进行复数相乘，因此，此模块需要并行输出8路数据，每路输出数据中含有l个数，输出数据用tap表示，则tap中应含有l 7个数。2.2)将l 7个并行数据分配给8路：通过mux1对tap(l:1)进行复用，然后分配给第一路数据；通过mux2对tap(l 1:2)进行复用，然后分配给第二路数据；依次通过mux3-mux8对tap(l 2:3)、tap(l 3:4)、tap(l 4:5)、tap(l 5:6)、tap(l 6:7)、tap(l 7:8)进行复用，然后依次分配给第三至第八路数据。步骤3，生成抽头系数。3.1)利用输入的帧头使能，找出当前输入块中、前一个输入块中含有的帧头指示信号；3.2)利用前一个输入块含有的帧头指示信号为0和当前输入块含有的帧头指示信号大于0，可找出帧头的起始位置；3.3)在帧头起始位置处，预存一段48长的数据；3.4)根据当前输入块和前一个输入块中含有的帧头指示信号，对帧头数据进行计数，并对输入数据进行串行存储；3.5)将串行存储的帧头数据根据帧头使能串行输出，作为帧头数据的均衡器输入x(k)；3.6)根据lms自适应均衡算法，获得帧头数据对应的均衡器输出y(k)：y(k)＝wt(k)x(k)初始化的l个抽头系数首个为0，其余均为1。串行输出x(k)与l个抽头系数，将串行输出的l个x(k)与l个抽头系数进行相乘，然后将相乘结果相加，得到帧头数据对应的均衡器输出y(k)。通过计数器统计串行输出的个数是否为l，若为l，则输出y(k)，得到帧头数据的均衡器输出y值，否则，继续执行输入数据与抽头系数相乘之后相加的操作。3.7)对帧头数据对应的均衡器输出y进行硬判决得到期望信号d(k)；3.8)将帧头数据对应的均衡器输出y与期望信号d(k)相减，得到误差信号e(k)；3.9)根据lms自适应均衡算法，获得抽头系数；w(k 1)＝w(k)-μe(k)x*(k)本发明利用复数乘法器将误差信号与均衡器输入信号进行共轭相乘，将复数乘法器的输出结果与步长因子μ相乘，与步长相乘的操作可通过移位相加的操作实现，将与步长因子乘积的结果与当前时刻的抽头系数w(k)相加，得到下一时刻的抽头系数w(k 1)，完成抽头系数的更新。步骤4，获取8路并行均衡器的输出数据。并行移位寄存器模块输出l 7路并行数据，8路并行数据中每路含有l个数据，第一路数据对应tap(l:1)，第二路数据对应tap(l 1:2)，…，第8路数据对应tap(l 7:8)。抽头系数更新模块输出l个抽头系数。此模块8路均衡器输入数据与抽头系数相乘，本应使用l*8个复数乘法器。参照图6，2倍符号率输入使符号使能、帧头使能不能同时为1，8路并行符号使能/帧头使能中，相邻两路使能必为“10”、“01”或“00”。因此，可通过判断相邻两路符号使能为“10”或者“01”，实现4路复用，减少一半复数乘法器的使用，降低均衡器的复杂度，该模块的步骤为：4.1)判断相邻两路的符号使能为”10”或者“01”：参照图4，若第一路和第二路的符号使能为“10”，k1开关打至mux1；若第一路和第二路的符号使能为“01”，k1开关打至mux2；若第三路和第四路的符号使能为“10”，k2开关打至mux3；若第三路和第四路的符号使能为“01”，k2开关打至mux4；若第五路和第六路的符号使能为“10”，k3开关打至mux5；若第五路和第六路的符号使能为“01”，k3开关打至mux6；若第七路和第八路的符号使能为“10”，k4开关打至mux7；若第七路和第八路的符号使能为“01”，k4开关打至mux8。4.2)8路并行均衡器输出：参照图7，若第一路和第二路的符号使能为“10”，将第一路的tap(l:1)与抽头系数进行共轭相乘，k5开关打至第一路输出；若第一路和第二路的使能为“01”，将第二路的tap(l 1:2)与抽头系数进行共轭相乘，k5开关打至第二路输出，实现1、2路复用。若第三路和第四路的使能为“10”，则将第三路的tap(l 2:3)与抽头系数进行共轭相乘，k6开关打至第三路输出；若第三路和第四路的使能为“01”，则将第四路的tap(l 3:4)与抽头系数进行共轭相乘，k6开关打至第四路输出，实现3、4路复用。若第五路和第六路的使能为“10”，则将第五路的tap(l 4:5)与抽头系数进行共轭相乘，k7开关打至第五路输出；若第五路和第六路的使能为“01”，则将第六路的tap(l 5:6)与抽头系数进行共轭相乘，k7开关打至第六路输出，实现5、6路复用。若第七路和第八路的使能为“10”，则将第七路的tap(l 6:7)与抽头系数进行共轭相乘，k8开关打至第七路输出；若第七路和第八路的使能为“01”，则将第八路的tap(l 7:8)与抽头系数进行共轭相乘，k8开关打至第八路输出，实现7、8路复用。最终，实现4路复用，获得8路并行均衡器输出。本发明的基于预整形的低复杂度时域并行分数间隔均衡器及其均衡方法，解决了卫星通信信道中高速数据传输时imux-omux带来的线性失真、并行实现复杂度高的问题，均衡器包括数据重整模块、并行移位寄存器模块、抽头系数更新模块、并行均衡模块。本发明的均衡方法步骤包括：针对输入串行数据的不均匀特性，对输入串行数据进行预整形，生成8路并行信号；利用并行移位寄存器生成8路并行均衡器输入信号；当前块帧头计数；串行存储输入数据；产生帧头数据对应的均衡器输出；对帧头数据对应的均衡器输出硬判决；产生误差信号；抽头系数更新；4路复用得到8路并行均衡器输出信号。本发明采用8路并行实现，解决了卫星信道中高速数传时imux-omux带来的线性失真问题；同时采用串行存储帧头数据更新抽头系数、4路复用的方式，降低了信道均衡过程中产生并行均衡输出的运算复杂度，减少了工程实现中的硬件资源占用。下面结合三个仿真实验对本发明的技术效果进行验证性说明。实施例12基于预整形的低复杂度时域并行分数间隔均衡器及其均衡方法同实施例1-11。(1)仿真实验1的仿真条件：本发明的仿真实验是在matlab2017.b软件下进行的。仿真参数设置为：无噪，调制方式为qpsk，仿真帧数200帧，并行总数为8，imux和omux采用8阶和7阶的切比雪夫滤波器模拟。(2)仿真实验1的仿真内容及其仿真结果分析：在上述条件下，用本发明进行信道均衡，结果如图8和图9。图8是用本发明方法进行时域均衡前(调制方式qpsk)的仿真星座图，图9是用本发明方法进行时域均衡后(调制方式qpsk)的仿真星座图。由图8可知，当卫星信道中存在imux-omux带来的群时延失真时，导致qpsk星座图失真。经过本发明均衡之后，由图9可知，均衡后的qpsk星座图良好。传统串行结构已不能满足实际数据传输的要求，本发明对时域均衡器进行了8路并行实现，可提高数据处理速度，补偿imux-omux带来的线性失真。图9证明使用本发明方法的时域并行分数间隔自适应均衡器有效补偿imux-omux带来的线性失真。实施例13基于预整形的低复杂度时域并行分数间隔均衡器及其均衡方法同实施例1-11。(1)仿真实验2的仿真条件：本发明的仿真实验是在matlab2017.b软件下进行的。仿真参数设置为：无噪，调制方式为16apsk，仿真帧数200帧，并行总数为8，imux和omux采用8阶和7阶的切比雪夫滤波器模拟。(2)仿真实验2的仿真内容及其仿真结果分析：在上述条件下，用本发明进行信道均衡，结果如图10和图11。图10是用本发明方法进行时域均衡前(调制方式16apsk)的仿真星座图，图11是用本发明方法对图8进行时域均衡后(调制方式16apsk)的仿真星座图，由图10可知，当卫星信道中存在imux-omux带来的群时延失真时，导致16apsk星座图失真。由图11可知，采用本发明均衡后的16apsk星座图良好，星座点更加分散。本发明对时域均衡器进行了8路并行实现，提高了数据处理速度，有效补偿了imux-omux带来的线性失真。图11表明本发明在不同apsk调制方式下，均有效补偿了imux-omux带来的线性失真，更利于接收机进行解调，解决卫星信道高速率数据传输中的幅频特性和群时延特性的不理想的问题。实施例14基于预整形的低复杂度时域并行分数间隔均衡器及其均衡方法同实施例1-11。(1)仿真实验3的仿真条件：本发明的仿真实验是在matlab2017.b软件下进行的。仿真参数设置为：无噪，调制方式为16apsk，仿真帧数200帧，并行总数为8，imux和omux采用8阶和7阶的切比雪夫滤波器模拟，分别将串行输入数据源和经过8路串并转换后的数据源送入串行和并行均衡器。(2)仿真实验3的仿真内容及其仿真结果分析：在上述条件下，用本发明分别进行串行和并行信道均衡，结果如图12-图14。图12是用本发明方法进行时域串行均衡后(调制方式16apsk)的仿真星座图，图13是用本发明方法进行时域并行均衡后(调制方式16apsk)的仿真星座图，图14是用本发明方法进行时域串行、并行均衡后(调制方式16apsk)的仿真眼图。从图12-14可知，本发明无论是串行还是并行均衡后的16apsk星座图效果均表现出可弥补线性失真、眼图收敛且输出基本一致，这表明本发明方法可应用于卫星信道高速率数据传输。本发明的均衡器并行结构不仅提高了数据处理速度，而且均衡效果良好，有效解决高速数传时imux-omux带来的线性失真。简而言之，本发明公开的一种基于预整形的时域并行分数间隔均衡器及其均衡方法，主要解决卫星通信信道中高速数据传输时imux-omux带来的线性失真、并行实现复杂度高的问题。均衡器通过数据重整模块后并接并行移位寄存器模块和抽头系数更新模块，再通过并行均衡模块输出8路并行数据。方法包括：对不均匀输入数据进行预整形，得到8路并行输入数据；利用并行移位寄存器使每路含有l个数据；基于lms算法串行存储帧头或导频数据更新抽头系数；4路复用得到8路并行输出数据。本发明采用8路并行实现，同时采用4路复用的方式，降低了信道均衡过程中产生并行均衡输出的运算复杂度，减少了工程实现中的硬件资源占用，补偿imux-omux带来的线性失真且提高数据处理速度，用于卫星通信。当前第1页1 2 3
技术特征：1.一种基于预整形的低复杂度时域并行分数间隔均衡器，发送端输出信号为a(k)，均衡器接收信号为x(k)，均衡器输出y(k)，硬判决后输出d(k)，e(k)为误差信号，w(k)为均衡器的抽头系数，h(k)为信道冲击响应，η(k)为零均值的高斯噪声，k为当前时刻，则均衡器输入信号x(k)表示为：
x(k)＝a(k)*h(k) η(k)
其中*表示卷积，根据不同的均衡算法，均衡器输出y(k)的求值及抽头系数w(k)的更新有所不同；其特征在于，所述均衡器为时域并行分数间隔均衡器，包括有数据重整模块、并行移位寄存器模块、抽头系数更新模块和并行均衡模块，均衡器输入串行信号送入数据重整模块，得到预整形后的8路并行数据x(k)，预整形后的8路并行数据分别送入并行移位寄存器模块和抽头系数更新模块，并行移位寄存器模块、抽头系数更新模块的输出数据均作为并行均衡模块的输入，并行均衡模块的输出信号y(k)以8路并行数据输出，时域并行分数间隔均衡器工作于两倍符号速率。
2.根据权利要求1所述的基于预整形的低复杂度时域并行分数间隔均衡器，其特征在于：所述数据重整模块将输入均衡器的串行数据进行预整形，得到8路并行输入数据，将预整形的8路并行数据分别送入并行移位寄存器模块、抽头系数更新模块中，并行移位寄存器模块和抽头系数更新模块分别对8路并行数据进行处理；数据重整模块、并行移位寄存器模块、抽头系数更新模块以及并行均衡模块全部通过fpga进行硬件实现；抽头系数更新模块输出的l个抽头系数和并行移位寄存器模块输出的l 7个并行数据均送入并行均衡模块，并行均衡模块以8路并行数据输出；时域并行分数间隔均衡器采用fpga进行工程实现。
3.根据权利要求1所述的基于预整形的低复杂度时域并行分数间隔均衡器，其特征在于：所述并行移位寄存器模块包括有并行移位寄存器和复用器，并行移位寄存器输出l 7位并行数据，将此并行l 7位数据送入复用器mux1-mux8的输入端，复用器输出给并行均衡模块；所述抽头系数更新模块沿串行数据传输方向依次连接有串行存储器、m1乘法器、a1加法器、计数器、l个数据的延迟单元、判决单元、a2加法器、移位寄存器、m2乘法器、a3加法器、d延时单元、l个抽头系数的寄存器，串行存储器的输出，还送入延迟单元，延迟单元输出送入m2乘法器，串行输出l个抽头系数的寄存器的抽头系数，计数器统计串行输出的个数是否为l，若不是，则返回a2加法器继续执行串行存储数据与抽头系数相乘之后相加的操作，若是，将均衡结果首先送入判决单元，判决后再参与a2加法器的运算，同时，还将均衡结果直接送入a2加法器参与运算，l个抽头系数的寄存器串行输出抽头系数送入m1乘法器参与运算，同时，l个抽头系数的寄存器并接d延迟单元，d延迟单元输出给a3加法器参与抽头系数更新运算，l个抽头系数的寄存器输出给并行均衡模块；所述并行均衡模块以4个并列的相乘累加均衡子模块为主体，抽头系数更新模块输出的抽头系数同时送入4个并列的相乘累加均衡子模块，相乘累加均衡子模块包括有共轭、乘法器、加法器，相乘累加均衡子模块输入端通过开关k1-k4接收并行移位寄存器输出，其输出分别通过开关k5-k8输出8路并行均衡数据。
4.一种基于预整形的低复杂度时域并行分数间隔均衡方法，在权利要求1-3所述的基于预整形的低复杂度时域并行分数间隔均衡器上实现，其特征在于，包括有如下步骤：
(1)并行输入数据：针对均衡器输入有效数据的不均匀特性，对输入均衡器的串行数据进行预整形，得到8路并行输入数据；
(2)利用并行移位使每路含有l个数据：利用并行移位，得到l 7个并行数据，将此数据分配给8路，得到并行均衡模块中8路中每路含有的l个数据；
(3)抽头系数更新：将8路并行数据中的帧头或导频数据进行串行存储，根据lms自适应均衡算法，在抽头系数模块中利用帧头数据进行抽头系数更新，得到更新后的l个抽头系数，输出给并行均衡模块；
(4)并行输出数据：利用分数间隔均衡器的两倍符号速率特性，通过判断相邻两路符号使能，实现4路复用，利用lms算法中均衡器输出公式，将更新后的l个抽头系数与8路并行数据进行共轭相乘，得出8路并行均衡器的输出数据。
5.根据权利要求4所述的基于预整形的低复杂度时域并行分数间隔均衡方法，其特征在于，步骤1中所述的数据重整，具体包括如下：
针对均衡器输入有效数据的不均匀特性，利用异步fifo完成对输入均衡器的串行数据的预整形，当输入均衡器的采样使能为“1”时，将输入均衡器的串行数据从一个时钟域写入fifo，从另外一个时钟域读出数据，得到8路并行输入数据，将预整形的8路并行数据分别送入并行移位寄存器模块、抽头系数更新模块中，作为均衡器的输入。
6.根据权利要求4所述的基于预整形的低复杂度时域并行分数间隔均衡方法，其特征在于，步骤2中所述的利用并行移位使每路含有l个数据，具体步骤包括如下：
(2a)利用并行移位寄存器，得到8路并行均衡器的输入数据，每一路数据均要在并行均衡模块与l个抽头系数复数相乘，因此，此模块需要并行输出l 7个数，数据用tap表示；
(2b)将l 7个并行数据分配给8路：通过mux1对tap(l:1)进行复用，然后分配给第一路数据；通过mux2对tap(l 1:2)进行复用，然后分配给第二路数据；依次通过mux3-mux8对tap(l 2:3)、tap(l 3:4)、tap(l 4:5)、tap(l 5:6)、tap(l 6:7)、tap(l 7:8)进行复用，然后依次分配给第三至第八路数据。
7.根据权利要求4所述的基于预整形的低复杂度时域并行分数间隔均衡方法，其特征在于：步骤3中所述的抽头系数更新，具体步骤包括如下：
(3a)利用输入的帧头使能，找出当前输入块中、前一个输入块中含有的帧头指示信号；
(3b)利用前一个输入块含有的帧头指示信号为0和当前输入块含有的帧头指示信号大于0，可找出帧头的起始位置；
(3c)在帧头起始位置处，预存一段48长的数据；
(3d)根据当前输入块和前一个输入块中含有的帧头指示信号，对帧头数据进行计数，并对当前输入的帧头数据进行串行存储；
(3e)将串行存储的帧头数据根据帧头使能串行输出，作为帧头数据的均衡器输入x(k)；
(3f)根据lms自适应均衡算法，获得帧头数据对应的均衡器输出y(k)：
y(k)＝wt(k)x(k)
初始化的l个抽头系数首个为0，其余均为1。将串行输出的l个x(k)与l个抽头系数进行相乘，然后将相乘结果相加，得到帧头数据对应的均衡器输出y(k)。通过计数器统计串行输出的个数是否为l，若为l，则输出y(k)，得到帧头数据的均衡器输出，否则，继续执行串行输出的输入数据与抽头系数相乘之后相加的操作；
(3g)对帧头数据对应的均衡器输出y(k)进行硬判决得到期望信号d(k)；
(3h)将帧头数据对应的均衡器输出y(k)与期望信号d(k)相减，得到误差信号e(k)；
(3i)根据lms自适应均衡算法，获得抽头系数：
w(k 1)＝w(k)-μe(k)x*(k)
利用复数乘法器将误差信号与均衡器输入信号进行共轭相乘，将复数乘法器的输出结果与步长因子μ相乘，与步长相乘的操作可通过移位相加的操作实现，将与步长因子乘积的结果与当前时刻的抽头系数w(k)相加，得到下一时刻的抽头系数w(k 1)，完成抽头系数的更新。
8.根据权利要求7所述的一种基于预整形的低复杂度时域并行分数间隔均衡方法，其特征在于，步骤(3g)中所述的硬判决规则为：根据实部、虚部的正负值，得到均衡器输出y的期望信号；若均衡器输出y的实部为正时，期望信号的实部判决为0.707，否则，判决为-0.707；若均衡器输出y的虚部为正时，期望信号的虚部判决为0.707，否则，判决为-0.707。
9.根据权利要求4所述的基于预整形的低复杂度时域并行分数间隔均衡方法，其特征在于，步骤4中所述的并行输出数据，具体步骤包括如下：
(4a)判断相邻两路的符号使能为”10”或者“01”
相乘累加均衡子模块1的输入端通过开关k1接收并行移位寄存器输出，若第一路和第二路的符号使能为“10”，k1开关打至mux1，若第一路和第二路的符号使能为“01”，k1开关打至mux2；相乘累加均衡子模块2的输入端通过开关k2接收并行移位寄存器输出，若第三路和第四路的符号使能为“10”，k2开关打至mux3，若第三路和第四路的符号使能为“01”，k2开关打至mux4；相乘累加均衡子模块3的输入端通过开关k3接收并行移位寄存器输出，若第五路和第六路的符号使能为“10”，k3开关打至mux5，若第五路和第六路的符号使能为“01”，k3开关打至mux6；相乘累加均衡子模块4的输入端通过开关k4接收并行移位寄存器输出，若第七路和第八路的符号使能为“10”，k4开关打至mux7，若第七路和第八路的符号使能为“01”，k4开关打至mux8；
(4b)8路并行均衡器输出
若第一路和第二路的符号使能为“10”，将第一路的tap(l:1)与抽头系数进行共轭相乘，k5开关打至第一路输出；若第一路和第二路的使能为“01”，将第二路的tap(l 1:2)与抽头系数进行共轭相乘，k5开关打至第二路输出，实现1、2路复用。若第三路和第四路的使能为“10”，则将第三路的tap(l 2:3)与抽头系数进行共轭相乘，k6开关打至第三路输出；若第三路和第四路的使能为“01”，则将第四路的tap(l 3:4)与抽头系数进行共轭相乘，k6开关打至第四路输出，实现3、4路复用。若第五路和第六路的使能为“10”，则将第五路的tap(l 4:5)与抽头系数进行共轭相乘，k7开关打至第五路输出；若第五路和第六路的使能为“01”，则将第六路的tap(l 5:6)与抽头系数进行共轭相乘，k7开关打至第六路输出，实现5、6路复用。若第七路和第八路的使能为“10”，则将第七路的tap(l 6:7)与抽头系数进行共轭相乘，k8开关打至第七路输出；若第七路和第八路的使能为“01”，则将第八路的tap(l 7:8)与抽头系数进行共轭相乘，k8开关打至第八路输出，实现7、8路复用。最终，实现4路复用，获得8路并行均衡器输出。
技术总结本发明公开了一种基于预整形的时域并行分数间隔均衡器及其均衡方法，主要解决卫星通信信道中高速数据传输时IMUX‑OMUX带来的线性失真、并行实现复杂度高的问题。均衡器通过数据重整模块后并接并行移位寄存器模块和抽头系数更新模块，再通过并行均衡模块输出8路并行数据。方法包括：对不均匀输入数据进行预整形，得到8路并行输入数据；利用并行移位寄存器使每路含有L个数据；基于LMS算法串行存储帧头或导频数据更新抽头系数；4路复用得到8路并行输出数据。本发明采用8路并行实现，同时采用4路复用的方式，降低了产生并行均衡输出的运算复杂度，补偿IMUX‑OMUX带来的线性失真且提高数据处理速度，用于卫星通信。
技术研发人员：宫丰奎;李逸;龚险峰;惠腾飞;李强
受保护的技术使用者：西安电子科技大学
技术研发日：2020.01.08
技术公布日：2020.06.05
