本发明是关于集成电路的产生方法，且特别是有关于一种集成电路布局的产生方法。
背景技术：
集成电路(integratedcircuit；ic)大致包括在ic布局图中表示的多个半导体元件。ic布局图由ic略图(例如，ic的电路图)生成。在ic设计过程的不同阶段处，从ic略图至用于ic的实际制造的ic布局图，执行各种检查及测试以确保ic可制造并且执行设计功能。
技术实现要素：
本文揭示一种集成电路布局的产生方法。前述方法包括以下步骤：调整与集成电路(ic)的网表中的参数化单元相关联的第一参数，以生成与ic的网表中的参数化单元相关联的第二参数；根据第二参数更新ic的网表；以及根据网表执行模拟。
附图说明
当结合附图阅读时，根据以下详细描述可更好地理解本揭示案的态样。应注意，根据工业标准实务，各种特征未按比例绘制。事实上，为论述清楚，各特征的尺寸可任意地增加或缩小。
图1为根据一些实施例的eda系统的方块图；
图2为根据一些实施例的eda平台系统的操作图；
图3为根据本揭示内容的各种实施例的如图2所示的操作的详细操作图；
图4为根据本揭示内容的各种实施例的用于操作eda系统的方法的流程图；
图5为根据本揭示内容的各种实施例的在集成电路(ic)的网表中的电路的元件的示意图；
图6为根据本揭示内容的各种实施例的在ic的网表中的电路的图5中图示的元件中的部分的示意图；
图7为根据本揭示内容的各种实施例的在ic的网表中的电路的图5及图6中图示的元件的示意图；
图8为根据本揭示内容的各种实施例的在ic的网表中的电路的图5及图6中图示的元件的示意图；
图9为根据本揭示内容的各种实施例的在ic的网表中的电路的图5及图6中图示的元件的示意图；
图10为根据本揭示内容的各种实施例的在ic的网表中的电路的图5中图示的结构的示意图；
图11为根据本揭示内容的各种实施例的在ic的网表中的电路的图5中图示的结构的示意图；
图12为根据本揭示内容的各种实施例的在ic的网表中的电路的结构的示意图；
图13为根据本揭示内容的各种实施例的在ic的网表中的电路的结构的示意图；
图14为根据本揭示内容的各种实施例的如图10图示的ic的网表中的电路的布局的示意图；
图15为根据本揭示内容的各种实施例的如图11图示的ic的网表中的电路的布局的示意图；以及
图16为根据本揭示内容的各种实施例的用于操作eda平台系统的方法的流程图。
【符号说明】
100…eda系统
102…处理器
104…非暂态计算机可读取储存媒体
106…计算机程序代码、指令
107…标准单元库
108…总线
110…接口
112…网络接口
114…网络
120…制造工具
142…ui信息
200…eda平台系统
210～260…操作
400…方法
410～440…操作
500…电路
510…电路
1600…方法
1610～1690…操作
具体实施方式
以下揭示内容提供许多不同实施例或实例，以便实现所提供标的的不同特征。下文描述部件及排列的特定实例以简化本揭示内容。当然，此等实例仅为实例且不意欲为限制性。举例而言，在随后描述中在第二特征上方或在第二特征上第一特征的形成可包括第一及第二特征形成为直接接触的实施例，以及亦可包括额外特征可形成在第一与第二特征之间，使得第一及第二特征可不直接接触的实施例。另外，本揭示案在各实例中可重复元件符号及/或字母。此重复为出于简单清楚的目的，并且本身不指示所论述各实施例及/或配置之间的关系。
本说明书中使用的术语在本领域中及在使用每个术语的特定上下文中大体具有它们的普通含义。本说明书中的实例的使用，包括本文论述的任何术语的实例，仅为说明性的，并且决不限制本揭示内容或任何示例性术语的范围及含义。同样地，本揭示内容并不限于本说明书中给定的各种实施例。
现参考图1。图1为根据本揭示内容的各种实施例的系统的示意图。
图1为根据一些实施例的电子设计自动化(electronicdesignautomation,eda)系统100的方块图。在一些实施例中，eda系统100包括自动放置及布线(automatedplacementandrouting；apr)系统。
在一些实施例中，eda系统100为通用计算装置，包括处理器102及非暂态计算机可读取储存媒体104。非暂态计算机可读取储存媒体104使用计算机程序代码106编码，即储存计算机程序代码106，计算机程序代码106即为一组可执行指令。处理器102执行指令106被认为是eda工具，其根据一些实施例实施本文所述方法的部分或全部(以下，提及的制程及/或方法)。
处理器102经由总线108电偶接至计算机可读取储存媒体104。处理器102亦经由总线108电耦接至i/o接口110。网络接口112经由总线108电连接至处理器102。网络接口112连接至网络114，以便处理器102及计算机可读取储存媒体104能够经由网络114连接至外部元件。处理器102用以执行在计算机可读取储存媒体104中编码的指令106，以使eda系统100执行所述制程及/或方法的部分或全部。在一些实施例中，处理器102为中央处理单元(centralprocessingunit；cpu)、多处理器、分散式处理系统、特殊应用集成电路(applicationspecificintegratedcircuit；asic)、及/或适当处理单元。
在一些实施例中，计算机可读取储存媒体104为电子的、电磁的、红外线及/或半导体系统(或设备或装置)。例如，计算机可读取储存媒体104包括半导体或固态记忆体、磁带、可移动计算机磁盘、随机存取记忆体(randomaccessmemory；ram)、只读记忆体(read-onlymemory；rom)、刚性磁盘及/或光盘。在一些实施例中，当使用光盘的，计算机可读取储存媒体104包括压缩光盘只读记忆体(compactdiskreadonlymemory；cd-rom)、读/写光盘(cd-r/w)、及/或数字视频光盘(digitalvideodisc；dvd)。
在一些实施例中，计算机可读取储存媒体104储存指令106，以使eda系统100(其中此种执行表示(至少部分地)eda工具)执行所述制程及/或方法的部分或全部。在一些实施例中，计算机可读取储存媒体104亦储存促进执行所述制程及/或方法的部分或全部的信息。在一些实施例中，计算机可读取储存媒体104储存标准单元库107。
eda系统100包括i/o接口110。在一些实施例中，i/o接口110包括输入装置、输出装置及/或组合输入/输出装置，用于使得使用者及/或外部电路/设备能够与eda系统100互动。输入装置包括，例如，键盘、小键盘、鼠标、轨迹球、轨迹板、触摸屏、及/或游标方向键以用于将信息及命令传送至处理器102。输出装置包括，例如，显示器、打印机、语音合成器等等，用于将信息传送至使用者。
eda系统100亦包括耦接至处理器102的网络接口112。网络接口112允许eda系统100与网络114通讯，一或多个其他计算机系统连接至网络114。网络接口112包括无线网络接口，诸如bluetooth、wifi、wimax、gprs或wcdma；或有线网络接口，诸如ethernet、usb或ieee-1364。在一些实施例中，在两个或更多个eda系统100中实施所述制程及/或方法的部分或全部。
eda系统100用以经由i/o接口110接收信息。经由i/o接口110接收的信息包括指令、数据、设计规则、标准单元库、及/或用于通过处理器102处理的其他参数的一或多者。信息经由总线108传递至处理器102。eda系统100用以经由使用者界面(userinterface；ui)将信息输出至使用者及/或从使用者接收信息。ui包括i/o接口110及储存在计算机可读取储存媒体104中的与ui相关的信息作为ui信息142。
在一些实施例中，非暂态计算机可读取储存媒体104还被编码用于与制造工具(fabricationtool)120进行介接的指令106，所述制造工具120例如包括制造装备、腔室等。为了进行说明，制造工具120在一些实施例中被配置成用于基于\布局来生产集成电路。
在一些实施例中，制造工具120实施各种半导体制程，所述半导体制程例如包括依据布局产生光罩、依照光罩进行制程、蚀刻、沉积、植入及退火。制造工具120例如包括光刻步进器、蚀刻工具、沉积工具、研磨工具、快速热退火工具、离子植入工具等。每一制造工具120根据特定操作方法来对晶圆进行修改。为了进行说明，一个制造工具120用以将具有某一厚度的膜沉积在晶圆上，而另一个制造工具120用以自晶圆蚀刻掉一层。此外，在一些实施例中，同一类型的制造工具120被设计成实施同一类型的制程。
在一些实施例中，所述制程及/或方法的部分或全部实施为通过处理器执行的独立软件应用。在一些实施例中，所述制程及/或方法的部分或全部实施为一软件应用，此软件应用为附加软件应用的部分。在一些实施例中，将所述制程及/或方法的部分或全部实施为软件应用的外挂程序。在一些实施例中，将所述制程及/或方法的至少一个实施为一软件应用，此软件应用为eda工具的部分。在一些实施例中，将所述制程及/或方法的部分或全部实施为由eda系统100使用的软件应用。在一些实施例中，包括标准单元的布局图使用诸如
在一些实施例中，作为在非暂态计算机可读取记录媒体中储存的程序的函数实现制程。非暂态计算机可读取记录媒体的实例包括但不限制于，外部的/可移动的及/或内部的/嵌入的储存器或记忆体单元，即，诸如dvd的光盘、诸如硬盘的磁盘、诸如rom、ram、记忆体卡等的半导体记忆体的一或多者。在一些实施例中，本说明书中使用的术语“包含(“comprise”，“comprising”)”、“包括(“include”，“including”)”、“具有(“has”，“having”)”为开放式的并且意谓“包含但不限于”。
图2为根据一些实施例的eda平台系统的操作图。如图2中说明性图示，eda平台系统200由图1中说明性图示的处理器102实施，以执行指令106。标记为210、220、230、240、250及260的操作块用以描述由eda平台系统200执行的操作，以促进理解eda平台系统200的操作。
在一些实施例中，集成电路(ic)的网表能够储存在如图1中说明性图示的计算机可读取储存媒体104中。储存在计算机可读取储存媒体104中的ic的网表包括多个设计，此等设计具有与ic的网表中参数化单元(parameterizedcells；pcells)相关联的多个初始参数。当需要执行模拟时，执行操作210以提供具有参数化单元的设计，并且执行操作241以进一步调整具有pcell的设计的详细电路结构。例如，进一步调整电路中元件的尺寸及连接，以供更适于模拟。同时，当需要执行模拟时，亦执行操作247以执行eda互动，并且因此eda互动触发操作220，使得执行api以调整ic的网表中pcell的初始参数。
为理解图2中操作220，现参考图3，图3为根据本揭示内容的各种实施例的如图2中说明性图示的操作220的详细操作图。
如图3说明性图示，当需要执行模拟时，执行操作247以执行eda互动，并且接着eda互动触发操作220，以通过操作221执行通信器，使得执行操作222以调整ic的网表中pcell的初始参数。当调整ic的网表中pcell的初始参数时，执行操作223以再次触发pcell回叫(callback)，以从图2中图示的操作230获得布局依赖效应(layoutdependenceeffect；lde)及其他因数，这与对应于ic的网表中pcell的调整参数的效能有关。在一些实施例中，执行图2中图示的操作230，以获得lde及储存在图1中说明性图示的计算机可读取储存媒体104中的其他因数。
现参考图3，将回叫lde及其他因数以及调整的参数一起传输至操作223，并且因此执行api以更新如操作224中说明性图示的ic的网表中的pcell。此后，执行操作225以决定是否需要重新网络连线ic的网表中的更新的pcell。若ic的网表中的更新的pcell需要重新网络连线，则执行操作226以重新网络连线ic的网表，随后执行操作227以调整ic的网表的全部内容。相反，若ic的网表中的更新的pcell不需要重新网络连线，则执行操作228以仅调整pcell的参数。随后，执行操作247以执行eda互动以从操作220(例如，从操作227或者操作228)接收内容已调整的网表或参数已调整的网表，并且将这些网表提供给图2中说明性图示的后续操作243以执行预模拟组(deck)。
现参考图2，预模拟组接着根据内容已调整的网表或参数已调整的网表执行模拟，并且将预模拟结果提供至后续操作245。上述操作210至操作240，包括操作241、操作243、操作245、操作247，将被执行若干次，并且存在多个预模拟结果。因此执行操作245以将最佳预模拟结果提供至后续操作250，以为后续操作260注释最佳pcell参数以驱动最佳ckt布局。
现参考图4。图4为根据本揭示内容的各种实施例的用于操作图1中说明性图示的eda系统100的方法400的流程图。
如图4中说明性图示，在操作410中，图1中的处理器102获得与ic的网表中的参数化单元(pcell)相关联的初始参数，此些初始参数储存在计算机可读取储存媒体104中。
在操作420中，图1中的处理器102调整与ic的网表中的参数化单元相关联的初始参数，以生成与ic的网表中的参数化单元相关联的其他参数。
如图4中说明性图示，在操作430中，图1中的处理器102根据与ic的网表中的参数化单元相关联的已调整参数来更新ic的网表。
在操作440中，图1中的处理器102根据ic的网表执行模拟。
为了理解与ic的网表中的参数化单元相关联的参数，现参考图5。图5为根据本揭示内容的各种实施例的在ic的网表中的电路的元件的示意图。
如图5中说明性图示，电路500包括多个元件，例如，多个晶体管。将电路500中的元件电连接在一起。例如，将电路500中的元件的部分并联电连接，将电路500中的元件的部分串联电连接，并且根据实际需要以任何其他适当形式电连接电路500中的元件的多个部分。
在一些实施例中，电路500中的元件为参数化单元(pcell)。由于不同实现具有不同参数，pcell比非参数化单元更具灵活性，并且因此产生电路中的不同结构。例如，在给定设计中，不具有许多不同单元定义来表示各种尺寸的晶体管，pcell将晶体管的尺寸(即，宽度及长度)用作为参数。因此pcell的不同实现表示具有不同尺寸的晶体管。因此，ic的网表中的电路500的设计能够通过采用pcell来轻易调整。
图6为根据本揭示内容的各种实施例的在ic的网表中的电路的图5中图示的电路500的元件的部分的示意图。
如图6说明性图示，电路510为图5中电路500的一部分。图6中的元件t1为例如pcell晶体管。如图6中说明性图示的pcell晶体管t1的端子g处的符号「x3」表示pcell晶体管t1的堆叠号为3。箭头符号表示pcell晶体管t1的类型。图6中说明性图示的pcell晶体管t1的类型为例如n型晶体管。然而，如图6中说明性图示的pcell晶体管t1的类型并不意欲限制本揭示内容的范围，根据实际需要，pcell晶体管t1的类型为例如p型晶体管。将pcell晶体管的上述符号参数化为参数。另外，将pcell晶体管的尺寸(例如，宽度及长度)亦参数化为参数。将彼等参数写入ic的网表中，并且储存在图1中说明性图示的计算机可读取储存媒体104中。当执行模拟时，表示pcell晶体管的尺寸及结构的参数用于重构电路。由于电路510中的元件经参数化为参数，因此通过轻易调整参数以重构电路来便于模拟。因此，更快速地发现模拟的最佳结果。
图7至图9为根据本揭示内容的各种实施例的如图5及图6中说明性图示的电路500中的元件的示意图。图7至图9图示pcell晶体管的符号的不同实施例，以进一步助于理解pcell晶体管。
如图7中说明性图示，pcell晶体管的端子g处的符号“x2”表示pcell晶体管的堆叠号为2。如图7中说明性图示的箭头符号表示pcell晶体管的类型，并且pcell晶体管的类型为例如n型晶体管。如图8中说明性图示，pcell晶体管的端子g处的符号“x10”表示pcell晶体管的堆叠号为10。如图8中说明性图示的箭头符号表示pcell晶体管的类型，并且pcell晶体管的类型为例如n型晶体管。如图9中说明性图示，pcell晶体管的端子g处的符号“x20”表示pcell晶体管的堆叠号为20。如图9中说明性图示的箭头符号表示pcell晶体管的类型，并且pcell晶体管的类型为例如p型晶体管。如图7至图9说明性图示的pcell晶体管的上述符号经参数化为参数。将彼等参数写入ic的网表中，并且储存在图1中说明性图示的计算机可读取储存媒体104中。由于容易调整参数以重构ic的网表中的电路，因此便于模拟并且更快速地发现模拟的最佳结果。
图10至图11为根据本揭示内容的各种实施例的如图5说明性图示的电路500中的结构的示意图。图10至图11图示pcell晶体管的结构的不同实施例，以进一步助于理解pcell晶体管。
如图10说明性图示，pcell晶体管中每一者的端子b处的符号「nf＝3」表示将pcell晶体管彼此并联连接，并且所连接的pcell晶体管的数目为3。以不同方式解释，如图10说明性图示，存在彼此并联连接的三个pcell晶体管。另外，将如图10中说明性图示的pcell晶体管中的两者的端子b连接在一起，并且将pcell晶体管的两者的端子g连接在一起。如图11中说明性图示，pcell晶体管的每一者的端子b处的符号“nf＝1”表示pcell晶体管中每一者的数目为1。如图11中说明性图示，存在三组电路，每组电路包括上pcell晶体管及下pcell晶体管，其端子b连接在一起并且端子g连接在一起。另外，将每组电路的上pcell晶体管的端子d连接在一起，并且将每组电路的下pcell晶体管的端子s连接在一起。将pcell晶体管的上述结构亦参数化为参数。将彼等参数写入ic的网表中，并且储存在图1中说明性图示的计算机可读取储存媒体104中。由于容易调整参数以重构ic的网表中的电路，因此便于模拟并且更快速地发现模拟的最佳结果。
图12为根据本揭示内容的各种实施例的在ic的网表中的电路的结构的示意图。图13为根据本揭示内容的各种实施例的在ic的网表中的电路的结构的示意图。
如图12中说明性图示，它为ic的网表中电路的半导体结构的俯视图。如图12图示，ic的网表中的电路的半导体结构包括第一端子，例如金属氧化物半导体场效晶体管(metal-oxide-semiconductorfieldeffecttransistor；mosfet)的源极，及第二端子，例如，mosfet的漏极。在一些实施例中，如图12中说明性图示的半导体结构仅包括一个主动区域，例如，一个源极及一个漏极。然而，本揭示内容并不意欲限于如图12中说明性图示的实施例。在一些实施例中，根据实际需要，图13中的半导体结构包括两个第一端子，例如，mosfet的两个源极，及两个第二端子，例如，mosfet的两个漏极，如图13中说明性图示。在一些实施例中，如图13中说明性图示的半导体结构包括二个主动区域，例如，二个源极及二个漏极。在一些实施例中，尽管术语“第一”、“第二”等在本文可用以描述不同元件，但此些元件应不受此等术语限制。此等术语用以将一个元件与另一元件区分开。例如，在不脱离具体实施方式的范围的情况下，第一元件可称为第二元件，以及类似地，第二元件可称为第一元件。
为了让图12中说明性图示的半导体结构与图13中说明性图示的半导体结构具有相同效能，具有一个主动区域的图12说明性图示的半导体结构的宽度大于具有两个主动区域的图13说明性图示的半导体结构的宽度中的每一者。
图14为根据本揭示内容的各种实施例的如图10图示的ic的网表中的电路的布局的示意图。图15为根据本揭示内容的各种实施例的如图11图示的ic的网表中的电路的布局的示意图。
如图14中说明性图示，存在与图10中图示的ic的网表中电路的半导体结构相关的布局。现参考图10，存在三个结构net1，并且将结构net1连接在一起。参看图14中图示的布局，其与图10中图示的ic的网表中电路的半导体结构相关，存在内部结构internalnet1，并且内部结构internalnet1将全部结构net1连接在一起。如图15中说明性图示，它为与图11中图示的ic的网表中电路的半导体结构相关的布局。现参考图11，存在结构net1、结构net2、结构net3，并且将结构net1、结构net2、结构net3分隔开。关于图15中图示的布局，其与图11中图示的ic的网表中电路的半导体结构相关，亦存在分隔开的结构(图中未示)，并且不将结构连接在一起。
由于图14及图15中图示的ic的网表中电路的半导体结构的布局不同，因此可布线性、寄生电阻、寄生电容、lde、及其他因素不同。因此，回看图2及图3，当调整ic的网表中pcell的参数或布局时，执行操作223以重新触发pcell回叫，以从图2图示的操作230获得布局依赖效应(lde)及其他因数。将回叫lde及其他因数以及所调整的参数或所调整的布局一起传输至图3图示的操作223，并且因此执行api以更新如操作224中说明的ic的网表中的pcell。由于图2及图3中上述操作，即使改变ic的网表中电路的半导体结构的布局，亦可改变对应lde及其他因数。
图16为根据本揭示内容的各种实施例的用于操作eda平台系统的方法1600的流程图。如图16中说明性图示，eda平台系统由图1中说明性图示的处理器102实施，以执行指令106。标记为1610、1620、1630、1640、1650、1660、1670、1680、及1690的操作块用以描述由eda平台系统执行的操作，以促进理解eda平台系统。
如图16说明性图示，执行操作1610以执行模拟组，并且模拟组包括效能规格及其他因数。执行操作1620以执行略图(schematic)，并且略图包括初始设计及初始pcell参数。在一些实施例中，模拟组中的效能规格及略图中的初始设计、初始pcell参数能够储存在计算机可读取储存媒体104中，如图1说明性图示。接着将模拟组中的效能规格及略图中的初始设计、初始pcell参数提供至后续操作1630。执行操作1630以执行api，并且api接收模拟组中的效能规格及略图中的初始设计、初始pcell参数。
随后，执行操作1640以扫掠初始pcell参数，并且执行操作1650以扫掠ckt网表。经扫掠的pcell参数及经扫掠ckt网表改变ic的网表中电路的效能，因此执行操作1660以进行功率、效能及区域(power,performance,andarea；ppa)比较，以找出经扫掠pcell参数及经扫掠ckt网表是否仍然符合效能要求。在一些实施例中，操作1660为比较经扫掠pcell参数或经扫掠ckt网表的效能与预定效能。若经扫掠pcell参数或经扫掠ckt网表的效能高于预定效能，则经扫掠pcell参数或经扫掠ckt网表符合效能要求。
此后，能够发现符合效能要求的经扫掠pcell参数或经扫掠ckt网表。应注意，执行上述操作若干次，并且发现符合效能要求的多个经扫掠pcell参数或经扫掠ckt网表。执行操作1660以进一步找出符合效能要求的经扫掠pcell参数及经扫掠ckt网表中最佳pcell参数或最佳ckt网表。将最佳pcell参数或最佳ckt网表视为是最佳pcell参数，并且执行操作1670以将最佳pcell参数或最佳ckt网表注释为最佳pcell参数。随后，执行操作1680以根据已注释的最佳pcell参数来重构pcell。执行操作1690以更新略图。接着将更新的略图反馈至如图2说明性图示的操作210。随后，在执行如图2说明性图示的操作210至操作240之后，发现最佳模拟。接着执行随后操作260以基于模拟生成布局，并且基于布局制造半导体元件中的至少一个部件。
在一实施例中，集成电路布局的产生方法包括：调整与一集成电路(ic)的一网表中的一参数化单元(parameterizedcells,pcells)相关联的多个第一参数，以生成与该ic的该网表中的该参数化单元相关联的多个第二参数；根据所述多个第二参数更新该ic的该网表；以及根据该网表执行一模拟。
在一实施例中，根据所述多个第二参数更新该ic的该网表的步骤包括：更新该ic的该网表中的一电路的至少一个元件。
在一实施例中，根据所述多个第二参数更新该ic的该网表的步骤包括：更新该ic的该网表中的一电路的多个参数。
在一实施例中，上述方法还包括：根据经调整的该网表，获得一布局依赖效应；其中根据所述多个第二参数更新该ic的该网表包括：根据所述多个第二参数及该布局依赖效应，更新该ic的该网表。
在一实施例中，根据所述多个第二参数更新该ic的该网表包括：比较该ic的该网表的一效能与一预定效能；以及若该ic的该网表的该效能高于该预定效能，则根据所述多个第二参数更新该ic的该网表。
在一实施例中，根据该网表执行该模拟包括：根据效能高于该预定效能的该网表执行该模拟。
在一实施例中，上述方法还包括：基于该模拟生成一布局；以及基于该布局，在一半导体元件中制造至少一个部件。
在一实施例中，集成电路布局的产生方法，包括：通过一电子设计自动化(electronicdesignautomation,eda)，将一触发信号提供至一应用程序化接口(applicationprogramminginterface,api)；通过该api，提供与一集成电路(ic)的一网表中的参数化单元相关联的多个第一参数；通过该api，调整所述多个第一参数以生成与该ic的该网表中的该参数化单元相关联的多个第二参数；通过该api，根据所述多个第二参数，更新该ic的该网表；以及通过该eda，根据该网表执行一模拟。
在一实施例中，根据所述多个第二参数更新该ic的该网表包括：通过该api，更新该ic的该网表中一电路的至少一个元件。
在一实施例中，根据所述多个第二参数更新该ic的该网表包括：通过该api，更新该ic的该网表中一电路的多个参数。
在一实施例中，上述方法还包括：根据经调整的该网表，通过该api，获得一布局依赖效应。
在一实施例中，根据所述多个第二参数更新该ic的该网表包括：通过该api，根据所述多个第二参数及该布局依赖效应，更新该ic的该网表。
在一实施例中，通过该api，根据所述多个第二参数更新该ic的该网表包括：通过该api，比较该ic的该网表的一效能与一预定效能；以及若该ic的该网表的该效能高于该预定效能，则通过该api，根据所述多个第二参数更新该ic的该网表。
在一实施例中，通过该eda，根据该网表执行该模拟包括：通过该eda，根据效能高于该预定效能的该网表执行该模拟。
在一实施例中，非暂态计算机可读取媒体包括用于执行一方法的计算机可执行指令，该方法包括：调整与一集成电路(ic)的一网表中的一参数化单元相关联的多个第一参数，以生成与该ic的该网表中的该参数化单元相关联的多个第二参数；根据所述多个第二参数更新该ic的该网表；以及根据该网表执行一模拟。
在一实施例中，根据所述多个第二参数更新该ic的该网表包括：更新该ic的该网表中的一电路的至少一个元件。
在一实施例中，根据所述多个第二参数更新该ic的该网表包括：更新该ic的该网表中的一电路的参数。
在一实施例中，上述方法还包括：根据经调整的该网表，获得一布局依赖效应。
在一实施例中，根据所述多个第二参数更新该ic的该网表的步骤包括以下步骤：根据所述多个第二参数及该布局依赖效应，更新该ic的该网表。
在一实施例中，根据所述多个第二参数更新该ic的该网表包括：比较该ic的该网表的一效能与一预定效能；以及若该ic的该网表的该效能高于该预定效能，则根据所述多个第二参数更新该ic的该网表。
上文概述若干实施例的特征或实例，使得熟悉此项技术者可更好地理解本揭示案的态样。熟悉此项技术者应了解，可轻易使用本揭示案作为设计或修改其他制程及结构的基础，以便实施本文所介绍的实施例或实例的相同目的及/或实现相同优势。熟悉此项技术者亦应认识到，此类等效结构并未脱离本揭示案的精神及范畴，且可在不脱离本揭示案的精神及范畴的情况下产生本文的各种变化、替代及更改。
1.一种集成电路布局的产生方法，其特征在于，包括：
调整与一集成电路(ic)的一网表中的一参数化单元(parameterizedcells,pcells)相关联的多个第一参数，以生成与该ic的该网表中的该参数化单元相关联的多个第二参数；
根据所述多个第二参数更新该ic的该网表；以及
根据该网表执行一模拟。
技术总结