特别是说明了一种用于光电子部件的载体。此外，说明了一种具有高机械稳定性的器件，特别是光电子器件。此外，说明了一种用于制造器件的方法。
背景技术：
在器件具有借助于连接层固定在金属载体（einmetallischerträger）上的半导体芯片的情况下，在由于不同的热膨胀系数引起温度波动的情况下，内部的热机械应力经常出现在载体侧和半导体芯片侧。内部应力可能导致损坏，特别是导致所述器件或所述半导体芯片或所述载体的不期望变形，其中所述变形可能引起严重弯曲或所述器件中的机械断裂，并最终引起所述半导体芯片与所述载体的剥离。
技术实现要素：
一个任务是说明一种温度稳定的载体和一种具有提高的机械稳定性的器件。另一个任务在于，说明一种用于制造机械和热稳定的器件的简单且有效的方法。
根据载体的至少一个实施方式，所述载体具有缓冲层和基体。所述缓冲层特别是布置在所述基体上。所述载体特别是被构造为金属的。金属载体一般理解为其金属含量为所述载体的总重量和/或总体积的至少50％、60％、70％、80％、90％或至少95％的载体。所述基体例如由第一金属形成或由第一金属组成。所述缓冲层可以由第二金属形成或由第二金属组成。特别地，所述第一金属与所述第二金属例如在屈服应力方面不同。
根据所述载体的至少一个实施方式，所述载体是印刷电路板。所述载体的基体可以形成金属芯，例如形成印刷电路板的一个引线框架或多个引线框架。除了所述基体之外，所述载体还可以具有模制体，特别是电绝缘的模制体，该模制体特别是对所述基体整形（umformen）。所述载体可以具有导体线路，这些导体线路例如布置在安装表面上。例如，所述载体被设计用于安装和/或电接触一个或多个半导体芯片。
根据所述载体的至少一个实施方式，所述载体具有第一主表面。所述第一主表面可以是所述载体的暴露的前侧。例如，所述第一主表面是所述缓冲层、金属化层或连接层的表面。所述载体可以具有第二主表面，该第二主表面例如由所述载体的暴露的背侧形成。所述载体特别是具有安装表面，该安装表面被设计为容纳部件，例如半导体芯片。例如，所述缓冲层位于所述安装表面和所述基体之间。所述安装表面可以是所述第一主表面的部分区域或是整个第一主表面。
根据所述载体的至少一个实施方式，所述缓冲层具有至少10mpa且至多300mpa的屈服应力。基体和缓冲层可以在它们的材料选择方面被设计为，使得所述基体的屈服应力大于所述缓冲层的屈服应力。
层的屈服应力一般理解为在所涉及的层的单轴应力状态下达到和维持塑性流动所需要的法向应力。层的屈服应力一般也可以理解为该层的平均屈服应力。屈服应力主要取决于材料、变形的大小、应变率或变形率以及整形温度。在本领域常见的标准条件下确定的已知材料的屈服应力值可以从标准工作中得到。如有疑问，可以在比线性弹性变形高0.2％的变形且总应变率在10-6/s（含）和10-2/s之间或在10-6/s（含）和10-4/s之间（例如在5*10-4/s或在10-5/s下），并且整形温度在-50°c（含）和280°c之间（例如在20°c或75°c的整形温度下）条件下确定所述屈服应力值。
在具有缓冲层和基体的所述载体的至少一个实施方式中，所述载体具有用于容纳半导体芯片的安装表面，其中所述缓冲层位于所述安装表面和所述基体之间。所述缓冲层的屈服应力在10mpa（含）和300mpa（含）之间。所述载体被构造为金属的。所述基体优选地由第一金属形成，其中所述缓冲层由不同于第一金属的第二金属形成。基体和缓冲层在材料组成方面被设计为使得所述基体的屈服应力大于所述缓冲层的屈服应力。
由于所述缓冲层的存在，所述载体、特别是所述基体的变形可以被最小化，所述变形例如以在波动的工作温度下的弯曲的形式存在。还可以通过使用所述缓冲层可靠地将所述半导体芯片固定、例如焊接到所述载体上以形成稳定的器件，因为在所述焊接后以及在所述器件冷却时产生的内部机械应力可能大部分被所述缓冲层吸收。在所述连接层和/或所述载体内形成裂纹的风险也被降低。
根据所述载体的至少一个实施方式，所述载体具有金属化层，所述金属化层特别是电镀金属化层。所述金属化层特别是与所述缓冲层邻接。例如，所述金属化层在垂直方向上布置在所述载体的主体和所述缓冲层之间。所述缓冲层也可以布置在所述载体的主体和所述金属化层之间。所述载体的第一主表面和/或安装表面可以通过表面、特别是通过所述金属化层的至少局部暴露的表面形成。替代地，所述载体的第一主表面和/或安装表面可以通过所述缓冲层的表面或通过布置在所述基体上的连接层的表面形成。
根据器件的至少一个实施方式，所述器件具有半导体芯片、连接层和载体。特别地，所述半导体芯片借助于所述连接层固定在所述载体上，所述连接层例如是焊料层。在此描述的载体特别适合于形成在此描述的器件。因此，结合所述载体描述的特征可以用于所述器件，反之亦然。
根据所述器件的至少一个实施方式，所述半导体芯片包括衬底和布置在所述衬底上的半导体本体。所述半导体本体特别是具有二极管结构。例如，所述半导体本体包括光学有源区，特别是pn过渡区。在半导体芯片运行时，光学有源区特别是被设计为发射或探测可见、紫外或红外光谱范围内的电磁辐射。例如，所述半导体芯片是诸如发光高性能二极管的发光二极管（led）或光电二极管。
所述衬底可以是在其上外延生长了所述半导体本体的生长衬底。所述衬底也可以不同于生长衬底。所述半导体芯片可以没有生长衬底。其上布置有所述半导体本体的衬底可以具有被构造为电绝缘的基体。总体而言，所述衬底可以是电绝缘的。
特别地，所述衬底、特别是所述衬底的基体由不同于金属的材料形成。例如，所述衬底或所述衬底的基体基于半导体材料，例如基于si或ge，或基于陶瓷材料，例如基于sin或sic。所述衬底可以附加地具有例如由塑料制成的填料。特别地，所述衬底可以由陶瓷材料和/或半导体材料与一种塑料或多种塑料的混合物形成。可以将所述半导体芯片的重量和/或体积的至少50％、60％、70％、80％或至少90％落在所述衬底上。替代地或补充地，所述衬底可以具有一个金属贯通接触部或者多个、例如两个金属贯通接触部。在这种情况下，所述衬底可以具有由半导体材料或电绝缘材料形成的基体。所述一个贯通接触部或所述多个贯通接触部可以延伸穿过所述基体，例如从所述衬底的背侧一直延伸到所述衬底的前侧。
根据所述器件的至少一个实施方式，所述器件具有金属载体。具有所述衬底的半导体芯片布置在所述金属载体上。所述金属载体可以具有由金属制成的基体。例如，所述金属载体是引线框或具有金属芯的印刷电路板，例如金属芯板。所述器件特别是主要由所述金属载体机械地承载。所述金属载体特别是不同于承载所述半导体本体并且稳定所述半导体芯片的一般芯片载体。例如，所述器件可以具有多个半导体芯片，所述多个半导体芯片分别包含一个单独的衬底并布置在共同的金属载体上。
根据所述器件的至少一个实施方式，所述连接层布置在所述半导体芯片和所述金属载体之间。所述连接层优选是焊料层，特别是基于ausn的焊料层和/或含铟的焊料层。所述半导体芯片可以通过所述连接层固定在所述金属载体上，例如使得所述半导体芯片的衬底面对所述金属载体。在垂直方向上，所述衬底例如位于所述半导体本体和所述器件的载体之间。替代地，所述半导体芯片可以固定在所述金属载体上，使得所述半导体本体位于所述衬底和所述载体之间。
一般将垂直方向理解为横向于、特别是垂直于所述半导体本体或所述载体的主延伸表面的方向。所述垂直方向例如是所述半导体本体的生长方向。相反，将横向方向理解为沿着、特别是平行于所述半导体主体或所述载体的主延伸表面的方向。所述垂直方向和所述横向方向特别是彼此垂直。根据所述器件的至少一个实施方式，所述金属载体的热膨胀系数是所述半导体芯片的衬底或整个半导体芯片的热膨胀系数的至少1.5倍、至少两倍、至少三倍、至少四倍、至少五倍或至少十倍。如有疑问，层的热膨胀系数应理解为该层的平均热膨胀系数，例如该层的平均热线性膨胀系数，该平均热线性膨胀系数是在本领域常见的标准条件下确定的。
根据所述器件的至少一个实施方式，所述器件具有缓冲层。所述缓冲层可以布置在所述半导体芯片和所述载体之间。所述缓冲层可以是所述载体的组成部分。例如，所述缓冲层被集成在所述载体中。所述缓冲层优选布置在所述载体的基体和所述连接层之间。所述缓冲层可以与所述载体的基体和/或所述连接层邻接。一般而言，如果两层特别是彼此直接接触或者在这两层之间仅存在唯一的其他层（特别是连接层）或连接结构，则这两层彼此邻接。
特别地，所述缓冲层在其材料选择和/或几何形状方面被设计为补偿或减少所述器件中的内部机械应力，例如所述连接层中、所述衬底中、所述半导体芯片中和/或所述金属载体中的热机械应力。根据所述器件和/或所述载体的一种实施方式，所述缓冲层适宜地由易延展材料形成。例如，所述缓冲层是易延展的金属层（metallischeschicht）或易延展的纯金属层（metallschicht），其可以包含诸如金、铝、铜等的金属。
根据所述器件和/或所述载体的至少一个实施方式，所述缓冲层具有至多300mpa的屈服应力。所述缓冲层的屈服应力优选在10mpa（含）和300mpa之间，例如在50mpa和300mpa之间、100mpa和300mpa之间、150mpa和300mpa之间、200mpa和300mpa之间或在10mpa（含）和250mpa之间、10mpa和200mpa之间、10mpa和150mpa之间、10mpa和100mpa之间或100mpa（含）和200mpa之间。
根据所述器件和/或所述载体的至少一个实施方式，所述缓冲层被构造为粗粒度的。例如，所述缓冲层的平均粒径大于100nm，例如在100nm（含）和150nm之间，100nm（含）和200nm之间，100nm（含）和300nm之间，或100nm（含）和1
在器件的至少一个实施方式中，所述器件具有半导体芯片、缓冲层、连接层和金属载体。所述半导体芯片包括衬底和布置在所述衬底上的半导体本体。所述金属载体的热膨胀系数至少是所述衬底或所述半导体芯片的热膨胀系数的1.5倍。所述缓冲层可以布置在所述金属载体和所述半导体芯片之间。特别优选地，所述半导体芯片借助于所述连接层固定在所述金属载体的安装表面上，使得所述连接层布置在所述半导体芯片和所述缓冲层之间。特别地，所述连接层与所述半导体芯片的背侧邻接，例如与所述半导体芯片的衬底邻接。此外，所述缓冲层具有至少10mpa且至多300mpa的屈服应力。
通过所述缓冲层的存在，可以减小所述器件中的内部应力，该内部应力是由于在温度波动较大的情况下在载体侧和半导体芯片侧的不同热膨胀系数而出现的。因此当所述器件的工作温度波动时，所述半导体芯片和/或所述载体的例如弯曲形式的变形可以被最小化。还可以通过使用所述缓冲层可靠地将半导体芯片固定、例如焊接在所述载体上以形成稳定的器件，因为在所述焊接后以及在所述器件冷却时产生的内部机械应力可以大部分被所述缓冲层吸收。在所述连接层和/或所述载体内形成裂纹的风险也被降低。
根据所述器件和/或所述载体的至少一个实施方式，与所述缓冲层相比，所述衬底和/或所述载体和/或所述载体的基体具有更大的垂直层厚度。特别地，所述衬底和/或所述载体和/或所述载体的基体的垂直层厚度是所述缓冲层的垂直层厚度的至少三倍、至少五倍、至少十倍、至少二十倍或至少五十倍。
例如，所述缓冲层具有在250nm（含）和50μm之间的垂直层厚度，例如在1μm（含）和10μm之间，2μm和10μm之间，3μm和10μm之间或在300nm（含）和5μm之间，300nm和3μm之间或在10μm（含）和40μm之间，1μm和5μm之间或在1μm（含）和3μm之间。
相反，所述衬底、所述载体的基体和/或整个金属载体可以具有至少50μm的垂直层厚度，例如在50μm（含）和100μm之间，50μm和150μm之间，50μm和200μm之间，50μm和300μm之间或在50μm（含）和400μm之间。所述衬底和/或所述载体的基体和/或整个金属载体也可以具有大于400μm的垂直层厚度。
所述金属载体，特别是所述载体的基体，可以用作所述半导体芯片的散热器。因此，具有相对较小的垂直伸展的所述缓冲层具有低的热阻，从而可以通过所述缓冲层将在所述半导体芯片的运行中产生的热量有效地输送到所述金属载体中。
根据所述器件和/或所述载体的至少一个实施方式，与所述缓冲层相比，所述衬底和/或所述载体的基体和/或整个金属载体具有更大的屈服应力。例如，差为至少30mpa、至少40mpa、至少50mpa、至少60mpa或至少100mpa。在所述器件或所述载体的这种设计中，与所述衬底和/或所述金属载体的基体相比，可以更早地达到所述缓冲层的塑性流动的实现（einsetzen）和保持，由此可以避免所述器件内、特别是在所述衬底或所述连接层的区域内的断裂。在此，所述衬底可以由半导体材料或陶瓷材料形成，并且因此与所述缓冲层和所述金属载体的基体相比被构造为例如更易碎。
根据所述器件的至少一个实施方式，与所述缓冲层相比，所述衬底具有更大的垂直层厚度和更大的屈服应力。所述金属载体、特别是所述金属载体的基体可以具有比所述缓冲层更大的屈服应力和/或更大的垂直层厚度。
根据所述器件的至少一个实施方式，在所述载体的俯视图中，所述缓冲层至少局部地被所述半导体芯片覆盖。例如，在俯视图中，所述半导体芯片与所述缓冲层完全重叠。换句话说，所述半导体芯片特别是不具有在所述载体的俯视图中不与所述缓冲层重叠的部分区域。在至少一个横向方向上或在所有横向方向上，所述缓冲层可以局部地在侧向上突出超过所述半导体芯片。所述缓冲层和/或所述载体的横向的横截面可以至少等于或大于所述半导体芯片的最大横向横截面。
根据所述器件和/或所述载体的至少一个实施方式，所述载体的热膨胀系数大于8ppm/k，例如在8ppm/k（含）和30ppm/k之间。所述衬底或所述半导体芯片的热膨胀系数可以小于15ppm/k，例如小于8ppm/k，即小于8*10-6k-1，例如在2ppm/k（含）和15ppm/k之间。特别地，所述金属载体或所述载体的基体的热膨胀系数与所述衬底或所述半导体芯片的热膨胀系数相差至少3ppm/k，至少5ppm/k，至少7ppm/k或至少10ppm/k。
根据所述器件的至少一个实施方式，所述半导体芯片的所述衬底或所述半导体芯片的衬底的基体由陶瓷材料或者由诸如si和ge的半导体材料形成，所述陶瓷材料可以基于sin或sic。陶瓷材料具有高的导热率并且特别适合于用作高性能二极管的衬底的材料。这样的衬底可以具有塑料和/或金属贯通接触部。
根据所述器件和/或所述载体的至少一个实施方式，所述载体具有来自由ag，al，au，cu，mg，mn，ni，pb，pt，sn，mo，w和zn组成的组中的至少一种材料。
根据所述器件和/或所述载体的至少一个实施方式，所述缓冲层具有至少一种金属或由金属或金属合金组成。特别地，所述缓冲层可以由诸如au，al，cu的易延展金属形成或在类似金属上形成。优选地，所述缓冲层在其材料选择方面以及关于所述载体和/或所述衬底被设计为，使得所述缓冲层具有比所述载体和/或所述衬底更小的屈服应力。
根据所述器件和/或所述载体的至少一个实施方式，所述连接层是焊料层，例如基于ausn的焊料层和/或含铟的焊料层。所述半导体芯片与所述载体的连接在高于所使用的焊料的熔化温度的温度下进行。在ausn的情况下，所述熔化温度为大约280°c或更高。当冷却时，所述器件的尺寸减小，但是在所述半导体芯片的区域中和在所述载体的区域中是不均匀的。已经发现，由屈服应力在10mpa（含）和300mpa之间、特别是在100mpa（含）和300mpa之间的金属或金属合金制成的所述缓冲层可以在例如-50℃（含）和300°c之间的大温度区间上补偿所述器件中的强应力。由此可以避免在温度波动的情况下所述半导体芯片和/或所述载体的可能弯曲或所述半导体芯片的剥离。
根据所述器件的至少一个实施方式，所述器件具有包含磷光体、即波长转换发光物质的转换器层。所述半导体芯片特别是发光二极管。所述转换器层可以固定在所述半导体芯片上，例如布置在所述半导体芯片的背离所述载体的表面上。例如，所述转换器层布置在所述半导体本体的背离所述衬底的上侧上。如果将所述半导体本体布置在所述衬底和所述载体之间，则所述转换器层可以布置在所述衬底的背离所述半导体本体的上侧上。特别地，所述转换器层在所述器件的运行中被设计为，将由所述半导体芯片发射的电磁辐射的短波成分、特别是蓝色或紫外成分转换成电磁辐射的长波成分，例如黄色、绿色或红色成分。
所述转换器层优选是预制的转换器板，其可以具有在制造公差范围内恒定的垂直层厚度。所述转换器板可以被构造为自支撑的并且特别是平坦的。所述转换器板可以经由其他连接层固定在所述半导体芯片上，例如在所述半导体芯片的上侧上，特别是在所述半导体本体的上侧上。所述其他连接层可以是粘附层或粘合剂层，并且特别是不同于焊料层。通过使用所述缓冲层，防止或至少减小了所述半导体芯片的变形，由此特别是减小了在所述转换器板与所述半导体芯片的粘接连接中的机械应力，并且因此还可以降低关于色度坐标偏移的风险。换句话说，在所述器件的运行中可以避免或最小化归因于所述转换器层或所述转换器板的变形或弯曲的色度坐标波动。
通过所述缓冲层防止或减少了所述器件、所述载体或所述半导体芯片的可能的弯曲或变形，从而可以确保所述转换器板和所述半导体芯片之间的稳定连接。如果没有所述缓冲层，则通常会出现这种弯曲或变形，特别是如果所述衬底和/或所述载体的垂直层厚度小于400μm，特别是小于300μm或小于200μm的话。
根据所述器件的至少一个实施方式，所述缓冲层覆盖所述半导体芯片或所述衬底的面对所述载体的背侧的至少90％。例如，所述缓冲层完全覆盖所述半导体芯片的背侧。在俯视图中，所述载体和/或所述缓冲层例如具有比所述半导体芯片更大的表面。所述缓冲层特别是不只是位于所述半导体芯片下方的区域中，而且可以在侧向上在所述载体的安装表面上突出超过所述半导体芯片。所述器件可以在共同的金属载体上具有多个半导体芯片，其中，所述缓冲层的每个部分区域都唯一地分配给半导体芯片之一或分配给多个半导体芯片。
根据所述器件的至少一个实施方式，所述衬底布置在所述载体与所述半导体本体之间。替代地，可以将所述半导体本体布置在所述载体和所述衬底之间。
根据所述器件和/或所述载体的至少一个实施方式，结构化地构造所述缓冲层。例如，所述安装表面是所述载体的第一主表面的部分区域，其中所述缓冲层被结构化地构造为使得其完全覆盖所述安装表面并且仅部分地覆盖第一主表面。因此，所述安装表面的尺寸由所述缓冲层的结构化限定。替代地，所述缓冲层可以被构造为连贯的和/或没有孔。特别地，在所述载体的俯视图中，所述缓冲层完全覆盖所述载体的基体。换句话说，所述缓冲层可以完全覆盖所述载体的基体的面对所述缓冲层的表面和/或所述载体的第一主表面。
根据所述器件和/或所述载体的至少一个实施方式，所述缓冲层被结构化地构造为使得所述缓冲层具有一个或多个开口。所述开口可以沿垂直方向延伸穿过所述缓冲层或延伸到所述缓冲层内。特别地，所述开口在横向方向上布置在所述安装表面的侧向上。例如，所述开口具有沟槽或框架的形式，其横向地部分或完全包围所述安装表面。所述缓冲层可以通过所述开口划分为多个部分区域。这些部分区域可以形成用于所述半导体芯片的多个横向有间隔的安装表面。
根据用于制造器件的方法的至少一个实施方式，在将一个或多个半导体芯片固定在载体上之后对所述器件进行退火。为了适配连接层和/或缓冲层的流动特性，可以在125°c（含）和200°c之间的温度下对所述器件进行退火。热处理可以在几分钟（例如10分钟和50分钟之间）或几个小时（例如1小时和10小时之间）的时间段期间进行。所述连接层是例如基于ausn的焊料层，其熔化温度高于在所述热处理时应用的温度。
通过所述热处理一方面可以减小所述器件中的内部应力，另一方面可以减小所述器件的可能弯曲。已经发现，通过所述热处理，所述器件的曲率可以额外地减小至少5％直至40％。
上述方法特别适用于制造这里描述的器件。因此，结合所述器件或所述载体描述的特征可以用于该方法，反之亦然。
附图说明
所述器件、所述载体或所述方法的其他优点、优选实施方式和扩展由下面结合图1至图6b解释的实施例得出。
图1a以示意性截面图示出了不具有缓冲层的器件的比较示例，
图1b以示意性截面图示出了具有缓冲层的器件的比较示例，
图2a，图2b，图2c，图2d，图2e和图2f分别以截面图示出了具有缓冲层的载体的不同实施例的示意图，
图3a，图3b，图3c，图3d，图4a，图4b和图4c分别以截面图示出了具有缓冲层的器件的不同实施例的示意图，以及
图5a，图5b，图5c，图5d，图6a和图6b示出了在热处理之前或之后具有或不具有缓冲层的不同器件的一些实验测量和模拟的结果的图形或表格图示，
图7a和7b分别以截面图示出了具有缓冲层的器件的其他实施例的示意图，以及
图8示出了具有缓冲层的载体的其他实施例的示意图。
在附图中，相同、相似或作用相同的元件具有相同的附图标记。每个附图都是示意图，因此不必按比例绘制。相反，为了清楚起见，可以夸大地显示相对较小的元件，特别是层厚度。
具体实施方式
在图1a中示意性地示出了具有在载体9上的半导体芯片10的器件100的比较示例，其中半导体芯片10通过连接层4固定在载体9的第一主表面91上或固定在载体9的安装表面94上。
半导体芯片10具有前侧101和背离前侧101的背侧102。器件100的前侧可以通过半导体芯片10的前侧101形成。例如，前侧101是半导体芯片10或器件100的辐射入射表面或辐射出射表面。特别地，连接层4既与载体9的安装表面94邻接又与半导体芯片10的背侧102邻接。
例如在图4a至4c中示意性地示出了具有衬底1、半导体本体2以及可选地具有转换器层6的半导体芯片10。
通常，载体9和半导体芯片10，特别是载体9和半导体芯片10的衬底1具有不同的热膨胀系数。在温度剧烈波动的情况下，可能会在器件100中产生内部应力，所述内部应力导致器件100的弯曲，特别是导致半导体芯片10的弯曲，或导致器件100的破裂，例如在连接层4处。半导体芯片10——所述半导体芯片特别是具有转换器层6的led——的弯曲还可能在温度波动的情况下导致不期望的色度坐标变化。由于器件100的可能变形，例如被构造为转换器板的形式并且借助于其他连接层5固定在半导体芯片10上的转换器层6可能从半导体芯片10剥离。
为了避免由于例如由si、ge、sin或sic形成的衬底1与特别是由诸如cu的金属形成的载体9之间的不同热膨胀系数而导致连接层4或半导体芯片10中的可能断裂，应当确保器件100的足够的抗断裂强度。这可以例如通过在半导体芯片10和载体9之间使用具有高机械强度的焊料连接来实现。为了防止半导体芯片10的强烈色度坐标变化或转换器层6的剥离，应当使用粘附力特别强的粘合剂来粘接转换器层6，并且附加地应当确保将转换器层6固定到半导体芯片10的其他连接层5的最小厚度。尽管采取了上述措施，但是由于具有在金属载体9上的半导体芯片10的器件100中的高应力，仍可能存在不可忽略的质量风险。
为了使这种质量风险最小化，可以将器件100设计为使得缓冲层3布置在半导体芯片10与金属载体9之间，特别是在半导体芯片10与载体9的主体90之间。特别地，缓冲层3可以形成为载体9的组成部分。
根据图1b中所示的比较示例，器件100具有这样的缓冲层3。缓冲层3在垂直方向上布置在半导体芯片10和连接层4之间。缓冲层3特别是既与连接层4邻接又与半导体芯片10邻接，特别是与半导体芯片10的衬底1邻接。优选地，仅缓冲层3和连接层4布置在载体9的安装表面94与半导体芯片10的背侧102之间。
缓冲层3可以被构造为半导体芯片10的一部分。在这种情况下，在将半导体芯片10敷设在载体9上之前，半导体芯片10已经具有缓冲层3。缓冲层3可以直接或间接形成在半导体芯片10上，特别是在半导体芯片10的背侧102上，例如在半导体芯片10的衬底1上。为此，可以首先形成背侧102的起始层，特别是在衬底1上形成，随后例如借助于电镀方法在所述起始层上形成缓冲层3。替代地，可以通过不同的涂层方法来形成缓冲层3，例如通过蒸镀方法或诸如气相沉积的沉积方法或通过溅射。在这种情况下，可以放弃起始层。
在俯视图中，缓冲层3可以被衬底1和/或半导体本体2完全覆盖。缓冲层3可以覆盖半导体芯片10的背侧102的表面的至少60％、至少70％、至少90％或至少95％。缓冲层3可以在至少一个横向方向上或在所有横向方向上与衬底1或与半导体芯片10齐平。如果缓冲层3是半导体芯片10的组成部分，则缓冲层3不能在横向方向上突出超过半导体芯片10。因此，缓冲层3的伸展例如受半导体芯片10的尺寸限制。
图2a示出了载体9的实施方式。载体9具有基体90和布置在所述基体90上的缓冲层3。在缓冲层3和基体90之间布置有金属化层93，特别是电镀的金属化层93。在俯视图中，缓冲层3部分地覆盖基体90和/或金属化层93。特别地，缓冲层3形成用于容纳一个或多个半导体芯片10的底座。缓冲层3可以借助于掩模或通过随后的结构化形成在主体90上或形成在金属化层93上。
载体9具有第一主表面91，所述第一主表面例如是载体9的暴露的前侧。主表面91例如由缓冲层3和金属化层93组成。特别地，主表面91的部分区域被构造为载体9的安装表面94。例如，安装表面94由缓冲层3的表面形成。图2a中的安装表面94特别是在载体9的主表面91上的局部垂直抬高。载体9具有第二主表面92，所述第二主表面例如是载体9的暴露的背侧。特别地，第二主表面92由基体90的表面形成。
与图2a不同，缓冲层3可以布置在金属化层93和基体90之间。特别地，缓冲层3由金属化层93横向地整形（图8）。
在图2b中示出的实施例基本上与在图2a中示出的载体9的实施例相对应。与图2a不同，具有垂直层厚度d3的缓冲层3布置在基体90和金属化层93之间。缓冲层3被构造为连贯的并且完全覆盖所述基体。在俯视图中，金属化层93可以完全覆盖缓冲层3。第一主表面91和/或安装表面94特别是仅由金属化层93的表面形成。
图2c中所示的实施例基本上对应于图2b中所示的载体9的实施例。与图2b不同，载体9具有至少一个开口95或多个开口95。特别地，安装表面94或安装表面94的部分区域在横向方向上由一个开口95或由多个开口95界定。
一个开口95或多个开口95可以穿过缓冲层3地例如延伸到基体90中。由此对缓冲层3结构化地构造。在俯视图中，缓冲层3还可以被金属化层93覆盖，特别是完全覆盖。开口95的内壁可以被金属化层93覆盖，特别是被完全覆盖。此外，金属化层93可以被构造为连贯地并且没有孔。
例如，在形成开口95之后才将金属化层93敷设到缓冲层3上。缓冲层3可以结构化地例如借助于掩模被敷设到主体90上。替代地，缓冲层3可以首先形成为连续层并且随后例如借助于蚀刻方法来加以结构化。
图2d中所示的实施例在俯视图中例如对应于图2c中所示的载体9的实施例。开口95可以被设计为沟槽或框架的形式。特别地，主表面91的第一部分区域96在横向方向上被开口95包围，特别是完全包围。例如，被构造为连贯的第一部分区域96形成安装表面94。主表面91的第二部分区域97通过开口95与第一部分区域96横向间隔开。已经发现，缓冲层3的中断导致改善的缓冲效果。与图2d不同，载体9可以具有多个这样的横向有间隔的部分区域96或安装表面94。此外，与图2d不同，所述载体可以在第一主表面上具有电导体线路和/或电连接表面，用于电接触布置在第一主表面上的部件。
在图2e中示出的实施例基本上对应于在图2c或2d中示出的载体9的实施例。与图2c或2d不同，一个开口95或多个开口95延伸穿过金属化层93，特别是延伸到缓冲层3中。图2f中所示的实施例基本上对应于图2e中所示的载体9的实施例。与图2e不同，载体9具有连接层4。特别地，安装表面94至少部分地由连接层94的表面形成。在图2a至2e中示出的实施例同样可以具有这样的连接层4。
在图2f中，安装表面94是在主表面91上的局部垂直抬高，其中安装表面94在横向方向上特别是由一个开口95或由多个开口95界定。连接层4可以具有连接材料，例如焊料材料。一个开口95或多个开口95可以用作用于液体连接材料的蠕动停止件，并且特别是被设计为例如在安装一个或多个半导体芯片时捕获熔化的或过量的连接材料。
在所有的实施例中，缓冲层3可以具有适宜地与载体9和/或衬底1的材料组成不同的材料组成。缓冲层3优选被构造为金属的并且具有在10mpa（含）和300mpa之间的屈服应力。缓冲层3适宜地具有诸如au、al或cu的易延展的金属或其合金，或者由这些材料中的一种或多种组成。为了减小屈服应力，缓冲层3可以是粗粒度的，例如具有大于100nm的金属粒度。缓冲层3特别是不同于连接层4，例如不同于焊料层。
在图3a、3b、3c和3d中示意性地示出了具有在具有主体90的载体9上的半导体芯片10的器件100的实施例。在所述半导体芯片与主体90之间布置有连接层4、缓冲层3和金属化层93。但是，金属化层93可以是可选的。连接层4特别是既与安装表面94邻接又与半导体芯片10的背面102邻接，例如与衬底1邻接。
图3a中示出的器件100的实施例与图2a中示出的载体9的实施例相对应，其中在载体9上布置有半导体芯片10。缓冲层3特别是被设计为半导体芯片10下方的底座。在载体9的俯视图中，半导体芯片10可以完全覆盖缓冲层3。在这种情况下，缓冲层3仅被构造在由半导体芯片10覆盖的面积内。替代地，被构造为底座的缓冲层3可以沿着横向方向在侧向上突出超过半导体芯片10。特别地，缓冲层3仅部分地覆盖第一主表面91、金属化层93和/或基体90。
图3b、3c和3d中所示的不同器件100的实施例分别对应于图2b、2c和2e中所示的载体9的实施例，其中在载体9上布置有半导体芯片10。缓冲层3可以在侧向上突出超过半导体芯片10，并且可以部分或完全覆盖第一主表面91、金属化层93和/或基体90。
在图4a中示出的实施例基本上对应于在图3a中示出的器件100的实施例。与图3a不同，在图4a中更详细地示出了半导体芯片10。
半导体本体2具有背离衬底1的第一半导体层21、面对衬底1的第二半导体层22以及布置在第一和第二半导体层之间的光学有源区23。半导体本体2特别是基于iii-v或ii-vi半导体复合材料。第一半导体层21和第二半导体层22可以被构造为n导电或p导电和/或是n掺杂或p掺杂的，反之亦然。
半导体本体2具有背离衬底1的第一主表面201和面对衬底1的第二主表面202。第一主表面201和第二主表面202分别在垂直方向上界定半导体本体2。转换器层6通过其他连接层5固定在半导体本体2的第一主表面201处。转换器层6的特别是暴露的表面形成半导体芯片10和/或器件100的前侧101。
半导体芯片10具有用于电接触第一半导体层21的第一接触层71和用于电接触第二半导体层22的第二接触层72。如图4a所示，第一接触层71布置在半导体本体2的第一主表面201侧，而第二接触层72布置在半导体本体2的第二主表面202侧。特别地，第二接触层72局部地位于半导体本体2和衬底1之间。可以经由接触层71和72从外部电接触半导体芯片10，可以至少部分地经由器件100的前侧101进入接触层71和72。
载体9可以具有导体线路（图中未示出），这些导体线路例如布置在载体9的主表面91上的安装表面94上和/或安装表面94的侧向上。例如，接触层71和72可以经由接合线与载体9的导体线路导电连接。载体9可以具有金属的引线框架。特别地，主体90形成所述引线框架，所述引线框架例如由模制体整形。所述模制体可以被构造为电绝缘的。
在图4b中示出的实施例基本上对应于在图4a中示出的器件100的实施例。与图4a不同，以贯通接触部的形式形成的第二接触层72例如从第二主表面202延伸穿过衬底1，例如直到半导体芯片10的背侧102。特别地，缓冲层3和连接层4被构造为导电的。半导体芯片10可以与载体1电接触并且可以经由载体1被电接触。
与图4b不同，衬底1可以被设计为导电的。在这种情况下，可以省去被构造为贯通接触部的第二接触层72。
在图4c中示出的实施例基本上与在图4b中示出的器件100的实施例相对应。与图4b不同，半导体芯片10具有贯通接触件70，该贯通接触件例如从第二主面202或者从第一接触层71穿过第二半导体层22和有源区23地延伸到第一半导体层21中。为了进行侧向的电绝缘，例如，贯通接触件70例如被绝缘层8在横向方向上完全包围。
根据图4c，第一接触层71和第二接触层72均局部地位于第二主表面202上。第一接触层71至少部分地布置在衬底1与半导体本体2之间。与图4c不同，第一接触层71和第二接触层72都可以延伸穿过衬底1。在这样的情况下，半导体芯片10是只能在其背侧102上被电接触的可表面安装的半导体芯片。
图5a、5b、5c和5d中以图形方式示出了针对器件100的一些实验测量（图5a）和一些模拟（图5b，5c和5d）的结果。附图标记k、n和s分别代表半导体芯片10的曲率、在半导体芯片10上确定的最大法向应力以及在连接过程之后在室温下在半导体芯片上确定的最大剪切应力。参数o3、m3、t1和t2按所说明的顺序分别表示“无缓冲层3”、“具有缓冲层3”、“退火前”以及“退火后”。
例如根据图1b或3a的具有半导体芯片10和载体9的器件100被用作样品，其中载体9具有由铜制成的引线框架，并且其中半导体芯片10包括硅衬底1并且借助于焊料层4固定在载体9上。载体9或载体9的基体90具有大约150μm的层厚度。缓冲层3由金形成并且具有大约2μm的层厚度d3。
从图5a可以看出，通过使用缓冲层3减小了曲率k。半导体芯片10和/或器件100的曲率k也可以通过退火过程来减小，其中在存在缓冲层3的情况下曲率k能够被更剧烈地减小。关于减小曲率k的这种效果同样可以在图5b中看到。根据图5a和5b中所示的结果，如果器件100具有缓冲层3并且对器件100进行热处理，特别是在将半导体芯片10固定在载体9上之后，则半导体芯片10具有最小的曲率k。
与曲率k相比，归一化法向应力n和剪切应力s的模拟结果在图5c和5d中示出。在此，没有缓冲层3的器件的最大法向应力n和最大剪切应力s在时刻t1被标准化为1。已经发现，如果器件100具有缓冲层3并且被热处理，则器件100是最稳定的。在此，最大法向应力n或最大剪切应力s将减小超过20％或超过40％。
此外确定，最大法向应力n随着缓冲层3的层厚度的增加而减小。在层厚度为0.5μm、1μm和2μm的情况下，按所说明的顺序确定最大法向应力为127mpa、125mpa和124mpa。
此外确定，与根据图1b的器件100相比，在根据图3a、3b、3c和3d的器件100的情况下可以更剧烈地减小曲率k、法向应力n和剪切应力s。这样做的原因是，与根据图1b的器件相比，缓冲层3不仅直接位于半导体芯片10的下方，而且还可以在侧向上突出超过半导体芯片边缘。在这种情况下，载体9的第一主表面91的较大部分或整个第一主表面91可以被缓冲层3覆盖，由此可以更好地补偿出现的内部热机械应力。
这些模拟还表明，如果缓冲层3不是被连续地构造而是例如在图2c、2d、2e、2f、3c和3d中所示那样结构化地构造，则缓冲作用被额外增大。在这种情况下，一个开口95或多个开口95可以用作补偿区，其防止载体1的严重变形或弯曲。图6a和6b示出了针对在热处理之前的时刻t1时或在热处理之后的时刻t2时所确定的法向应力n和所确定的曲率k的一些其他结果。在此检查具有不同设计、即根据图1a、3b或3c并且部分具有缓冲层3的不同层厚度d3的器件100。已经发现，缓冲层3的缓冲效果随着层厚度d3的增加而增加。缓冲层3的横向结构化（图3c）可以进一步增大缓冲效果。此外，热处理导致半导体芯片10的曲率k和在半导体芯片10上确定的最大法向应力n的显著减小。
图7a中所示的实施例基本上对应于图4c中所示的器件100的实施例。与图4c不同，半导体本体2布置在衬底1与载体9或缓冲层3之间。衬底1位于半导体本体2和转换器层6之间。特别地，半导体芯片10是倒装芯片。可以将衬底1构造为可被辐射透过。
与图4c中所示的器件100的另一不同之处在于，缓冲层3和/或连接层4具有通过中间区域80横向间隔开的部分区域。中间区域80可以填充有电绝缘材料。连接层4的第一部分区域41例如与第一接触层71电连接。连接层4的第二部分区域42例如与第二接触层72电连接。缓冲层3的第一部分区域31通过中间区域80与缓冲层3的第二部分区域32横向间隔开，并且特别是与所述第二部分区域32电绝缘。中间区域80特别是沿垂直方向延伸穿过缓冲层3和/或穿过连接层4。
第一接触层71可以经由第一部分区域31和41例如与载体9上的第一连接表面或与载体9上的第一导体线路（图7a中未示出）电接触。第二接触层72可以经由第二部分区域32和42例如与载体9上的第二连接表面或与载体9上的第二导体线路（在图7a中未示出）电接触。
不同于图7a，接触层71和72可以延伸穿过缓冲层3并且例如通过绝缘层与缓冲层3电绝缘。在这种情况下，缓冲层3可以继续设计为连贯的。中间区域80也可以延伸穿过载体9并且将载体9分成在横向上彼此间隔开的两个部分区域。
图7b中所示的实施例基本上对应于图4c中所示的器件100的示例性实施例。与图4c不同，第一接触层71和第二接触层72均形成为穿过衬底1的贯通接触部。半导体芯片10和载体9之间的在图7b中所示的电接触部对应于图7a中所示的接触部。
通过布置在金属载体和固定在所述载体上的半导体芯片之间的特别是由易延展材料制成的缓冲层，具有所述载体和所述半导体芯片的器件可以被设计得特别机械稳定。此外，这种器件就其机械稳定性和/或色度坐标稳定性而言对大的温度波动也特别不敏感。
本专利申请要求德国专利申请de102017119344.8的优先权，其公开内容通过引用结合于此。
本发明不会因为基于实施例对本发明的描述而限于这些实施例。相反，本发明包括每个新特征和每种特征组合，特别是包括权利要求中的每种特征组合，即使该特征或该组合本身在权利要求或实施例中未明确说明过。
附图标记列表
100器件
10半导体芯片
101半导体芯片/器件的前侧
102半导体芯片的背侧
1半导体芯片的衬底
2半导体本体
21第一半导体层
22第二半导体层
23光学有源区
201半导体本体的上侧
202半导体本体的下侧
3缓冲层
31缓冲层的第一部分区域
32缓冲层的第二部分区域
4连接层
41连接层的第一部分区域
42连接层的第二部分区域
5其他连接层
6转换器层
71第一接触层
72第二接触层
70贯通接触件
8绝缘层
80中间区域
9器件的载体
90载体的基体
91载体的第一主表面/前侧
92载体的第二主表面/背侧
93金属化层
94载体的安装表面
95缓冲层的开口
96主表面的第一部分区域
97主表面的第二部分区域
d3缓冲层的垂直层厚度
k曲率
n法向应力
s剪切应力
o3没有缓冲层3
m3具有缓冲层3
tl退火前
t2退火后。
1.一种器件（100），具有半导体芯片（10）、缓冲层（3）、连接层（4）和金属载体（9），其中
-所述半导体芯片包括衬底（1）和布置在所述衬底上的半导体本体（2），
-所述金属载体的热膨胀系数至少是所述衬底或所述半导体芯片的热膨胀系数的1.5倍，
-借助于所述连接层将所述半导体芯片固定在所述金属载体的安装表面（94）上，使得所述连接层布置在所述半导体芯片和所述缓冲层之间并且与所述半导体芯片的背侧（102）邻接，
-所述缓冲层的屈服应力至少为10mpa并且至多为300mpa，以及
-所述半导体芯片的衬底（1）和所述器件的金属载体（9）具有大于所述缓冲层（3）的屈服应力，其中
-所述衬底是在其上外延生长了所述半导体本体（2）的生长衬底，或者
-所述衬底具有金属的贯通接触部（72）和由半导体材料或电绝缘材料制成的基体，其中所述贯通接触部延伸穿过所述基部。
2.根据权利要求1所述的器件，其中，所述缓冲层（3）被结构化地构造，使得所述缓冲层具有开口（95），所述开口沿垂直方向延伸到所述缓冲层中或穿过所述缓冲层延伸到所述基体（90）中，并且在横向方向上布置在所述安装表面（94）的侧向上。
3.根据前述权利要求中任一项所述的器件，其中，在所述载体（9）的俯视图中，所述缓冲层（3）局部地被所述半导体芯片（10）覆盖并且局部地在侧向上突出超过所述半导体芯片。
4.一种载体（9），具有缓冲层（3）和基体（90），其中
-所述载体具有用于容纳半导体芯片（10）的安装表面（94），其中所述缓冲层位于所述安装表面和所述基体之间；
-所述缓冲层的屈服应力至少为10mpa并且至多为300mpa，
-所述载体被构造为金属的，
-基体和缓冲层在材料组成方面被设计为，使得所述基体的屈服应力大于所述缓冲层的屈服应力，并且
所述缓冲层（3）被结构化地构造，使得所述缓冲层具有沿垂直方向延伸到所述缓冲层中或穿过所述缓冲层延伸到所述基体（90）中的开口（95），并且在横向方向上布置在所述安装表面（94）的侧向上。
5.根据前述权利要求中任一项所述的载体或器件，其中，所述缓冲层（3）被构造为粗粒度的，具有大于100nm的平均粒径。
6.根据权利要求5所述的载体或器件，其中，所述缓冲层（3）被构造为金属的和粗粒度的，具有在100nm与1μm之间的平均粒度尺寸。
7.根据前述权利要求中任一项所述的载体或器件，其中，
-所述载体（9）具有来自由ag，al，au，cu，mg，mn，ni，pb，pt，sn，mo，w和zn组成的组中的至少一种材料，并且
-所述缓冲层（3）具有至少一种金属，其中所述缓冲层在其材料选择方面以及在所述载体（9）和/或所述衬底（1）方面被构造为，使得所述缓冲层具有比所述载体和/或所述衬底更低的屈服应力。
8.根据前述权利要求中任一项所述的载体或器件，其中，
-所述缓冲层（3）的垂直层厚度在250nm与10μm之间，包括250nm，并且
-所述基体（90）或整个载体（9）的垂直层厚度至少为50μm。
9.根据前述权利要求中任一项所述的载体或器件，其中，布置在所述安装表面（94）上的连接层（4）是焊料层。
10.根据前述权利要求中任一项所述的载体或器件，其中，所述载体（9）是印刷电路板，所述印刷电路板被设计用于安装一个或多个半导体芯片（10）以及用于电接触一个或多个半导体芯片（10）。
11.根据前述权利要求中任一项所述的载体或器件，其中，所述载体（9）具有与所述缓冲层（3）邻接的金属化层（93）。
12.根据权利要求11所述的载体或器件，其中，所述金属化层（93）是电镀金属层。
13.根据权利要求1至12中任一项所述的载体或器件，其中，所述安装表面（94）是所述载体（9）的第一主表面（91）的部分区域，并且所述缓冲层被结构化地构造，使得所述缓冲层完全覆盖所述安装表面（94）并且仅部分覆盖所述第一主表面（91）。
14.根据权利要求1至13中任一项所述的载体或器件，其中，所述缓冲层（3）被结构化地构造，使得所述缓冲层具有开口（95），其中所述开口（95）具有横向地部分或完全包围所述安装表面（94）的沟槽或框架的形式，使得所述安装表面（94）被构造为在所述载体（9）的主表面（91）上的局部垂直抬高，并在横向方向上由所述开口（95）界定。
15.根据权利要求1至12中任一项所述的载体或器件，其中，所述缓冲层（3）被构造为连贯的并且在所述载体（9）的俯视图中完全覆盖所述载体的基体（90）。
16.根据前述权利要求中任一项所述的器件，所述器件具有布置在所述半导体芯片（10）的背离所述载体（9）的表面上的转换器层（6），其中所述半导体芯片（10）是发光二极管，并且所述转换器层具有波长转换发光物质。
17.根据权利要求16所述的器件，其中，所述衬底（1）和/或所述载体（9）具有小于400μm的垂直层厚度，并且所述转换器层（6）是预制的转换器板，其通过其他连接层（5）与所述半导体芯片（10）固定。
18.一种用于制造根据前述权利要求中任一项所述的器件（100）的方法，其中，在将所述半导体芯片（10）固定在所述载体（9）上之后将所述器件退火。
19.根据权利要求18所述的方法，其中，所述连接层（4）是基于ausn的焊料层，并且所述器件（100）为了适配所述连接层和所述缓冲层（3）的流动特性而在125℃与200℃之间的温度下退火，其中所述温度包括125℃。
技术总结