相关申请的交叉引用
本申请要求于2017年9月21日提交的题为“算力板功率级电路、封装电源装置和算力板”、申请号为201721222046.3的中国专利申请的优先权，其全部内容通过引用并如本文。
本公开涉及供电技术，尤其是一种用于算力板的电源电路、供电封装单元和该算力板。
背景技术：
在加密货币挖矿的过程中，要对各种形式的加密货币交易进行验证，并添加到区块链数字分类账中。近年来，随着加密货币使用的增加，加密货币挖矿已呈指数增长。每次进行加密货币交易时，加密货币矿工都要负责确保信息的真实性，并按交易更新区块链。挖矿过程本身涉及与其他加密货币矿工竞争，以解决与包含交易数据的区块相关的加密哈希函数的复杂数学问题。第一个破解代码的加密货币矿工获得的回报，就是能够授权该交易，并且作为提供该服务的回报，加密货币矿工能赚取一定数量的加密货币。为了与其他加密货币矿工竞争，加密货币矿工需要一台计算机来求解加密哈希函数。
为了高效的加密货币挖矿，运用了专用硬件(例如加密货币矿机)。这些矿机会消耗大量电能，连续运行时需要稳定的供电。矿机的核心元件是算力板，也称为哈希板，其包含电路和集成电路芯片，并执行哈希函数的计算。当前，矿机主要使用dc-dc供电，但由于需求量高和供应量低，经常会断货。因此，有时使用替代的集成电路电源芯片来替代dc-dc供电。当使用替代的电源集成电路芯片替代dc-dc电源时，电源外围电路通常与电源不兼容。每次替换电源集成电路芯片，外围电路都可能需要改版，这样就造成算力板版本过多，维护起来困难，同时也增加了成本。
技术实现要素：
本公开的某些实施例提供了用于加密货币矿机的算力板的辅助电路和供电封装单元。
本公开的一个方面提供了一种算力板功率级电路。该算力板功率级电路包括输入电路和输出电路。该输入电路与输出电路电连接。该算力板功率级电路还包括多个封装引脚。该多个封装引脚分别与该输入电路、该输出电路和供电封装单元连接。
在一些实施例中，该封装引脚包括一组八个封装引脚，并且该一组八个封装引脚中的至少一个封装引脚与该输入电路连接，并且该一组八个封装引脚中的至少一个封装引脚与该输出电路连接。
在一些实施例中，该一组八个封装引脚包括：用于上管开关控制输出的第一引脚；用于下管开关控制输出的第二引脚；用于功率级开关节点连接和上管驱动回路的第三引脚；用于输入电压、为算力板上的集成电路芯片提供工作偏置电压的第四引脚；用于参考零电位的第五引脚；用于dc-dc使能控制的第六引脚；用于dc-dc输出电压的第七引脚；和用于反馈控制、调整输出电压的第八引脚。
在一些实施例中，该输入电路包括至少两个串联的半导体场效应晶体管，并且该半导体场效应晶体管与该封装引脚电连接。
在一些实施例中，该输出电路是稳压电路，用于为算力板上的一个或多个待供电集成电路芯片提供电流和稳定的电压。
在一些实施例中，该供电封装单元包括电源集成电路、辅助电路和一个或多个控制引脚。该电源集成电路电连接至该辅助电路；该辅助电路输出到该控制脚中的至少一个；并且该一个或多个控制引脚被配置为与算力板功率级电路中的一个或多个封装引脚连接。
在一些实施例中，每个该控制引脚被配置为与算力板功率级电路的多个封装引脚中的对应的封装引脚电连接。
本公开的实施例提供了一种算力板。该算力板包括功率级电路，该功率级电路包括彼此电连接的输入电路和输出电路，以及分别与该输入电路和该输出电路连接的多个封装引脚；供电封装单元，包括电源集成电路、辅助电路和一个或多个控制引脚；以及待供电集成电路芯片。该供电封装单元经过封装，与该功率级电路中的该多个封装引脚连接；通过该功率级电路为该集成电路芯片供电。
在一些实施例中，该至少一个待供电芯片串联连接。
在一些实施例中，该功率级电路的该封装引脚包括一组八个封装引脚，并且该一组八个封装引脚中的至少一个封装引脚与该输入电路连接，并且该一组八个封装引脚中的至少一个封装引脚与该输出电路连接。
在一些实施例中，该功率级电路的该一组八个封装引脚包括：用于上管开关控制输出的第一引脚；用于下管开关控制输出的第二引脚；用于功率级开关节点连接和上管驱动回路的第三引脚；用于输入电压、为算力板上的集成电路芯片提供工作偏置电压的第四引脚；用于参考零电位的第五引脚；用于dc-dc使能控制的第六引脚；用于dc-dc输出电压的第七引脚；和用于反馈控制、调整输出电压的第八引脚。
在一些实施例中，该输入电路包括至少两个串联的半导体场效应晶体管，并且该半导体场效应晶体管与该封装引脚电连接。
在一些实施例中，该功率级电路的该输出电路功率级电路是稳压电路，用于为该算力板上的一个或多个待供电集成电路芯片提供电流和稳定的电压。
在一些实施例中，该供电封装单元的该辅助电路输出至该供电封装单元的该控制引脚中的一个；并且该一个或多个控制引脚与该算力板功率级电路中的该一个或多个封装引脚连接。
在一些实施例中，该功率级电路的每个该控制引脚与该功率级电路的该多个封装引脚中的对应的封装引脚电连接。
本公开的另一个方面提供了一种算力板。该算力板包括功率级电路，该功率级电路包括彼此电连接的输入电路和输出电路，以及分别与该输入电路和该输出电路连接的多个封装引脚；供电封装单元；以及待供电集成电路芯片。该供电封装单元被封装为与该功率级电路中的该多个封装引脚连接；通过该功率级电路为该集成电路芯片供电。
在一些实施例中，该供电封装单元包括第一电源集成电路和与该电源集成电路相对应的第一辅助电路。
在一些实施例中，该供电封装单元包括第二电源集成电路和与该电源集成电路相对应的第二辅助电路，该第二电源集成电路和该第二辅助电路替代该第一电源集成电路和该第一辅助电路。
在根据本公开的电源电路的另一个实施例中，该封装引脚包括一组八个封装引脚，其中该八个封装引脚中的至少一个封装引脚与该输入电路连接，并且该八个封装引脚中的至少一个封装引脚与该输出电路连接。
本公开的某些实施例提供了算力板功率级电路、供电封装单元和算力板，以及设置在该算力板上的输入电路和输出电路。该输入电路和输出电路彼此电连接并与该封装引脚连接。通过将电源集成电路芯片及其功率级电路设置在供电封装单元中，并将通用控制引脚与封装引脚连接，可以使各种dc-dc电源做到与该输入电路和输出电路兼容。通过将大功率元件设置在算力板上，可以使供电封装单元可以做到很小，降低了设计难度、还可以很好的散热，确保了电源工作的稳定性。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
参照附图，可以更加清楚地理解本公开，其中：
图1为本公开的算力板功率级电路一个实施例的示意图。
图2为本公开的算力板功率级电路上述实施例的一个具体示例的电路图。
图3为本公开的算力板功率级电路上述实施例的另一个具体示例的电路图。
图4为本公开的供电封装单元一个实施例的示意图。
图5为本公开的算力板一个实施例的结构示意图。
图6为本公开的算力板上述实施例的另一个具体示例的电路图。
具体实施方式
下面将参考附图，描述本公开的技术方案。要理解的是，所描述的实施例是本公开的一些而非全部实施例。基于所描述的实施例，本领域普通技术人员在没有做出创造性劳动前提下所想到的其他实施例，都属于本公开保护的范围。
下面将参考附图描述示例性实施例，其中，除非另有说明，相同的标记表示相同或相似的元件。
除非另有定义，本文中所用的所有科技术语具有与本领域普通技术人员通常所理解的相同或相似的含义。如本文所述，本公开的说明书中所用的术语旨在描述示例实施例而非限制本公开。本文所用的术语“和/或”包括所列出的一个或多个相关项的任何合适的组合。
还应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
图1为本公开实施例的算力板功率级电路一个实施例的结构示意图。如图1所示，该电路可以包括：算力板上的输入电路11和输出电路12。输入电路11和输出电路12彼此电连接。封装引脚13分别与输入电路11和输出电路12连接。封装引脚13用于安装封装的供电封装单元。
通过将电源集成电路芯片及其辅助电路放置在供电封装单元中，并将通用的控制引脚连接到封装引脚，可以使各种dc-dc电源做到与该输入电路11和输出电路12兼容。通过将大功率元件设置在算力板上，可以使封装的供电封装单元可以做到很小，减少了设计难度，还可以很好的散热，确保了电源工作的稳定性。
在算力板功率级电路上述实施例的一个示例中，封装引脚13包括一组八个封装引脚。供电封装单元通过八个封装引脚中的至少一个封装引脚与输入电路11连接。还通过八个封装引脚中的至少一个封装引脚与输出电路12连接。
在本实施例中，该封装可以提供八个封装引脚。供电封装单元可以包括至少一个控制引脚，可以通过控制引脚与封装引脚的连接来将供电封装单元封装在算力板上，通过简单的封装就可以将电源集成电路芯片装入算力板，并且可以容易地替换供电封装单元，使得算力板的供电封装单元不限于特定类型的电源集成电路芯片。
在算力板功率级电路上述实施例的一个示例中，八个封装引脚可包括：用于上管开关控制输出的第一引脚；用于下管开关控制输出的第二引脚；用于功率级开关节点连接和上管驱动回路的第三引脚；用于输入电压、为集成电路芯片提供工作偏置电压的第四引脚；用于参考零电位的第五引脚；用于dc-dc使能控制的第六引脚；用于dc-dc输出电压的第七引脚；和用于反馈控制、调整输出电压的第八引脚。
在本实施例中，第一引脚可以是hg管脚，第二引脚可以是lg管脚，第三引脚可以是sw管脚，第四引脚可以是vin管脚，第五引脚可以是gnd管脚，第六引脚可以是en管脚，第七引脚可以是dcout管脚，第八引脚可以是daout管脚。
根据本公开的算力板功率级电路的实施例，输入电路11可以包括至少两个串联的半导体场效应晶体管。该两个半导体场效应晶体管可以与封装管脚电连接。
上述实施例仅提供了一种输入电路的示例。通常，只要输入电路11可以实现为电感器提供电流和放电回路即可，符合这种功能的输入电路都术语能应用于算力板功率级电路中。
根据本公开的算力板功率级电路的又一个实施例，输出电路12可以为稳压电路，用于为算力板上的待供电集成电路芯片提供电流和稳定的电压。
上述实施例提供了一种输出电路，其功能在于向负载提供电流和稳定的电压。尤其为算力板上待供电集成电路芯片提供了供电电流和稳定的电压。
图2为本公开的算力板功率级电路上述实施例的一个具体示例的电路图。如图2所示，输入电路11和输出电路12可以安装在算力板上。输入电路11和输出电路12可以电连接。输入电路11可以包括两个串联的半导体场效应晶体管。各半导体场效应晶体管可以与封装引脚13电连接。封装引脚13可以用于安装封装的供电封装单元。
图3为本公开的算力板功率级电路上述实施例的另一个具体示例的电路图。如图3所示，算力板上的输入电路11和输出电路12可以电连接。功率级电路还可包括分别与输入电路11和输出电路12连接的供电封装单元。
图4为本公开的供电封装单元的一个实施例的结构示意图。如图4所示，该实施例装置可以包括相互连接的电源集成电路芯片41和辅助电路42。辅助电路42可以输出到至少一个控制引脚，通过各控制引脚与算力板功率级电路的封装引脚连接。
本公开上述实施例提供的封装的供电封装单元，通过将任一种电源集成电路芯片41放置在供电封装单元中，使供电封装单元可以做到很小，降低了设计难度。同时，通过使用合适的相应辅助电路42，实施例可以使用不同的电源集成电路芯片41，从而克服了算力板电源系统在兼容性上的难点。辅助电路42可以被定制以容纳不同的电源集成电路芯片41。对于每个电源集成电路芯片41，数据手册通常会提供设计辅助电路42的设计过程以及计算辅助电路42中元件值的必要信息和顺序。这样，可以使各种电源集成电路芯片41兼容，以为算力板供电。
在本公开的封装的供电封装单元上述实施例的一个示例中，每个控制引脚在算力板功率级电路中的八个封装引脚中分别存在对应的封装引脚。
由于需要将供电封装单元安装在算力板上，因此供电封装单元中的控制引脚可在算力板功率级电路中分别存在相应的封装引脚，以保证电源单元能正确的安装到算力板上。
在本公开的供电封装单元上述实施例的一个示例中，供电封装单元可以与算力板功率级电路中的封装引脚连接。通过各控制引脚与算力板功率级电路中对应的封装引脚相连接，实现供电封装单元与算力板功率级电路中封装引脚的连接。将控制引脚与对应的封装引脚正确连接，就实现了将封装的供电封装单元接入算力板，为算力板中的待供电集成电路芯片供电。
图5为本公开的算力板一个实施例的结构示意图。如图5所示，该实施例算力板可以包括本公开上述任一实施例的算力板功率级电路10、本公开上述任一实施例的供电封装单元40和至少一个待供电集成电路芯片50。
供电封装单元40可以封装在算力板功率级电路10的封装引脚中，并且可以为算力板功率级电路10上的至少一个集成电路芯片50供电。
本公开上述实施例提供的一种算力板，通过将电源集成电路芯片模块化，可以实现多种电源集成电路芯片的兼容。同时降低了模块化封装的复杂度，并且使算力板的维护变得更加容易。通过将大功率元件设置在算力板功率级电路中，通过在算力板中安装散热器，系统可以更好的散热，保证了电源功能的稳定性，降低了算力板的研发难度。在更换电源集成电路芯片时，不需要重新设计算力板。因此，硬件设计可以更灵活，并且更换成本可以更低。
在本公开算力板上述实施方式的一个示例中，至少一个待供电集成电路芯片之间可以串联连接。
图6为本公开算力板上述实施例的另一个示例的电路图。如图6所示，图中“模块”是供电封装单元。输入电路和输出电路构成算力板功率级电路。图中的“ic芯片”是待该功率级电路供电的集成电路芯片。
本公开中的各个实施例均采用递进的方式描述的。每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同或相似的部分相互参见即可。所实施的系统基本上对应于方法实施例，相关的元件参见方法实施例的部分说明即可。
本公开的描述是为了示里和描述起见而给出的。许多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本公开的原理和实际应用，并且使本领域的普通技术人员能够理解，尽管并未在本公开中明确描述，但在本公开的各个实施例和/或权利要求中描述的特征，仍然可以用各种方式组合。特别地，在不脱离本公开的精神和教导的情况下，可以用各种方式组合在各个实施例和/或权利要求中描述的特征。所有这些组合都落入本公开的范围内。
尽管已经参考本公开的各种实施例示出和描述了本公开，但是本领域技术人员将理解，在不脱离如所附权利要求及其等效内容所定义的本公开的精神和范围的情况下，可以在形式和细节上进行各种修改。因此，本公开的范围不应局限于上述实施例，而是应当不仅由所附权利要求书确定，而且还应由其等效内容确定。
需要说明的是，上述电子设备实施例的描述与上述方法实施例的描述相似，所述设备实施例具有与上述方法实施例相同的有益效果。因此，细节不在这里赘述。对于本公开电子设备实施例中未公开的技术细节，本领域技术人员可以根据本公开方法实施例来理解。
在本公开提供的几个实施例中，应当理解，可以以其他方式来实现所公开的设备和方法。上述设备实施例仅是示例性的。本公开实施例中的所有功能模块或单元可以全部集成为一个处理单元，也可以将每个单元作为单个单元使用。两个或多个单元可以集成为一个。上述集成单元既可以以硬件的形式实现，也可以以与软件功能单元结合的硬件形式实现。
本领域技术人员在考虑说明书及实践这里提供的公开后，本公开的其它实施例将是显然的。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
1.一种算力板功率级电路，包括：
输入电路和输出电路，其中所述输入电路与所述输出电路电连接；以及
多个封装引脚，其中所述多个封装引脚分别与所述输入电路、所述输出电路和供电封装单元连接。
2.根据权利要求1所述的算力板功率级电路，其中所述封装引脚包括一组八个封装引脚，并且所述一组八个封装引脚中的至少一个封装引脚与所述输入电路连接，并且所述一组八个封装引脚中的至少一个封装引脚与所述输出电路连接。
3.根据权利要求2所述的算力板功率级电路，其中所述一组八个封装引脚包括：用于上管开关控制输出的第一引脚；用于下管开关控制输出的第二引脚；用于功率级开关节点连接和上管驱动回路的第三引脚；用于输入电压、为算力板上的集成电路芯片提供工作偏置电压的第四引脚；用于参考零电位的第五引脚；用于dc-dc使能控制的第六引脚；用于dc-dc输出电压的第七引脚；和用于反馈控制、调整输出电压的第八引脚。
4.根据权利要求1所述的算力板功率级电路，其中所述输入电路包括至少两个串联的半导体场效应晶体管，并且所述半导体场效应晶体管与所述封装引脚电连接。
5.根据权利要求1所述的算力板功率级电路，其中所述输出电路是稳压电路，用于为算力板上的一个或多个待供电集成电路芯片提供电流和稳定的电压。
6.根据权利要求1所述的算力板功率级电路，其中所述供电封装单元包括电源集成电路、辅助电路和一个或多个控制引脚，
其中所述电源集成电路电连接至所述辅助电路；所述辅助电路输出到所述控制脚中的至少一个；并且所述一个或多个控制引脚被配置为与所述算力板功率级电路中的一个或多个封装引脚连接。
7.根据权利要求6所述的算力板功率级电路，其中每个所述控制引脚被配置为与所述算力板功率级电路的多个封装引脚中的对应的封装引脚电连接。
8.一种算力板，包括：
功率级电路，包括彼此电连接的输入电路和输出电路，以及分别与所述输入电路和所述输出电路连接的多个封装引脚；
供电封装单元，包括电源集成电路、辅助电路和一个或多个控制引脚；以及
待供电集成电路芯片，
其中所述供电封装单元经过封装，与所述功率级电路中的所述多个封装引脚连接；通过所述功率级电路为所述集成电路芯片供电。
9.根据权利要求8所述的算力板，其中至少一个所述待供电集成电路芯片串联连接。
10.根据权利要求8所述的算力板，其中所述功率级电路的所述封装引脚包括一组八个封装引脚，并且所述一组八个封装引脚中的至少一个封装引脚与所述输入电路连接，并且所述一组八个封装引脚中的至少一个封装引脚与所述输出电路连接。
11.根据权利要求10所述的算力板，其中所述功率级电路的所述一组八个封装引脚包括：用于上管开关控制输出的第一引脚；用于下管开关控制输出的第二引脚；用于功率级开关节点连接和上管驱动回路的第三引脚；用于输入电压、为算力板上的集成电路芯片提供工作偏置电压的第四引脚；用于参考零电位的第五引脚；用于dc-dc使能控制的第六引脚；用于dc-dc输出电压的第七引脚；和用于反馈控制、调整输出电压的第八引脚。
12.根据权利要求8所述的算力板，其中所述输入电路包括至少两个串联的半导体场效应晶体管，并且所述半导体场效应晶体管与所述封装引脚电连接。
13.根据权利要求8所述的算力板，其中所述功率级电路的所述输出电路是稳压电路，用于为所述算力板上的一个或多个待供电集成电路芯片提供电流和稳定的电压。
14.根据权利要求8所述的算力板，其中所述供电封装单元的所述辅助电路输出至所述供电封装单元的所述控制引脚中的一个；并且所述一个或多个控制引脚与所述算力板功率级电路中的所述一个或多个封装引脚连接。
15.根据权利要求14所述的算力板，其中所述功率级电路的每个所述控制引脚与所述功率级电路的所述多个封装引脚中的对应的封装引脚电连接。
16.一种算力板，包括：
功率级电路，包括彼此电连接的输入电路和输出电路，以及分别与所述输入电路和所述输出电路连接的多个封装引脚；
供电封装单元；以及
待供电集成电路芯片，
其中所述供电封装单元被封装为与所述功率级电路中的所述多个封装引脚连接；通过所述功率级电路为所述集成电路芯片供电。
17.根据权利要求16所述的算力板，其中所述供电封装单元包括第一电源集成电路和与所述电源集成电路相对应的第一辅助电路。
18.根据权利要求17所述的算力板，其中所述供电封装单元包括第二电源集成电路和与所述第二电源集成电路相对应的第二辅助电路，所述第二电源集成电路和所述第二辅助电路替代所述第一电源集成电路和所述第一辅助电路。
技术总结