本发明是有关于一种显示装置，尤其是有关于一种具有窄边框的高解析度显示装置。
背景技术：
传统的窄边框显示荧幕利用将电路整合至像素内，例如半数据驱动技术(halfsourcedriver,hsd)或多栅极技术，以缩小周边区面积或减少走线数量。
然而，要将半数据驱动技术或多栅极技术结合至高解析度的显示装置时，由于充电线路长度增加导致负载增加，或是栅极数量增加而使可充电时间减少等因素，使得充电速度变慢以至于充电不足的问题变得严重，造成半数据驱动技术或多栅极技术难以与高解析显示装置结合。
技术实现要素：
本发明的目的在于提供一种显示装置，其可使充电速度增加而避免充电不足的问题，因此可实现具有高解析度的显示装置。
在本发明的一些实施例中，一种显示装置，包含基板、像素阵列、多条数据线、多条栅极线以及多条辅助栅极线。基板具有主动区以及围绕主动区的周边区。像素阵列位于主动区，其中像素阵列包含多行及多列的次像素。每条数据线位于相邻两行的次像素之间。栅极线位于主动区，其中栅极线与数据线交错。辅助栅极线位于主动区且与数据线并排，其中辅助栅极线的至少一条电性连接栅极线的其中一条。至少两条以上的相邻的数据线并联，或至少两条以上的相邻的辅助栅极线并联，或至少两条以上的相邻的数据线并联且至少两条以上的相邻的辅助栅极线并联。
在本发明的一些实施例中，显示装置还包含源极驱动器以及栅极驱动器。源极驱动器位于周边区且电性连接数据线。栅极驱动器位于周边区且电性连接辅助栅极线。
在本发明的一些实施例中，第一驱动器与第二驱动器位于周边区的同一侧。
在本发明的一些实施例中，数据线的相邻两条为并联，栅极线其中两条位于相邻两列的次像素之间，且并联的两条数据线各具有相对的第一端与第二端。显示装置还包含多条并联导线，其中一条电性连接并联的两条数据线的两个第一端，另一条电性连接并联的两条数据线的两个第二端。
在本发明的一些实施例中，辅助栅极线其中一条位于并联的两条数据线之间，另一条位于并联的两条数据线之外。
在本发明的一些实施例中，每条辅助栅极线位于并联的两条数据线之间。
在本发明的一些实施例中，每条辅助栅极线位于并联的两条数据线之外。
在本发明的一些实施例中，其中至少两条以上的相邻的这些辅助栅极线为并联，且并联的辅助栅极线其中一条位于并联的两条数据线之间。
在本发明的一些实施例中，并联的辅助栅极线电性连接栅极线其中一条。
在本发明的一些实施例中，显示装置还包含多条并联导线，每条并联导线电性连接并联的辅助栅极线靠近周边区的每条的末端。
在本发明的一些实施例中，其中数据线的相邻两条为并联且至少两条以上的相邻的辅助栅极线并联，栅极线其中两条位于相邻两列的次像素之间，且并联的两条数据线各具有相对的第一端与第二端。显示装置还包含多条并联导线，其中一条电性连接并联的两条数据线的两个第一端，另一条电性连接并联的两条数据线的两个第二端。
在本发明上述实施例中，由于辅助栅极线是设置于主动区内，周边区的宽度可缩减，因此可实现具有窄边框的显示装置。本发明的数据线及辅助栅极线为相邻两条(或两条以上)并联，因此数据线及辅助栅极线整体的电阻电容负载下降，使充电速度增加而避免充电不足的问题，因此可实现具有高解析度的显示装置。此外，并联的数据线可减少连接至源极驱动器的接脚数量，使得所需的源极驱动器的数量减少而得以降低成本。
附图说明
图1为根据本发明一实施例的显示装置的示意图。
图2为根据本发明一实施例的显示装置的示意图。
图3为根据本发明一实施例的显示装置的示意图。
图4为根据本发明一实施例的显示装置的示意图。
图5为根据本发明一实施例的显示装置的示意图。
图6为根据本发明一实施例的显示装置的示意图。
图7为根据本发明一实施例的显示装置的示意图。
图8为根据本发明一实施例的显示装置的示意图。
具体实施方式
以下将以附图公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式绘示的。且为了清楚起见，附图中的层和区域的厚度可能被夸大，并且在附图的描述中相同的元件符号表示相同的元件。
图1为根据本发明一实施例的显示装置100的示意图。显示装置100具有基板110、像素阵列120、多条数据线131～136、多条栅极线141～145以及多条辅助栅极线151～153。基板110具有主动区112以及围绕主动区112的周边区114。周边区114包含第一侧1142、第二侧1144以及第三侧1146。第一侧1142与第二侧1144相对，第三侧1146连接第一侧1142与第二侧1144。
像素阵列120位于基板110的主动区112，由多列122m、122m 1及多行124n-1～124n 5的次像素126所定义。数据线131～136、栅极线141～145以及辅助栅极线151～153位于基板110的主动区112。数据线131～136分别位于相邻两行124n-1～124n 5的次像素126之间。在本实施例中，相邻的两条数据线131～136为并联。在其他实施例中，也可两条以上的相邻的数据线131～136为并联。栅极线141～145与数据线131～136交错，且位于相邻两列122m、122m 1的次像素126之间。在本实施例中，相邻的两条栅极线142、143位于相邻两列122m、122m 1的次像素126之间。辅助栅极线151～153与数据线131～136并排。在本实施例中，每条辅助栅极线151～153电性连接栅极线141～143的其中一条。
显示装置100还具有源极驱动器160以及栅极驱动器170，皆位于基板110的周边区114的同一侧。在本实施例中，源极驱动器160以及栅极驱动器170位于周边区114的第三侧1146。源极驱动器160电性连接数据线131～136，用以提供数据信号。栅极驱动器170电性连接辅助栅极线151～153，再连接至栅极线141～143，用以提供栅极信号。
在本实施例中，由于辅助栅极线151～153是设置于主动区112内，连接栅极驱动器170与栅极线141～143，因此周边区114的第一侧1142以及第二侧1144所需的空间可省略且宽度可缩减，并实现具有窄边框的显示装置100。
继续参照图1，在本实施例中，数据线131以及数据线132为并联，形成并联数据线组130n。同样地，数据线133以及数据线134为并联，形成并联数据线组130n 1。数据线135以及数据线136为并联，形成并联数据线组130n 2。
数据线131以及数据线132分别位于像素阵列120的行124n的次像素126的两侧，数据线132位于像素阵列120的行124n的次像素126以及行124n 1的次像素126之间。同样地，数据线133以及数据线134分别位于像素阵列120的行124n 2的次像素126的两侧，数据线135以及数据线136分别位于像素阵列120的行124n 4的次像素126的两侧。
显示装置100还具有并联导线137以及并联导线138。此外，数据线131具有相对的第一端1312以及第二端1314，且数据线132具有相对的第一端1322以及第二端1324。数据线131的第一端1312以及数据线132的第一端1322远离周边区114的第三侧1146，数据线131的第二端1314以及数据线132的第二端1324靠近周边区114的第三侧1146。并联导线137电性连接数据线131的第一端1312以及数据线132的第一端1322。并联导线138电性连接数据线131的第二端1314以及数据线132的第二端1324。
在本实施例中，栅极线142与栅极线143位于像素阵列120的列122m与列122m 1的次像素126之间。栅极线141与栅极线142分别位于像素阵列120的列122m的次像素126的两侧，栅极线143与栅极线144分别位于像素阵列120的列122m 1的次像素126的两侧。
在本实施例中，辅助栅极线151以及辅助栅极线152分别与数据线131以及数据线134并排且走线方向相同。同样地，辅助栅极线153与依序排列下去的数据线并排且走线方向相同。此外，辅助栅极线151与行124n-1的次像素126重叠，辅助栅极线152与行124n 2的次像素126重叠。同样地，辅助栅极线153与行124n 5的次像素126重叠。也就是说，辅助栅极线151位于并联数据线组130n之外，而辅助栅极线152位于并联数据线组130n 1之内。换句话说，在本实施例中，辅助栅极线151位于并联的两相邻数据线131、132之外，辅助栅极线152位于并联的两相邻数据线133、134之间。
在本实施例中，位于列122m的次像素126a、次像素126b以及次像素126c分别为像素127的r、g、b次像素。也就是说，在本实施例中，辅助栅极线151以及辅助栅极线152分别位于同一行上的像素127的两侧。
在本实施例中，辅助栅极线151于接点1412处电性连接栅极线141、辅助栅极线152于接点1422处电性连接栅极线142以及辅助栅极线153于接点1432处电性连接栅极线143，但其并非用以限制本发明。具体而言，栅极驱动器170的栅极信号通过辅助栅极线151～153传递至各别电性连接的栅极线141～143，并电性连接像素阵列120中对应的列122m、122m 1上的像素开关128(例如：薄膜晶体管)。源极驱动器160的源极信号再通过数据线131～136逐步写入各列122m、122m 1中对应的行124n-1～124n 5上的像素电容129。
举例来说，在本实施例中，栅极信号经由辅助栅极线151以及栅极线141电性连接列122m上对应行124n 1、行124n 3、行124n 5上的次像素126的像素开关128。再通过并联数据线组130n对行124n 1的次像素126充电，将数据信号写入行124n 1的次像素126的像素电容129。同样地，并联数据线组130n 1对行124n 3的次像素126充电，将数据信号写入行124n 3的次像素126的像素电容129。接着，栅极信号经由辅助栅极线152以及栅极线142电性连接列122m对应行124n、行124n 2、行124n 4上的次像素126的像素开关128。再通过并联数据线组130n对行124n的次像素126充电，将数据信号写入行124n的次像素126的像素电容129。同样地，并联数据线130n 1对行124n 2的次像素126充电，将数据信号写入行124n 2的次像素126的像素电容129。
根据上述可知，由在本发明的显示装置100的数据线131～136为相邻两条(或两条以上)并联，因此数据线整体的电阻电容负载下降，使充电速度增加而避免充电不足的问题，因此可实现具有高解析度及窄边框的显示装置100。此外，并联后的数据线组130n、130n 1、130n 2可减少连接至源极驱动器160的接脚数量，使得所需的源极驱动器160的数量减少而得以降低成本。
图2为根据本发明一实施例的显示装置200的示意图。在本实施例中，与图1的实施例不同的地方在于辅助栅极线251～256的布局，其他与图1实施例相似的描述将在本实施例中省略。辅助栅极线251～256分别与数据线131～136并排且走线方向相同。此外，辅助栅极线251～256分别与行124n-1～124n 4的次像素126重叠。也就是说，辅助栅极线251、辅助栅极线253以及辅助栅极线255位于并联数据线组130n、130n 1、130n 2之外，辅助栅极线252、辅助栅极线254以及辅助栅极线256位于并联数据线组130n、130n 1、130n 2之内。换句话说，在本实施例中，辅助栅极线251～256是同时位于并联的两相邻数据线131～136之间以及之内。
在本实施例中，辅助栅极线251于接点1412处电性连接栅极线141、辅助栅极线256于接点1422处电性连接栅极线142、辅助栅极线252于接点1432处电性连接栅极线143、辅助栅极线255于接点1442处电性连接栅极线144以及辅助栅极线253于接点1452处电性连接栅极线145，但其并非用以限制本发明。
图3为根据本发明另一实施例的显示装置300的示意图。在本实施例中，与图2的实施例不同的地方在于每条辅助栅极线351～353位于并联的两条数据线131～136之外。具体来说，在本实施例中，辅助栅极线351～353分别与行124n-1、行124n 1以及行124n 3的次像素126重叠。也就是说，辅助栅极线351～353位于并联数据线组130n、130n 1、130n 2之外。
图4为根据本发明另一实施例的显示装置400的示意图。在本实施例中，与图2的实施例不同的地方在于每条辅助栅极线451～453位于并联的两条数据线131～136之间。具体来说，在本实施例中，辅助栅极线451～453分别与行124n、行124n 2以及行124n 4的次像素126重叠。也就是说，辅助栅极线451～453位于并联数据线组130n、130n 1、130n 2之间。
图5为根据本发明另一实施例的显示装置500a的示意图。在本实施例中，与图1的实施例不同的地方在于辅助栅极线551～556的相邻两条为并联。在其他实施例中，至少两条以上相邻的辅助栅极线551～556为并联。此外。并联的辅助栅极线551～556的至少其中一条位于并联的两条数据线131～136之间。
具体来说，在本实施例中，辅助栅极线551以及辅助栅极线552为并联，形成并联辅助栅极线组550n。同样地，辅助栅极线553以及辅助栅极线554为并联，形成并联辅助栅极线组550n 1。辅助栅极线555以及辅助栅极线556为并联，形成并联辅助栅极线组550n 2。此外，并联的辅助栅极线551～556的其中一条位于并联的两条数据线131～136之间。
在本实施例中，辅助栅极线552与行124n上的次像素126重叠。也就是说，辅助栅极线552是位于并联的数据线131以及数据线132之间。同样地，辅助栅极线554以及辅助栅极线556分别与行124n 2以及行124n 4上的次像素126重叠。也就是说，辅助栅极线554以及辅助栅极线556是分别位于并联的数据线133以及数据线134之间，以及并联的数据线135以及数据线136之间。
在本实施例中，并联的两辅助栅极线551～556电性连接栅极线141～143其中一条。在其他实施例中，两条以上的相邻的辅助栅极线551～556为并联且电性连接栅极线141～143其中一条。具体来说，在本实施例中，并联的辅助栅极线551以及辅助栅极线552于接点1412处电性连接栅极线141、并联的辅助栅极线553以及辅助栅极线554于接点1422处电性连接栅极线142，且并联的辅助栅极线555以及辅助栅极线556于接点1432处电性连接栅极线143。栅极信号经由并联辅助栅极线组550n以及栅极线141电性连接列122m上对应行124n 1、行124n 3、行124 5上的次像素126的像素开关128。再依序通过并联数据线组130n、130n 1、130 n2对行124n 1、行124n 3、行124n 5上的次像素126充电。栅极信号经由并联辅助栅极线组550n 1以及栅极线142电性连接列122m上对应行124n、行124n 2、行124n 4上的次像素126的像素开关128。再依序通过并联数据线组130n、130n 1、130 n2对行124n、行124n 2、行124n 4上的次像素126充电。
在本实施例中，显示装置500a还具有并联导线557a。每条并联导线557a电性连接并联的辅助栅极线551～556靠近周边区114的第三侧1146的末端。具体来说，辅助栅极线551具有靠近周边区114的第三侧1146的末端5512，且辅助栅极线552具有靠近周边区114的第三侧1146的末端5522。并联导线557a电性连接辅助栅极线551的末端5512以及辅助栅极线552的末端5522。
在本实施例中，通过将两条以上的辅助栅极线551～556并联，辅助栅极线整体的电阻电容负载下降，也可使充电速度增加而避免充电不足的问题。举例来说，在一些实施例中，以解析度为2880×1080的显示装置为例，辅助栅极线551～556并联后的电阻电容负载约可下降约15％。
图6为根据本发明另一实施例的显示装置500b的示意图。与图5的实施例不同的地方在于，相邻三条的辅助栅极线551～556为并联。在本实施例中，辅助栅极线551～553为并联且形成辅助栅极线组550n’，辅助栅极线554～556为并联且形成辅助栅极线组550n’ 1。显示装置500b还具有并联导线557b。每条并联导线557b电性连接并联的辅助栅极线551～556靠近周边区114的第三侧1146的末端。
图7为根据本发明另一实施例的显示装置600a的示意图。与图5的实施例不同的地方在于，数据线631～636无并联，且栅极线641～643为单栅极设置。在本实施例中，栅极线641以及栅极线642分别用以电性连接列622m以及列622m 1上的次像素626。在本实施例中，并联的辅助栅极线551以及辅助栅极线552于接点6412处电性连接栅极线641、并联的辅助栅极线553以及辅助栅极线554于接点6422处电性连接栅极线642。栅极信号经由并联辅助栅极线组550n以及栅极线641电性连接列622m上的像素开关628。数据线631～636分别用以将数据信号依序写入行624n-1～624n 5上的次像素626。在本实施例中，辅助栅极线551～556的布局及功效与图5中的实施例相同，在此便不再赘述。
图8为根据本发明另一实施例的显示装置600b的示意图。与图7的实施例不同的地方在于，相邻三条的辅助栅极线551～556为并联。在本实施例中，辅助栅极线551～553为并联且形成辅助栅极线组550n’，辅助栅极线554～556为并联且形成辅助栅极线组550n’ 1。显示装置600b也具有并联导线557b。每条并联导线557b电性连接并联的辅助栅极线551～556靠近周边区114的第三侧1146的末端。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。
1.一种显示装置，其特征在于，包含：
基板，具有主动区以及围绕所述主动区的周边区；
像素阵列，位于所述主动区，其中所述像素阵列包含多行及多列的次像素；
多条数据线，每条所述数据线位于相邻两行的所述次像素之间；
多条栅极线，位于所述主动区，其中所述多条栅极线与所述多条数据线交错；以及
多条辅助栅极线，位于所述主动区，且与所述多条数据线并排，其中所述多条辅助栅极线的至少一条电性连接所述多条栅极线的其中一条，至少两条以上的相邻的所述多条数据线并联，或至少两条以上的相邻的所述多条辅助栅极线并联，或至少两条以上的相邻的所述多条数据线并联且至少两条以上的相邻的所述多条辅助栅极线并联。
2.如权利要求1所述的显示装置，其特征在于，还包含：
源极驱动器，位于所述周边区且电性连接所述多条数据线；以及
栅极驱动器，位于所述周边区且电性连接所述多条辅助栅极线。
3.如权利要求2所述的显示装置，其特征在于，所述源极驱动器与所述栅极驱动器位于所述周边区的同一侧。
4.如权利要求1所述的显示装置，其特征在于，所述多条数据线的相邻两条为并联，所述多条栅极线其中两条位于相邻两列的所述多列次像素之间，且并联的所述两条数据线各具有相对的第一端与第二端，所述显示装置还包含：
多条并联导线，其中一条电性连接并联的所述两条数据线的所述两个第一端，另一条电性连接并联的所述两条数据线的所述两个第二端。
5.如权利要求4所述的显示装置，其特征在于，所述多条辅助栅极线其中一条位于并联的所述两条数据线之间，另一条位于并联的所述两条数据线之外。
6.如权利要求4所述的显示装置，其特征在于，每条所述辅助栅极线位于并联的所述两条数据线之间。
7.如权利要求4所述的显示装置，其特征在于，每条所述辅助栅极线位于并联的所述两条数据线之外。
8.如权利要求1所述的显示装置，其特征在于，至少两条以上的相邻的所述多条辅助栅极线为并联，且并联的所述多条辅助栅极线其中至少一条位于并联的所述两条数据线之间。
9.如权利要求8所述的显示装置，其特征在于，并联的所述多条辅助栅极线电性连接所述多条栅极线其中一条。
10.如权利要求8所述的显示装置，其特征在于，还包含：
多条并联导线，每条所述并联导线电性连接并联的所述多条辅助栅极线靠近所述周边区的每条的末端。
11.如权利要求1所述的显示装置，其特征在于，所述多条数据线的相邻两条为并联且至少两条以上的相邻的所述多条辅助栅极线并联，所述多条栅极线其中两条位于相邻两列的所述多列次像素之间，且并联的所述两条数据线各具有相对的第一端与第二端，所述显示装置还包含：
多条并联导线，其中一条电性连接并联的所述两条数据线的所述两个第一端，另一条电性连接并联的所述两条数据线的所述两个第二端。
技术总结