本申请涉及显示技术领域，尤其涉及一种阵列基板及显示面板。
背景技术：
近年来，因应市场的需求，大屏幕智能手机的市场占有率逐渐提高，高解析度、超窄边框成为了市场的趋势，其中，拼接屏的需求对窄边宽的要求更是必然。
其中，三窄一宽的产品可以用于进行三边拼接，goa大尺寸产品边框小于1mm即将成为未来技术领先然而，然而随着解析度变高，需要拼接的大尺寸如何实现，成为了设计难点。
技术实现要素：
本申请提供了一种阵列基板及显示面板，用以实现窄边框或无边框设计。
为实现上述功能，本申请提供的技术方案如下：
一种阵列基板，包括对应显示区设置的多条扫描线和多条数据线，以及包括对应非显示区的扇出区和绑定区，所述绑定区位于所述显示区的一侧，所述扇出区位于所述绑定区与所述显示区之间；
在所述扇出区内沿所述扫描线的方向上设置有间隔排列的多级goa单元电路；
多条所述数据线由所述显示区向所述扇出区延伸，并经由相邻两所述goa单元电路的间隙处延伸至所述绑定区；
多条所述扫描线通过排布于所述显示区的连接走线与所述goa单元电路电连接。
本申请的阵列基板中，多条所述扫描线和多条所述数据线将所述阵列基板划分为多个像素单元，所述像素单元包括子像素单元，其中，每两级所述goa单元电路连接至一条所述扫描线，且两级所述goa单元电路用于驱动对应行的所述子像素单元。
本申请的阵列基板中，所述两个goa单元电路的宽度与对应的3个连续的所述子像素的宽度相等。
本申请的阵列基板中，所述goa单元电路的宽度沿扫描线方向上大于所述子像素单元的宽度。
本申请的阵列基板中，所述连接走线设于相邻两所述子像素单元的间隙处。
本申请的阵列基板中，所述连接走线与所述数据线同层且平行设置。
本申请的阵列基板中，所述扫描线与所述连接走线之间设置有栅极绝缘层，在所述栅极绝缘层上设有过孔，所述连接走线通过所述过孔与相应的所述扫描线相连接。
本申请的阵列基板中，所述阵列基板包括n条所述扫描线以及两组重复的所述goa单元电路组，每组goa单元电路组中均包括n级goa单元电路；
第一组goa单元电路组中的第n级goa单元电路与第二组goa单元电路组中的第n级goa单元电路连接至同一条所述扫描线，其中，n为正整数，n为大于或等于1且小于或等于n的正整数。
本申请还提供了一种显示面板，包括上述任一所述的阵列基板。
有益效果：本申请通过在阵列基板内沿扫描线的方向上设置goa单元电路，同时采用两级所述goa单元电路驱动对应行的子像素单元，在增加goa单元电路宽度的同时，可以变相减少goa单元电路的高度，进而降低了显示面板的宽度，从而能够实现显示面板的窄边框或者无边框设计。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请阵列基板的俯视图；
图2为本申请实施例所提供的阵列基板的俯视图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
现有技术中，在制备大尺寸的显示面板时，因其宽度大于一块光罩板的有效曝光尺寸，因此需要多块光罩板拼接后方能实现制备，从而增加制造成本。基于此，本申请提供了一种阵列基板及显示面板，能够解决上诉缺陷。
请参阅图1，本申请阵列基板上的俯视图。
在本申请中，所述阵列基板包括对应显示区100设置的多条扫描线10和多条数据线20，以及包括对应非显示区200的扇出区300和绑定区400，所述绑定区400位于所述显示区100的一侧，所述扇出区300位于所述绑定区400与所述显示区100之间。
在所述扇出区300内沿所述扫描线10的方向上设置有间隔排列的多级goa单元电路30。
多条所述数据线20由所述显示区100向所述扇出区300延伸，并经由相邻两所述goa单元电路30的间隙处延伸至所述绑定区400。
所述数据线20在所述扇出区400内间隔设置。
多条所述扫描线10通过排布于所述显示区100的连接走线40与所述goa单元电路30电连接。
本申请通过在阵列基板内沿扫描线的方向上设置goa单元电路30，即将所述goa单元电路30设置在阵列基板中数据线20沿线的一端，例如阵列基板的底部，从而使所述显示面板两侧的宽度减小，进而实现显示面板的窄边框或无边框设计。
现结合具体实施例对本申请的技术方案进行描述。
实施例一
请参阅图2，本申请实施例所提供的阵列基板上的俯视图。
在本实施例中，所述阵列基板包括对应显示区100设置的多条扫描线10和多条数据线20，以及包括对应非显示区200的扇出区300和绑定区400。
所述绑定区400位于所述显示区100的一侧，所述扇出区300位于所述绑定区400与所述显示区100之间。
在所述扇出区300内沿所述扫描线10的方向上设置有间隔排列的多级goa单元电路30。
多条所述数据线20由所述显示区100向所述扇出区300延伸，并经由相邻两所述goa单元电路30的间隙处延伸至所述绑定区400。
多条所述扫描线10通过排布于所述显示区100的连接走线40与所述goa单元电路30电连接。
在本实施例中，所述扫描线10、所述数据线20以及所述连接走线40均采用银或铜等具有导电性材料制备。
在本实施例中，多条所述扫描线10和多条所述数据线20将所述阵列基板划分为多个像素单元，所述像素单元包括子像素单元50。
所述子像素单元50与相邻的所述数据线20相连接。
相邻的所述子像素单元50连接不同的所述数据线20。
所述子像素单元50包括红色子像素单元、绿色子像素单元以及蓝色子像素单元中的任意一种。
其中，每两级所述goa单元电路30连接至一条所述扫描线10，且两级所述goa单元电路30用于驱动对应行的所述子像素单元50。
在本实施例中，所述显示基板上，所述两个goa单元电路30的宽度与对应的3个连续的所述子像素单元50的宽度相等。
其中，所述3个子像素单元50为红色子像素单元、绿色子像素单元以及蓝色子像素排列，需要说明的是，本实施例对于所述子像素单元50的种类以及排列不做限制，本实施例所举例子的情况，仅用于说明。
在本实施例中，所述goa单元电路30的宽度沿扫描线10方向上的宽度大于所述子像素单元50的宽度。
在本实施例中，所述连接走线40设于相邻两所述子像素单元50的间隙处。
在本实施例中，所述连接走线40与所述数据线20同层且平行设置。
在本实施例中，所述扫描线10与所述连接走线40之间设置有栅极绝缘层，在所述栅极绝缘层上设有过孔，所述连接走线40通过所述过孔与相应的所述扫描线10相连接。
在本实施例中，所述阵列基板包括依次层叠设置衬底基板、栅极、栅极绝缘层以及连接走线。
其中，对所述栅极绝缘层进行图案化处理，形成位于所述栅极上方的第一过孔，所述连接走线通过所述第一过孔与所述栅极相接触。
所述图案化处理方法包括但不限于光罩和蚀刻处理。
在本实施例中，所述阵列基板包括n条所述扫描线10以及两组重复的所述goa单元电路组，每组goa单元电路组中均包括n级goa单元电路30。
其中，第一组goa单元电路组中的第n级goa单元电路30与第二组goa单元电路组中的第n级goa单元电路30连接至同一条所述扫描线10。
其中，n为正整数，n为大于或等于1且小于或等于n的正整数。
在本实施例中，在所述扇出区300内，相邻的两所述goa单元电路30之间设有一条所述数据线30，或者设有两条所述数据线30，本实施例对此不做限制。
进一步的，在所述扇出区300内，相邻的两所述goa单元电路30之间至少设有一条数据线20。
本实施例通过在显示面板内沿扫描线的方向上设置goa单元电路30，采用两级所述goa单元电路30用于驱动对应行的所述子像素单元50，同时所述两个goa单元电路30的宽度与对应的3个连续的所述子像素单元50的宽度相等，从而增加goa单元电路30的宽度，变相减小了goa单元电路30的高度，使显示面板的侧边宽度减小。
本申请提供一种显示面板，所述显示面板包括实施例一所述的阵列基板，所述阵列基板的具体结构请参考上述实施例中的描述，此处不再赘述。
在本申请中，所述显示面板的侧边宽度小于1mm。
本申请提供一种阵列基板及显示面板，阵列基板包括对应显示区设置的多条扫描线和多条数据线，以及包括对应非显示区的扇出区和绑定区，绑定区位于显示区的一侧，扇出区位于绑定区与显示区之间；在扇出区内沿扫描线的方向上设置有间隔排列的多级goa单元电路；多条数据线由显示区向所述扇出区延伸，并经由相邻两goa单元电路的间隙处延伸至绑定区；多条扫描线通过排布于所述显示区的连接走线与goa单元电路电连接。
本申请通过在阵列基板内沿扫描线的方向上设置goa单元电路，即将所述goa单元电路设置在所述阵列基板中数据线沿线的一端，例如显示面板的底部，从而使所述显示面板两侧的宽度减小，同时采用两级所述goa单元电路驱动对应行的子像素单元，从而增加所述goa单元电路的宽度，这样可以变相减少所述goa单元电路的高度，进而实现显示面板的窄边框或无边框设计。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
1.一种阵列基板，其特征在于，包括对应显示区设置的多条扫描线和多条数据线，以及包括对应非显示区的扇出区和绑定区，所述绑定区位于所述显示区的一侧，所述扇出区位于所述绑定区与所述显示区之间；
在所述扇出区内沿所述扫描线的方向上设置有间隔排列的多级goa单元电路；
多条所述数据线由所述显示区向所述扇出区延伸，并经由相邻两所述goa单元电路的间隙处延伸至所述绑定区；
多条所述扫描线通过排布于所述显示区的连接走线与所述goa单元电路电连接。
2.如权利要求1所述的阵列基板，其特征在于，多条所述扫描线和多条所述数据线将所述阵列基板划分为多个像素单元，所述像素单元包括子像素单元，其中，每两级所述goa单元电路连接至一条所述扫描线，且两级所述goa单元电路用于驱动对应行的所述子像素单元。
3.如权利要求2所述的阵列基板，其特征在于，在所述显示基板上，所述两个goa单元电路的宽度与对应的3个连续的所述子像素的宽度相等。
4.如权利要求2所述的阵列基板，其特征在于，所述goa单元电路的宽度沿扫描线方向上大于所述子像素单元的宽度。
5.如权利要求2所述的阵列基板，其特征在于，所述连接走线设于相邻两所述子像素单元的间隙处。
6.如权利要求1所述的阵列基板，其特征在于，所述连接走线与所述数据线同层且平行设置。
7.如权利要求6所述的阵列基板，其特征在于，所述扫描线与所述连接走线之间设置有栅极绝缘层，在所述栅极绝缘层上设有过孔，所述连接走线通过所述过孔与相应的所述扫描线相连接。
8.如权利要求1所述的阵列基板，其特征在于，所述阵列基板包括n条所述扫描线以及两组重复的所述goa单元电路组，每组goa单元电路组中均包括n级goa单元电路；
第一组goa单元电路组中的第n级goa单元电路与第二组goa单元电路组中的第n级goa单元电路连接至同一条所述扫描线，其中，n为正整数，n为大于或等于1且小于或等于n的正整数。
9.如权利要求1所述的阵列基板，在所述扇出区内，相邻的两所述goa单元电路之间至少设有一条数据线。
10.一种显示面板，其特征在于，所述显示面板包括如权利要求1-9任一所述的阵列基板。
技术总结