本发明涉及显示技术领域，更为具体地说，涉及一种移位寄存器及其驱动方法、栅极驱动电路及显示装置。
背景技术：
随着电子技术的发展和人们生活水平的不断提高，液晶显示装置和有机发光显示装置等已被广泛应用于人们日常工作和生活当中，具体如电子计算机、手机、平板电脑等电子设备。为了实现显示装置的显示扫描，在显示装置的阵列基板的边框区域会设置栅极驱动电路，通过栅极驱动电路产生的扫描信号实现显示扫描。栅极驱动电路包括多级移位寄存器，在栅极驱动电路工作时，通过多级移位寄存器对显示装置的像素阵列进行扫描，以达到显示画面的目的。但是现有的移位寄存器输出信号不稳定，降低了显示装置的显示效果。
技术实现要素：
有鉴于此，本发明提供了一种移位寄存器及其驱动方法、栅极驱动电路及显示装置，有效解决现有技术存在的技术问题，保证移位寄存器的输出稳定性高，保证显示装置的显示效果高。
为实现上述目的，本发明提供的技术方案如下：
一种移位寄存器，包括第一节点控制模块、第二节点控制模块、限制模块、存储电容和输出模块；
所述第一节点控制模块电连接输入信号端、开启控制信号端、第一电平信号端、第一节点和第二节点，所述第一节点控制模块用于根据输入信号、开启控制信号、第一电平信号和所述第二节点的信号控制所述第一节点的电位；
所述第二节点控制模块电连接复位控制信号端、所述第一电平信号端、第二电平信号端、所述第一节点和所述第二节点，所述第二节点控制模块用于根据复位控制信号、第一电平信号、第二电平信号和所述第一节点的信号控制所述第二节点的电位；
所述限制模块电连接限制控制信号端、所述第一节点和第三节点，所述限制模块用于响应限制控制信号而控制所述第一节点和所述第三节点之间连通，且在所述第一节点浮空时间大于预设时间时，用于响应所述限制控制信号而控制所述第一节点和所述第三节点之间断开；
所述输出模块电连接所述第三节点、所述第二节点、所述第一电平信号端、输出信号端和输出端，所述输出模块用于根据所述第三节点的信号、所述第二节点的信号、第一电平信号和输出信号控制所述输出端的电位，所述存储电容电连接于所述输出端和所述第三节点之间。
可选的，所述限制模块包括igzo晶体管，所述igzo晶体管的栅极电连接所述限制控制信号端，所述igzo晶体管的第一端电连接所述第一节点，所述igzo晶体管的第二端电连接所述第三节点。
可选的，所述预设时间由所述第一节点浮空时所述第三节点的电位下降程度决定。
可选的，所述第一节点控制模块包括第一晶体管和第二晶体管；
所述第一晶体管的栅极电连接所述开启控制信号端，所述第一晶体管的第一端电连接所述输入信号端，所述第一晶体管的第二端电连接所述第一节点；所述第二晶体管的栅极电连接所述第二节点，所述第二晶体管的第一端电连接所述第一电平信号端，所述第二晶体管的第二端电连接所述第一节点。
可选的，所述第一节点控制模块还包括第三晶体管，所述第三晶体管的栅极电连接所述复位控制信号端，所述第三晶体管的第一端电连接所述输入信号端，所述第三晶体管的第二端电连接所述第一节点。
可选的，所述第一节点控制模块还包括第一电容，所述第一电容电连接于所述第一节点和所述第一电平信号端之间。
可选的，所述第二节点控制模块包括第四晶体管、第五晶体管和第二电容；
所述第四晶体管的栅极电连接所述复位控制信号端，所述第四晶体管的第一端电连接所述第二电平信号端，所述第四晶体管的第二端电连接所述第二节点；所述第五晶体管的栅极电连接所述第一节点，所述第五晶体管的第一端电连接所述第一电平信号端，所述第五晶体管的第二端电连接所述第二节点；所述第二电容电连接于所述第一电平信号端和所述第二节点之间。
可选的，所述第二节点控制模块还包括第六晶体管，所述第六晶体管的栅极电连接所述输入信号端，所述第六晶体管的第一端电连接所述第一电平信号端，所述第六晶体管的第二端电连接所述第二节点。
可选的，所述输出模块包括第七晶体管和第八晶体管；
所述第七晶体管的栅极电连接所述第三节点，所述第七晶体管的第一端电连接所述输出信号端，所述第七晶体管的第二端电连接所述输出端；所述第八晶体管的栅极电连接所述第二节点，所述第八晶体管的第一端电连接所述第一电平信号端，所述第八晶体管的第二端电连接所述输出端。
相应的，本发明实施例还提供了一种移位寄存器的驱动方法，用于驱动上述的移位寄存器，所述驱动方法包括：在所述第一节点浮空时间大于预设时间时，所述限制控制信号控制所述第一节点和所述第三节点之间断开。
可选的，所述驱动方法包括第一阶段、第二阶段和第三阶段；
在所述第一阶段，所述第一节点控制模块响应所述开启控制信号而控制所述输入信号传输至所述第一节点，所述第二节点控制模块响应所述第一节点的信号而控制所述第一电平信号传输至所述第二节点，所述输出模块响应所述第三节点的信号而控制所述输出信号传输至所述输出端；
在所述第二阶段，所述第二节点控制模块响应所述第一节点的信号而控制所述第一电平信号传输至所述第二节点，所述输出模块响应所述第三节点的信号而控制所述输出信号传输至所述输出端，所述输出信号在所述第二阶段与在所述第一阶段时的电平信号相位相反；
在所述第三阶段，所述第二节点控制模块响应复位控制信号而控制第二电平信号传输至所述第二节点，所述第一节点控制模块响应所述第二节点的信号而控制所述第一电平信号传输至所述第一节点，所述输出模块响应所述第二节点的信号而控制所述第一电平信号传输至所述输出端。
相应的，本发明还提供了一种扫描驱动电路，所述扫描驱动电路包括多级移位寄存器，所述移位寄存器为上述的移位寄存器。
相应的，本发明还提供了一种显示装置，所述显示装置包括上述的扫描驱动电路。
可选的，所述显示装置为触控显示装置、且在触控阶段时所述第一节点浮空，且在所述第一节点浮空时间大于预设时间时，所述限制控制信号控制所述第一节点和所述第三节点之间断开。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种移位寄存器及其驱动方法、栅极驱动电路及显示装置，移位寄存器包括有电连接第一节点和第三节点的限制模块，且限制模块在第一节点浮空时间大于预设时间时，能够响应限制控制信号而控制第一节点和第三节点之间断开，避免出现第三节点的电位通过第一节点所连接模块漏流，而导致第三节点的电位下降严重的情况，进而保证第三节点的电位稳定性高；由于第三节点能够稳定控制输出模块，进而保证移位寄存器的输出稳定性高，保证显示装置的显示效果高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种移位寄存器的结构示意图；
图2为本发明实施例提供的另一种移位寄存器的结构示意图；
图3为本发明实施例提供的又一种移位寄存器的结构示意图；
图4为本发明实施例提供的一种时序图；
图5为本发明实施例提供的另一种时序图；
图6为本发明实施例提供的一种扫描驱动电路的结构示意图；
图7为本发明实施例提供的另一种扫描驱动电路的结构示意图；
图8为本发明实施例提供的又一种扫描驱动电路的结构示意图；
图9为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，栅极驱动电路包括多级移位寄存器，在栅极驱动电路工作时，通过多级移位寄存器对显示装置的像素阵列进行扫描，以达到显示画面的目的。但是现有的移位寄存器输出信号不稳定，降低了显示装置的显示效果。
基于此，本发明提供了一种移位寄存器及其驱动方法、栅极驱动电路及显示装置，有效解决现有技术存在的技术问题，保证移位寄存器的输出稳定性高，保证显示装置的显示效果高。为实现上述目的，本发明提供的技术方案如下，具体结合图1至图9对本发明实施例提供的技术方案进行详细的描述。
参考图1所示，为本发明实施例提供的一种移位寄存器的结构示意图，其中，移位寄存器包括：第一节点控制模块100、第二节点控制模块200、限制模块300、存储电容cx和输出模块400。
第一节点控制模块100电连接输入信号端vin、开启控制信号端vset、第一电平信号端vc1、第一节点n1和第二节点n2，第一节点控制模块100用于根据输入信号、开启控制信号、第一电平信号和第二节点的信号控制第一节点n1的电位。
第二节点控制模块200电连接复位控制信号端vrst、第一电平信号端vc1、第二电平信号端vc2、第一节点n1和第二节点n2，第二节点n2控制模块用于根据复位控制信号、第一电平信号、第二电平信号和第一节点的信号控制第二节点n2的电位。
限制模块300电连接限制控制信号端vsw、第一节点n1和第三节点n3，限制模块300用于响应限制控制信号而控制第一节点n1和第三节点n3之间连通，且在第一节点n1浮空时间大于预设时间时，用于响应限制控制信号而控制第一节点n1和第三节点n3之间断开。
输出模块400电连接第三节点n3、第二节点n2、第一电平信号端vc1、输出信号端vout和输出端vgout，输出模块400用于根据第三节点n3的信号、第二节点n2的信号、第一电平信号和输出信号控制输出端vgout的电位，存储电容cx电连接于输出端vgout和第三节点n3之间。
本发明实施例提供的输入信号由输入信号端vin提供，开启控制信号由开启控制信号端vset提供，第一电平信号由第一电平信号端vc1提供，第二电平信号由第二电平信号端vc2提供，限制控制信号由限制控制信号端vsw提供，以及复位控制信号由复位控制信号端vrst提供。其中，第一电平信号和第二电平信号为恒定电平信号，。其中，第一电平信号和第二电平信号可以相位反相，即第一电平信号为高电平信号vgh时，第二电平信号为低电平信号vgl；而第一电平信号为低电平信号vgl时，第二电平信号为高电平信号vgh；可选的，vgh高电平信号可以为8v，vgl低电平信号可以为-7v，对此需要根据实际情况进行具体选取。
结合本发明上述实施例提供的移位寄存器，本发明实施例还提供了一种移位寄存器的驱动方法，驱动方法用于驱动上述实施例所提供的移位寄存器，驱动方法包括：在第一节点浮空时间大于预设时间时，限制控制信号控制第一节点和第三节点之间断开。
可以理解的，本发明实施例提供的移位寄存器包括有电连接第一节点n1和第三节点n3的限制模块300，其中第一节点n1非浮空状态时限制模块300控制第一节点n1和第三节点n3之间连通，通过第一节点n1为第三节点n3提供信号而为存储电容cx充电。而在第一节点n1处于浮空状态时，第一节点n1无法再为第三节点n3提供信号，而使得存储电容cx开始放电保持第三节点n3的电位，同时将信号传输至第一节点n1。
由于第一节点n1浮空而使得第一节点n1所电连接的模块出现漏流，在第一节点n1的浮空时间较大时，第三节点n3的电位将会随之下降严重，故而，本发明提供的限制模块300在第一节点n1浮空时间大于预设时间时，能够响应限制控制信号而控制第一节点n1和第三节点n3之间断开，避免出现第三节点n3的电位通过第一节点n1所连接模块漏流，而导致第三节点n3的电位下降严重的情况，进而保证第三节点n3的电位稳定性高；由于第三节点n3能够稳定控制输出模块400，进而保证移位寄存器的输出稳定性高，保证显示装置的显示效果高。
可见，本发明实施例所提供的预设时间由第一节点n1浮空时第三节点n3的电位下降程度决定，下降程度可以为第三节点n3的电位下降到92％，即预设时间为第三节点n3的电位下降到92％时的时间，在第三节点n3的电位下降严重而无法稳定对输出模块400进行控制前，通过限制模块300控制第一节点n1和第三节点n3之间断开，而保证第三节点n3的电位稳定，达到保证输出模块400的稳定控制目的。在本发明一可选的实施方式中，本发明所提供的预设时间可以为不大于10微秒，如可以在第一节点n1浮空时间为10微秒时，控制第一节点n1和第三节点n3之间断开，对此具体时间需要根据实际应用进行分析，本发明不做具体限制。
下面对本发明实施例提供的移位寄存器的具体工作原理进行分析，其中，本发明实施例提供的驱动方法包括第一阶段、第二阶段和第三阶段。
在第一阶段，第一节点控制模块100响应开启控制信号而控制输入信号传输至第一节点n1，第二节点控制模块200响应第一节点n1的信号而控制第一电平信号传输至第二节点n2，输出模块400响应第三节点n3的信号而控制输出信号传输至输出端vgout。
在第二阶段，第二节点控制模块200响应第一节点n1的信号而控制第一电平信号传输至第二节点n2，输出模块400响应第三节点n3的信号而控制输出信号传输至输出端vgout，输出信号在第二阶段与在第一阶段时的电平信号相位相反。
在第三阶段，第二节点控制模块200响应复位控制信号而控制第二电平信号传输至第二节点n2，第一节点控制模块100响应第二节点n2的信号而控制第一电平信号传输至第一节点n1，输出模块400响应第二节点n2的信号而控制第一电平信号传输至输出端vgout。
一般的，本发明实施例提供的第一节点的浮空状态(即第一节点控制模块停止传输信号至第一节点时的状态)处于第二阶段，其中第一节点控制模块在第二阶段不再传输信号至第一节点，而是存储电容开始放电保持第三节点的电位，同时将信号传输至第一节点；其中，在第一节点浮空时间大于预设时间时，限制控制信号控制限制模块将第一节点和第三节点之间断开。
以及本发明提供移位寄存器应用于分时触控类的触控显示装置时，本发明实施例提供的第一节点的浮空状态处于第一阶段至第三阶段中任意时段；即在触控阶段时第一节点控制模块在第二阶段不再传输信号至第一节点，而是存储电容开始放电保持第三节点的电位，同时将信号传输至第一节点；其中，在第一节点浮空时间大于预设时间时，限制控制信号控制限制模块将第一节点和第三节点之间断开。
在本发明一实施例中，为了保证限制模块的响应速度高及降低限制模块出现漏流的情况，本发明实施例提供限制模块可以选用igzo晶体管。具体参考图2所示，为本发明实施例提供的另一种移位寄存器的结构示意图，其中，本发明实施例提供的限制模块300包括igzo晶体管ti，igzo晶体管ti的栅极电连接限制控制信号端，igzo晶体管的第一端电连接第一节点n1，igzo晶体管ti的第二端电连接第三节点n3。
如图2所示，本发明实施例提供的第一节点控制模块100包括第一晶体管t1和第二晶体管t2；第一晶体管t1的栅极电连接开启控制信号端vset，第一晶体管t1的第一端电连接输入信号端vin，第一晶体管t1的第二端电连接第一节点n1；第二晶体管t2的栅极电连接第二节点n2，第二晶体管t2的第一端电连接第一电平信号端vc1，第二晶体管t2的第二端电连接第一节点n1。
如图2所示，本发明实施例提供的第二节点控制模块200包括第四晶体管t4、第五晶体管t5和第二电容c2；第四晶体管t4的栅极电连接复位控制信号端vrst，第四晶体管t4的第一端电连接第二电平信号端vc2，第四晶体管t4的第二端电连接第二节点n2；第五晶体管t5的栅极电连接第一节点n1，第五晶体管t5的第一端电连接第一电平信号端vc1，第五晶体管t5的第二端电连接第二节点n2；第二电容c2电连接于第一电平信号端vc1和第二节点n2之间。
如图2所示，本发明实施例提供的输出模块包括第七晶体管t7和第八晶体管t8；第七晶体管t7的栅极电连接第三节点n3，第七晶体管t7的第一端电连接输出信号端vout，第七晶体管t7的第二端电连接输出端vgout；第八晶体管t8的栅极电连接第二节点n2，第八晶体管t8的第一端电连接第一电平信号端vc1，第八晶体管t8的第二端电连接输出端vgout。
进一步的，本发明实施例还可以对图2所示移位寄存器的电路结构进行优化，提高移位寄存器的工作稳定性。具体参考图3所示，为本发明实施例提供的另一种移位寄存器的结构示意图，其中，为了提高对第一节点的信号控制的稳定性，本发明实施例提供的第一节点控制模块100还包括第三晶体管t3，第三晶体管t3的栅极电连接复位控制信号端vrst，第三晶体管t3的第一端电连接输入信号端vin，第三晶体管t3的第二端电连接第一节点n1。
如图3所示，为了保证第一节点的信号的稳定性，本发明实施例提供的第一节点控制模块还包括第一电容c1，第一电容c1电连接于第一节点n1和第一电平信号端vc1之间。
如图3所示，第二节点控制模块200还包括第六晶体管t6，第六晶体管t6的栅极电连接输入信号端vin，第六晶体管t6的第一端电连接第一电平信号端vc1，第六晶体管t6的第二端电连接第二节点n2。
在本发明一实施例中，本发明实施例对第一晶体管t1至第八晶体管t8的类型不做具体限制，其可以为n型晶体管，还可以为p型晶体管，对此需要根据实际应用进行具体设计。
下面结合附图对本发明实施例提供的图3所示具体移位寄存器的工作过程进行详细的说明。结合图3和图4所示，图4为本发明实施例提供的一种时序图。需要说明的是，下面以第一晶体管t1至第八晶体管t8和igzo晶体管ti均为n型晶体管为例进行说明；第一电平信号端vc1所提供的第一电平信号为低电平信号，第二电平信号端vc2所提供的第二电平信号为高电平信号。其中，移位寄存器的驱动方法包括第一阶段s1、第二阶段s2和第三阶段s3。
在第一阶段s1，开启控制信号端vset输出高电平信号，控制第一晶体管t1导通而将输入信号端vin输出的高电平信号传输至第一节点n1，且控制第六晶体管t6导通而将第一电平信号端vc1输出的低电平信号传输至第二节点n2；第一节点n1的高电平信号控制第五晶体管t5导通，而将第一电平信号端vc1输出的低电平信号传输至第二节点n2，保证第二节点n2的电位稳定在低电平，此时栅极与第二节点n2所电连接的晶体管控制为截止状态。限制控制信号端vsw输出高电平信号控制igzo晶体管ti导通，而将第一节点t1和第三节点t3连通，为存储电容cx充电；且第三节点n1的高电平信号控制第七晶体管t7导通，而将输出信号端vout此时输出的低电平信号传输至输出端vgout。复位控制信号端vrst输出低电平信号而控制第三晶体管t3和第四晶体管t4截止。
在第二阶段s2，开启控制信号端vset输出低电平信号而控制第一晶体管t1截止，复位控制信号端vrst输出低电平信号而控制第三晶体管t3和第四晶体管t4截止，使得第一节点n1处于浮空状态。限制控制信号端vsw输出高电平信号控制igzo晶体管ti导通，而将第一节点t1和第三节点t3连通；保持控制第七晶体管t7导通，而将输出信号端vout此时输出的高电平信号传输至输出端vgout，此时存储电容cx自举放电保持第一节点t1和第三节点t3的电位更高。第一节点n1的高电平信号控制第五晶体管t5导通，而将第一电平信号端vc1输出的低电平信号传输至第二节点n2，保证第二节点n2的电位在低电平，此时栅极与第二节点n2所电连接的晶体管控制为截止状态。
在第三阶段s3，开启控制信号端vset输出低电平信号而控制第一晶体管t1截止。复位控制信号端vrst输出高电平信号而控制第三晶体管t3和第四晶体管t4导通，第三晶体管t3将输入信号端vin此时输出的低电平信号传输至第一节点n1，第四晶体管t4将第二电平信号端vc2输出的高电平信号传输至第二节点n2，此时栅极与第一节点n1电连接的晶体管为截止状态。第二节点n2的高电平信号控制第二晶体管t2导通，而将第一电平信号端vc1输出的低电平信号传输至第一节点n1，稳定第一节点n1的电位为低电平。同时第二节点n2的高电平信号控制第八晶体管t8导通，而将第一电平信号端vc1输出的低电平信号传输至输出端vgout。限制控制信号端vsw输出高电平信号控制igzo晶体管ti导通，而将第一节点t1和第三节点t3连通。
一般的，本发明实施例提供的限制控制信号端输出控制igzo晶体管ti导通的电平信号，而将第一节点n1和第三节点n3连通。而在第一节点n1浮空时间大于预设时间时，限制控制信号控制限制模块300将第一节点n1和第三节点n3之间断开。结合图3和图5所示，图5为本发明实施例提供的另一种时序图，如在移位寄存器驱动的第二阶段t2中，第一节点n1浮空时间大于预设时间sx，则限制控制信号vsw输出低电平信号而控制igzo晶体管ti截止，以将第一节点n1和第三节点n3断开，避免出现第三节点n3的电位下降严重，而使其控制第七晶体管t7的稳定性较差，最终使得输出端vgout输出稳定性较差的情况。
相应的，本发明还提供了一种扫描驱动电路，扫描驱动电路包括多级移位寄存器，移位寄存器为上述任意一实施例提供的移位寄存器。
参考图6所示，为本发明实施例提供的一种扫描驱动电路的结构示意图，其中，扫描驱动电路1000包括多个上述任意一实施例所提供的移位寄存器1010。本发明实施例所提供的扫描驱动电路1000可以为单边扫描驱动电路，所有移位寄存器1010均位于显示装置的同一侧边，每一移位寄存器1010分别电连接各自相应的栅极线g，移位寄存器1010用于驱动栅极线g所连接的像素。
参考图7所示，为本发明实施例提供的另一种扫描驱动电路的结构示意图，其中，扫描驱动电路包括第一子扫描驱动电路1001和第二子扫描驱动电路1002，第一子扫描驱动电路1001和第二子扫描驱动电路1002分别包括多个上述任意一实施例所提供的移位寄存器1010。本发明实施例所提供的扫描驱动电路为双边分时扫描驱动电路，即位于第一扫描驱动电路1001中的所有移位寄存器1010均位于显示装置的一侧边，而位于第二扫描驱动电路1002中的所有移位寄存器1010均位于显示装置的另一侧边，且第一扫描驱动电路1001和第二扫描驱动电路1002位于显示装置的相对侧边；每一移位寄存器1010分别电连接各自相应的栅极线g，移位寄存器1010用于驱动栅极线g所连接的像素。
参考图8所示，为本发明实施例提供的又一种扫描驱动电路的结构示意图，其中，扫描驱动电路包括第一子扫描驱动电路1001和第二子扫描驱动电路1002，第一子扫描驱动电路1001和第二子扫描驱动电路1002分别包括多个上述任意一实施例所提供的移位寄存器1010。本发明实施例所提供的扫描驱动电路为双边同时扫描驱动电路，即位于第一扫描驱动电路1001中的所有移位寄存器1010均位于显示装置的一侧边，而位于第二扫描驱动电路1002中的所有移位寄存器1010均位于显示装置的另一侧边，且第一扫描驱动电路1001和第二扫描驱动电路1002位于显示装置的相对侧边；每一栅极线g连接分别位于第一扫描驱动电路1001和第二扫描驱动电路1002的两个移位寄存器1010，连接同一栅极线g的两个移位寄存器1010共同驱动该栅极线g连接的像素。
需要说明的是，本发明实施例提供的扫描驱动电路并不局限与图6-图8所示三种扫描驱动电路结构，其还可以为其他结构类型的扫描驱动电路，仅需要包括本发明上述任意一实施例提供的移位寄存器即可，对此扫描驱动电路具体结构本发明不做具体限制。
相应的，本发明还提供了一种显示装置，显示装置包括上述实施例提供的扫描驱动电路。如图9所示，为本发明实施例提供的一种显示装置的结构示意图，其中，显示装置10包括上述实施例提供的扫描驱动电路，且显示装置10可以为移动终端。
在本发明其他实施例中，本发明提供的显示装置还可以为其他类型电子设备，对此本发明不做具体限制。
可选的，本发明实施例提供的显示装置为触控显示装置、且在触控阶段时第一节点浮空，且在第一节点浮空时间大于预设时间时，限制控制信号控制第一节点和第三节点之间断开。
本发明提供了一种移位寄存器及其驱动方法、栅极驱动电路及显示装置，移位寄存器包括有电连接第一节点和第三节点的限制模块，且限制模块在第一节点浮空时间大于预设时间时，能够响应限制控制信号而控制第一节点和第三节点之间断开，避免出现第三节点的电位通过第一节点所连接模块漏流，而导致第三节点的电位下降严重的情况，进而保证第三节点的电位稳定性高；由于第三节点能够稳定控制输出模块，进而保证移位寄存器的输出稳定性高，保证显示装置的显示效果高。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
1.一种移位寄存器，其特征在于，包括第一节点控制模块、第二节点控制模块、限制模块、存储电容和输出模块；
所述第一节点控制模块电连接输入信号端、开启控制信号端、第一电平信号端、第一节点和第二节点，所述第一节点控制模块用于根据输入信号、开启控制信号、第一电平信号和所述第二节点的信号控制所述第一节点的电位；
所述第二节点控制模块电连接复位控制信号端、所述第一电平信号端、第二电平信号端、所述第一节点和所述第二节点，所述第二节点控制模块用于根据复位控制信号、第一电平信号、第二电平信号和所述第一节点的信号控制所述第二节点的电位；
所述限制模块电连接限制控制信号端、所述第一节点和第三节点，所述限制模块用于响应限制控制信号而控制所述第一节点和所述第三节点之间连通，且在所述第一节点浮空时间大于预设时间时，用于响应所述限制控制信号而控制所述第一节点和所述第三节点之间断开；
所述输出模块电连接所述第三节点、所述第二节点、所述第一电平信号端、输出信号端和输出端，所述输出模块用于根据所述第三节点的信号、所述第二节点的信号、第一电平信号和输出信号控制所述输出端的电位，所述存储电容电连接于所述输出端和所述第三节点之间。
2.根据权利要求1所述的移位寄存器，其特征在于，所述限制模块包括igzo晶体管，所述igzo晶体管的栅极电连接所述限制控制信号端，所述igzo晶体管的第一端电连接所述第一节点，所述igzo晶体管的第二端电连接所述第三节点。
3.根据权利要求1所述的移位寄存器，其特征在于，所述预设时间由所述第一节点浮空时所述第三节点的电位下降程度决定。
4.根据权利要求1所述的移位寄存器，其特征在于，所述第一节点控制模块包括第一晶体管和第二晶体管；
所述第一晶体管的栅极电连接所述开启控制信号端，所述第一晶体管的第一端电连接所述输入信号端，所述第一晶体管的第二端电连接所述第一节点；所述第二晶体管的栅极电连接所述第二节点，所述第二晶体管的第一端电连接所述第一电平信号端，所述第二晶体管的第二端电连接所述第一节点。
5.根据权利要求4所述的移位寄存器，其特征在于，所述第一节点控制模块还包括第三晶体管，所述第三晶体管的栅极电连接所述复位控制信号端，所述第三晶体管的第一端电连接所述输入信号端，所述第三晶体管的第二端电连接所述第一节点。
6.根据权利要求4所述的移位寄存器，其特征在于，所述第一节点控制模块还包括第一电容，所述第一电容电连接于所述第一节点和所述第一电平信号端之间。
7.根据权利要求1所述的移位寄存器，其特征在于，所述第二节点控制模块包括第四晶体管、第五晶体管和第二电容；
所述第四晶体管的栅极电连接所述复位控制信号端，所述第四晶体管的第一端电连接所述第二电平信号端，所述第四晶体管的第二端电连接所述第二节点；所述第五晶体管的栅极电连接所述第一节点，所述第五晶体管的第一端电连接所述第一电平信号端，所述第五晶体管的第二端电连接所述第二节点；所述第二电容电连接于所述第一电平信号端和所述第二节点之间。
8.根据权利要求7所述的移位寄存器，其特征在于，所述第二节点控制模块还包括第六晶体管，所述第六晶体管的栅极电连接所述输入信号端，所述第六晶体管的第一端电连接所述第一电平信号端，所述第六晶体管的第二端电连接所述第二节点。
9.根据权利要求1所述的移位寄存器，其特征在于，所述输出模块包括第七晶体管和第八晶体管；
所述第七晶体管的栅极电连接所述第三节点，所述第七晶体管的第一端电连接所述输出信号端，所述第七晶体管的第二端电连接所述输出端；所述第八晶体管的栅极电连接所述第二节点，所述第八晶体管的第一端电连接所述第一电平信号端，所述第八晶体管的第二端电连接所述输出端。
10.一种移位寄存器的驱动方法，其特征在于，用于驱动权利要求1-9任意一项所述的移位寄存器，所述驱动方法包括：在所述第一节点浮空时间大于预设时间时，所述限制控制信号控制所述第一节点和所述第三节点之间断开。
11.根据权利要求10所述的移位寄存器的驱动方法，其特征在于，所述驱动方法包括第一阶段、第二阶段和第三阶段；
在所述第一阶段，所述第一节点控制模块响应所述开启控制信号而控制所述输入信号传输至所述第一节点，所述第二节点控制模块响应所述第一节点的信号而控制所述第一电平信号传输至所述第二节点，所述输出模块响应所述第三节点的信号而控制所述输出信号传输至所述输出端；
在所述第二阶段，所述第二节点控制模块响应所述第一节点的信号而控制所述第一电平信号传输至所述第二节点，所述输出模块响应所述第三节点的信号而控制所述输出信号传输至所述输出端，所述输出信号在所述第二阶段与在所述第一阶段时的电平信号相位相反；
在所述第三阶段，所述第二节点控制模块响应复位控制信号而控制第二电平信号传输至所述第二节点，所述第一节点控制模块响应所述第二节点的信号而控制所述第一电平信号传输至所述第一节点，所述输出模块响应所述第二节点的信号而控制所述第一电平信号传输至所述输出端。
12.一种扫描驱动电路，其特征在于，所述扫描驱动电路包括多级移位寄存器，所述移位寄存器为权利要求1-9任意一项所述的移位寄存器。
13.一种显示装置，其特征在于，所述显示装置包括权利要求12所述的扫描驱动电路。
14.根据权利要求13所述的显示装置，其特征在于，所述显示装置为触控显示装置、且在触控阶段时所述第一节点浮空，且在所述第一节点浮空时间大于预设时间时，所述限制控制信号控制所述第一节点和所述第三节点之间断开。
技术总结