本发明实施例涉及显示技术领域，尤其涉及一种像素电路、显示面板和像素电路的驱动方法。
背景技术：
随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。尤其是显示面板的显示画质，始终是消费者和面板生产厂商对显示面板的品质衡量的重要指标之一。现有显示面板中，通常包括多个像素电路和发光器件，通过像素电路驱动发光器件发光来进行显示。然而，现有的显示面板存在残影现象，影响了显示面板的显示效果。
技术实现要素：
本发明实施例提供一种像素电路、显示面板和像素电路的驱动方法，以改善残影问题，提升显示面板的显示效果。
为实现上述技术目的，本发明实施例提供了如下技术方案：
一种像素电路，包括：数据写入模块、驱动晶体管、存储模块、发光控制模块、发光模块、第一初始化模块和第二初始化模块；
所述数据写入模块用于在其控制端输入的控制信号的控制下，将数据电压依次通过所述驱动晶体管的第一极和第二极写入所述驱动晶体管的栅极；所述存储模块用于存储所述驱动晶体管的栅极的电位；
所述发光控制模块、所述驱动晶体管和所述发光模块连接于第一电源和第二电源之间；所述发光控制模块用于在其控制端输入的控制信号的控制下导通，以使所述驱动晶体管产生驱动电流；
所述第一初始化模块连接于第一参考电压输入端和所述驱动晶体管的栅极之间；所述第一初始化模块用于在其控制端输入的控制信号的控制下，对所述驱动晶体管的栅极进行初始化；
所述第二初始化模块连接于第二参考电压输入端和所述驱动晶体管的第一极之间；所述第二初始化模块用于在其控制端输入信号的控制下，对所述驱动晶体管的第一极进行初始化；
所述第一初始化模块和所述第二初始化模块的控制端均与第一扫描信号输入端电连接。
从上述技术方案可以看出，本发明实施例可以使得第一初始化模块和第二初始化模块同时工作，使得驱动晶体管的栅极和第一极同时进行初始化，释放驱动晶体管的沟道界面被捕获的衬底中的多子，从而有利于驱动晶体管的迟滞效应(即电应力)对驱动电流产生的影响。即本发明实施例使得各像素电路中驱动晶体管的起始工作状态相同，上一帧栅源电压差不同的驱动晶体管可恢复到相同的工作状态，使得由不同灰阶向同一灰阶转换时，驱动电流的大小相同，发光器件的发光亮度一致，进而改善残影，提升显示面板的显示效果。另外，本发明实施例根据该像素电路的特点，创造性地将第一初始化模块的控制端和第二初试化模块的控制端均连接至第一扫描信号输入端，也就是说，对于显示面板来说，只需对第一初始化模块和第二初始化模块提供一个时序控制信号即可。由此可见，显示面板采用较少的时序控制信号实现了改善驱动晶体管的迟滞效应。对于显示面板来说，显示面板可以设置较少的驱动电路的数量，有利于减小显示面板的边框。再者，与改善驱动晶体管的工艺来解决残影问题不同，本发明实施例通过对像素电路进行改进，解决了工艺重复性差和批次波动等问题，对残影改善的可靠性较高，效果更好。综上，本发明实施例通过提供一种新的像素电路的结构，在不增加显示面板的驱动电路的基础上(即不增加显示面板的成本的基础上)，改善了驱动晶体管的迟滞效应，从而改善了残影问题，提升了显示面板的显示效果。
进一步地，所述驱动晶体管为p型晶体管，所述第一参考电压输入端输入的第一参考电压大于或等于所述第二参考电压输入端输入的第二参考电压。本发明实施例这样设置，可以在初始化阶段释放p型晶体管的沟道界面被捕获的衬底中的空穴(多子)，从而有利于p型晶体管的迟滞效应(即电应力)对驱动电流产生的影响，进而改善残影。
进一步地，所述驱动晶体管为n型晶体管，所述第一参考电压输入端输入的第一参考电压小于或等于所述第二参考电压输入端输入的第二参考电压。本发明实施例这样设置，可以在初始化阶段释放n型晶体管的沟道界面被捕获的衬底中的电子(多子)，从而有利于n型晶体管的迟滞效应(即电应力)对驱动电流产生的影响，进而改善残影。
进一步地，所述第一参考电压输入端复用为所述第二参考电压输入端，简化了显示面板的布线数量，简化了驱动电路的设置。
进一步地，所述第一初始化模块包括第二晶体管，所述第二晶体管的栅极作为所述第一初始化模块的控制端，所述第二晶体管的第一极与所述第一参考电压输入端电连接，所述第二晶体管的第二极与所述驱动晶体管的栅极电连接；所述第二初始化模块包括第三晶体管，所述第三晶体管的栅极作为所述第二初始化模块的控制端，所述第三晶体管的第一极与所述第二参考电压输入端电连接，所述第三晶体管的第二极与所述驱动晶体管的第一极电连接。本发明实施例这样设置，电路结构简单，易于实现，且可以实现对驱动晶体管的阈值电压补偿。
进一步地，所述数据写入模块包括第四晶体管和第五晶体管；所述第四晶体管的栅极与第二扫描信号输入端电连接，所述第四晶体管的第一极与数据信号输入端电连接，所述第四晶体管的第二极与所述驱动晶体管的第一极电连接；所述第五晶体管的栅极与所述第二扫描信号输入端电连接，所述第五晶体管的第一极与所述驱动晶体管的第二极电连接，所述第五晶体管的第二极与所述驱动晶体管的栅极电连接。本发明实施例这样设置，电路结构简单，易于实现。
进一步地，所述发光控制模块包括第六晶体管和第七晶体管；所述第六晶体管的栅极与发光控制信号输入端电连接，所述第六晶体管的第一极与所述第一电源电连接，所述第六晶体管的第二极与所述驱动晶体管的第一极电连接；所述第七晶体管的栅极与所述发光控制信号输入端电连接，所述第七晶体管的第一极与所述驱动晶体管的第二极电连接，所述第七晶体管的第二极与所述发光模块的阳极电连接。本发明实施例这样设置，电路结构简单，易于实现。
进一步地，像素电路还包括：第三初始化模块，所述第三初始化模块包括控制端、第一端和第二端，所述第三初始化模块的控制端与第三扫描信号输入端电连接，所述第三初始化模块的第一端与所述第一参考电压输入端电连接，所述第三初始化模块的第二端与所述发光模块的阳极电连接，从而实现了对发光模块的初始化。
进一步地，所述第三初始化模块包括第八晶体管，所述第八晶体管的栅极作为所述第三初始化模块的控制端，所述第八晶体管的第一极作为所述第三初始化模块的第一端，所述第八晶体管的第二极作为所述第三初始化模块的第二端。本发明实施例这样设置，电路结构简单，易于实现。
相应地，本发明还提供了一种显示面板，包括：本发明任意实施例所提供的像素电路。
相应地，本发明还提供了一种像素电路的驱动方法，包括：
第一阶段，向所述第一扫描信号输入端输入第一扫描信号，控制所述第一初始化模块和所述第二初始化模块导通；所述第一参考电压通过第一初始化模块写入所述驱动晶体管的栅极，以及所述第二参考电压通过所述第二初始化模块写入所述驱动晶体管的第一极；
第二阶段，向所述数据写入模块的控制端输入控制信号，向数据信号输入端输入数据电压，控制所述数据写入模块导通，将所述数据电压依次通过所述驱动晶体管的第一极和第二极写入所述驱动晶体管的栅极；所述存储模块用于存储所述驱动晶体管的栅极的电位；
第三阶段，向所述发光控制模块的控制端输入控制信号，控制所述发光控制模块导通，将第一电源和第二电源施加至所述驱动晶体管，所述驱动晶体管产生驱动电流驱动所述发光模块发光。
本发明实施例通过设置第一初始化模块和第二初始化模块的控制端均与第一扫描信号输入端电连接，可以使得第一初始化模块和第二初始化模块同时工作，使得驱动晶体管的栅极和第一极同时进行初始化，释放驱动晶体管的沟道界面被捕获的衬底中的多子，从而有利于驱动晶体管的迟滞效应(即电应力)对驱动电流产生的影响。即本发明实施例使得各像素电路中驱动晶体管的起始工作状态相同，上一帧栅源电压差不同的驱动晶体管可恢复到相同的工作状态，使得由不同灰阶向同一灰阶转换时，驱动电流的大小相同，发光器件的发光亮度一致，进而改善残影，提升显示面板的显示效果。
另外，本发明实施例根据该像素电路的特点，创造性地将第一初始化模块的控制端和第二初试化模块的控制端均连接至第一扫描信号输入端，也就是说，对于显示面板来说，只需对第一初始化模块和第二初始化模块提供一个时序控制信号即可。由此可见，显示面板采用较少的时序控制信号实现了改善驱动晶体管的迟滞效应。对于显示面板来说，显示面板可以设置较少的驱动电路的数量，有利于减小显示面板的边框。
再者，与改善驱动晶体管的工艺来解决残影问题不同，本发明实施例通过对像素电路进行改进，解决了工艺重复性差和批次波动等问题，对残影改善的可靠性较高，效果更好。
综上，本发明实施例通过提供一种新的像素电路的结构，在不增加显示面板的驱动电路的基础上(即不增加显示面板的成本的基础上)，改善了驱动晶体管的迟滞效应，从而改善了残影问题，提升了显示面板的显示效果。
附图说明
图1为本发明实施例提供的一种显示面板的残影现象的示意图；
图2为本发明实施例提供的一种驱动晶体管的特性曲线示意图；
图3为本发明实施例提供的一种像素电路的电路示意图；
图4为本发明实施例提供的一种像素电路的驱动时序图；
图5为本发明实施例提供的另一种像素电路的电路示意图；
图6为本发明实施例提供的又一种像素电路的电路示意图；
图7为本发明实施例提供的又一种像素电路的电路示意图；
图8为本发明实施例提供的又一种像素电路的电路示意图；
图9为本发明实施例提供的又一种像素电路的电路示意图；
图10为本发明实施例提供的另一种像素电路的驱动时序图；
图11为本发明实施例提供的一种显示面板的结构示意图；
图12为本发明实施例提供的一种像素电路的驱动方法的流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术所述，现有的显示面板存在残影问题。
下面对显示面板的残影问题进行说明。图1为本发明实施例提供的一种显示面板的残影现象的示意图。参见图1，在对显示面板的残影进行检测时，控制显示面板显示灰阶画面(例如，48灰阶)，切换显示面板显示黑白画面并保持10s，然后切换显示面板显示灰阶画面(例如，48灰阶)。由图1可以看出，显示面板实际由黑白画面切换回灰阶画面时，显示面板显示的灰阶画面的亮度不同，即显示面板会显示黑白画面的显示痕迹，也就是残影。
经发明人研究发现，出现该问题的原因如下：现有显示面板通常包括多个像素电路，像素电路包括驱动发光模块发光的驱动晶体管，驱动晶体管通过控制流过发光模块的驱动电流来控制发光模块的发光亮度。驱动晶体管产生的驱动电流大小与驱动晶体管的栅源电压差相关，不同显示灰阶下，驱动晶体管的栅源电压差大小不同。然而，驱动晶体管在工作过程中会出现迟滞效应。图2为本发明实施例提供的一种驱动晶体管的特性曲线示意图。参见图2，曲线110为驱动晶体管的基本特性曲线，曲线120为栅源电压差|vgs|由小至大产生迟滞效应(即电应力)的特性曲线，曲线130为栅源电压差|vgs|由大至小产生迟滞效应(即电应力)的特性曲线。对于驱动晶体管来说，施加不同的栅源电压差|vgs|，其沟道界面捕获的衬底中的多子数量不同，由此产生了迟滞效应(即电应力)。示例性地，当栅源电压差由vgs1变为vgs2时，驱动晶体管产生的驱动电流为id1；当栅源电压差由vgs3变为vgs2时，驱动晶体管产生的电流为id2。由此可见，同样的vgs会产生不同的驱动电流。因此，由不同灰阶向同一灰阶转换时，驱动晶体管的驱动电流大小不同，最终导致发光亮度的差异，形成残影。
在现有技术中，通过对驱动晶体管的工艺改善，可以改善驱动晶体管的特性，减少驱动晶体管的迟滞效应，例如，通过改善栅极绝缘层(gi)和有源层(poly)的膜质或者界面等。然而，对驱动晶体管的工艺改善存在工艺重复性差和批次波动等问题，对残影问题的改善效果不佳。
另外，在现有技术中，在对驱动晶体管的栅极进行初始化时，驱动晶体管的源极通常处于浮置状态，使得驱动晶体管的复位不充分，虽然复位驱动晶体管的栅极电位，但并未复位驱动晶体管的源极电位，使得显示面板中的多个驱动晶体管的起始栅源电压差vgs不同，显示面板的残影现象仍然存在。
需要说明的是，在显示面板中晶体管为对称结构，因此，本发明实施例对晶体管的源极和漏极不做区分，分别以第一极和第二极指代。即晶体管的第一极可以称作源极或漏极，相应地，晶体管的第二极可以称作漏极或源极。
基于以上问题，本发明实施例提供了一种像素电路。图3为本发明实施例提供的一种像素电路的电路示意图。参见图3，该像素电路包括：数据写入模块100、驱动晶体管m1、存储模块200、发光控制模块300、发光模块oled、第一初始化模块400和第二初始化模块500。
数据写入模块100用于在其控制端101输入的控制信号的控制下，将数据电压依次通过驱动晶体管m1的第一极和第二极写入驱动晶体管m1的栅极；存储模块200用于存储驱动晶体管m1的栅极的电位。发光控制模块300、驱动晶体管m1和发光模块oled连接于第一电源vdd和第二电源vss之间；发光控制模块300用于在其控制端301输入的控制信号的控制下导通，以使驱动晶体管m1产生驱动电流。第一初始化模块400连接于第一参考电压输入端ref1和驱动晶体管m1的栅极之间；第一初始化模块400用于在其控制端401输入的控制信号s1的控制下，对驱动晶体管m1的栅极进行初始化。第二初始化模块500连接于第二参考电压输入端ref2和驱动晶体管m1的第一极之间；第二初始化模块500用于在其控制端501输入信号的控制下，对驱动晶体管m1的第一极进行初始化。
其中，数据电压依次通过驱动晶体管m1的第一极和第二极写入驱动晶体管m1的栅极，也就是说驱动电流从驱动晶体管m1的第一极流入，从驱动晶体管m1的第二极流出，驱动晶体管m1的第一极的电压和栅极电压差决定了驱动电流的大小。第一初始化模块400的控制端401和第二初始化模块500的控制端501均与第一扫描信号输入端s1电连接。这样设置，可以使得第一初始化模块400和第二初始化模块500同时工作，使得驱动晶体管m1的栅极和第一极同时进行初始化，释放驱动晶体管m1的沟道界面被捕获的衬底中的多子，从而有利于驱动晶体管m1的迟滞效应(即电应力)对驱动电流产生的影响。即本发明实施例使得各像素电路中驱动晶体管m1的起始工作状态相同，上一帧栅源电压差不同的驱动晶体管m1可恢复到相同的工作状态，使得由不同灰阶向同一灰阶转换时，驱动电流的大小相同，发光器件的发光亮度一致，进而改善残影，提升显示面板的显示效果。
另外，本发明实施例根据该像素电路的特点，创造性地将第一初始化模块400的控制端401和第二初试化模块的控制端501均连接至第一扫描信号输入端s1，也就是说，对于显示面板来说，只需对第一初始化模块400和第二初始化模块500提供一个时序控制信号即可。由此可见，显示面板采用较少的时序控制信号实现了改善驱动晶体管m1的迟滞效应。对于显示面板来说，显示面板可以设置较少的驱动电路的数量，有利于减小显示面板的边框。
再者，与改善驱动晶体管m1的工艺来解决残影问题不同，本发明实施例通过对像素电路进行改进，解决了工艺重复性差和批次波动等问题，对残影改善的可靠性较高，效果更好。
综上，本发明实施例通过提供一种新的像素电路的结构，在不增加显示面板的驱动电路的基础上(即不增加显示面板的成本的基础上)，改善了驱动晶体管m1的迟滞效应，从而改善了残影问题，提升了显示面板的显示效果。
继续参见图3，可选地，数据写入模块100包括控制端101、第一数据传输端102、第二数据传输端103、第三数据传输端104和第四数据传输端105，控制端101与第二扫描信号输入端s2电连接，第一数据传输端102与数据信号输入端data电连接，第二数据传输端103与驱动晶体管m1的第一极电连接，第三数据传输端104与驱动晶体管m1的第二极电连接，第四数据传输端105与驱动晶体管m1的栅极电连接。
存储模块200包括第一端201和第二端202，第一端201与第一电源vdd电连接，第二端202与驱动晶体管m1的栅极电连接。
发光控制模块300包括控制端301、第一电压输入端302、第一电压输出端303、第二电压输入端304和第二电压输出端305，控制端301与发光控制信号输入端em电连接，第一电压输入端302与第一电源vdd电连接，第一电压输出端303与驱动晶体管m1的第一极电连接，第二电压输入端304与驱动晶体管m1的第二极电连接，第二电压输出端305与发光模块oled的阳极电连接。
第一初始化模块400包括控制端401、参考电压输入端402和参考电压输出端403，控制端401与第一扫描信号输入端s1电连接，参考电压输入端402与第一参考电压输入端ref1电连接，参考电压输出端403与驱动晶体管m1的栅极电连接。
第二初始化模块500包括控制端501、参考电压输入端502和参考电压输出端503，控制端501与第一扫描信号输入端s1电连接，参考电压输入端502与第二参考电压输入端ref2电连接，参考电压输出端503与驱动晶体管m1的第一极电连接。
需要说明的是，图3中示例性地示出了发光模块为oled器件，并非对本发明的限定，在其他实施例中还可以设置发光模块包括micro-led器件、led器件或其他发光器件。
图4为本发明实施例提供的一种像素电路的驱动时序图。参见图4，示例性地，该像素电路的驱动时序包括第一阶段t1、第二阶段t2和第三阶段t3。
第一阶段t1，也称为初始化阶段，驱动电路向第一扫描信号输入端s1输入第一扫描信号v_s1，控制第一初始化模块400和第二初始化模块500导通；第一参考电压v_ref1通过第一初始化模块400写入驱动晶体管m1的栅极，以及第二参考电压v_ref2通过第二初始化模块500写入驱动晶体管m1的第一极。
第二阶段t2，也称为数据写入阶段，驱动电路向第二扫描信号输入端s2输入第二扫描信号v_s2，向数据信号输入端data输入数据电压v_data，控制数据写入模块100导通，数据电压v_data依次通过第一数据传输端102、第二数据传输端103、驱动晶体管m1、第三数据传输端104和第四数据传输端105写入驱动晶体管m1的栅极；存储模块200用于存储驱动晶体管m1的栅极的电位。
第三阶段t3，也称为发光阶段，驱动电路向发光控制信号输入端em输入发光控制信号v_em，控制发光控制模块300导通，驱动晶体管m1产生驱动电流驱动发光模块oled发光。
由此可见，本发明实施例提供的像素电路实现了在第一阶段t1对驱动晶体管m1的栅极和第一极进行初始化。不仅不会增加显示面板的制作成本，也不会增加显示面板的驱动成本，改善了驱动晶体管m1的迟滞效应，从而改善了残影问题，提升了显示面板的显示效果。
需要说明的是，图3中示例性地示出了驱动晶体管m1为p型晶体管的情况，并非对本发明的限定，本发明实施例还适用于驱动晶体管m1为n型晶体管的情况。
具体地，在本发明的一种实施方式中，可选地，驱动晶体管m1为p型晶体管，第一参考电压输入端ref1输入的第一参考电压v_ref1大于或等于第二参考电压输入端ref2输入的第二参考电压v_ref2，即v_ref1≥v_ref2。
对于p型晶体管，当栅源电压差vgs小于或等于阈值电压-|vth|时，p型晶体管导通，因此，p型晶体管在工作过程中始终处于vgs＜0的状态。本发明实施例设置v_ref1≥v_ref2，可以在初始化阶段使vgs≥0，释放p型晶体管的沟道界面被捕获的衬底中的空穴，从而有利于p型晶体管的迟滞效应(即电应力)对驱动电流产生的影响，进而改善残影。
可选地，第一参考电压输入端ref1输入的第一参考电压v_ref1大于第二参考电压输入端ref2输入的第二参考电压v_ref2，即v_ref1＞v_ref2，从而有利于快速释放p型晶体管的沟道界面被捕获的衬底中的空穴，快速改善p型晶体管的迟滞电压。
在本发明的一种实施方式中，可选地，驱动晶体管m1为n型晶体管，第一参考电压输入端ref1输入的第一参考电压v_ref1小于或等于第二参考电压输入端ref2输入的第二参考电压v_ref2，即v_ref1≤v_ref2。
对于n型晶体管，当栅源电压差vgs大于或等于阈值电压|vth|时，n型晶体管导通，因此，n型晶体管在工作过程中始终处于vgs＞0的状态。本发明实施例设置v_ref1≤v_ref2，可以在初始化阶段使vgs≤0，释放n型晶体管的沟道界面被捕获的衬底中的电子，从而有利于n型晶体管的迟滞效应(即电应力)对驱动电流产生的影响，进而改善残影。
可选地，第一参考电压输入端ref1输入的第一参考电压v_ref1小于第二参考电压输入端ref2输入的第二参考电压v_ref2，即v_ref1＜v_ref2，从而有利于快速释放n型晶体管的沟道界面被捕获的衬底中的电子，快速改善n型晶体管的迟滞电压。
在上述各实施例的基础上，可选地，第一参考电压输入端ref1复用为第二参考电压输入端ref2，那么，第一参考电压v_ref1与第二参考电压v_ref2相等，即v_ref1＝v_ref2。由上述分析可知，第一参考电压v_ref1和第二参考电压v_ref2相等也能实现改善迟滞效应的效果。另外，本发明实施例将第一参考电压输入端ref1复用为第二参考电压输入端ref2不仅简化了像素电路的结构，而且简化了显示面板的布线数量，简化了驱动电路的设置。
图5为本发明实施例提供的另一种像素电路的电路示意图。参见图5，在上述各实施例的基础上，可选地，第一初始化模块400包括第二晶体管m2，第二晶体管m2的栅极作为第一初始化模块400的控制端401，第二晶体管m2的第一极与第一参考电压输入端ref1电连接，第二晶体管m2的第二极与驱动晶体管m1的栅极电连接。第二初始化模块500包括第三晶体管m3，第三晶体管m3的栅极作为第二初始化模块500的控制端501，第三晶体管m3的第一极与第二参考电压输入端ref2电连接，第三晶体管m3的第二极与驱动晶体管m1的第一极电连接。本发明实施例设置第一初始化模块400包括第二晶体管m2，第二初始化模块500包括第三晶体管m3，电路结构简单，易于实现。
图6为本发明实施例提供的又一种像素电路的电路示意图。参见图6，在上述各实施例的基础上，可选地，数据写入模块100包括第四晶体管m4和第五晶体管m5。第四晶体管m4的栅极与第二扫描信号输入端s2电连接，第四晶体管m4的第一极与数据信号输入端data电连接，第四晶体管m4的第二极与驱动晶体管m1的第一极电连接。第五晶体管m5的栅极与第二扫描信号输入端s2电连接，第五晶体管m5的第一极与驱动晶体管m1的第二极电连接，第五晶体管m5的第二极与驱动晶体管m1的栅极电连接。本发明实施例设置数据写入模块100包括第四晶体管m4和第五晶体管m5，电路结构简单，易于实现。
图7为本发明实施例提供的又一种像素电路的电路示意图。参见图7，在上述各实施例的基础上，可选地，发光控制模块300包括第六晶体管m6和第七晶体管m7。第六晶体管m6的栅极与发光控制信号输入端em电连接，第六晶体管m6的第一极与第一电源vdd电连接，第六晶体管m6的第二极与驱动晶体管m1的第一极电连接。第七晶体管m7的栅极与发光控制信号输入端em电连接，第七晶体管m7的第一极与驱动晶体管m1的第二极电连接，第七晶体管m7的第二极与发光模块oled的阳极电连接。本发明实施例设置发光控制模块300包括第六晶体管m6和第七晶体管m7，其中，第六晶体管m6用于在发光阶段导通第一电源vdd和驱动晶体管m1的第一极，第七晶体管m7用于在发光阶段导通驱动晶体管m1的第二极和发光模块oled的阳极，从而将第一电源vdd和第二电源vss施加至驱动晶体管m1和发光模块oled的两端，这样设置，电路结构简单，易于实现。
图8为本发明实施例提供的又一种像素电路的电路示意图。参见图8，在上述各实施例的基础上，可选地，像素电路还包括第三初始化模块600，第三初始化模块600包括控制端601、第一端602和第二端603，第三初始化模块600的控制端601与第三扫描信号输入端s3电连接，第三初始化模块600的第一端602与第一参考电压输入端ref1电连接，第三初始化模块600的第二端603与发光模块oled的阳极电连接。第三初始化模块600用于在其控制端601输入的控制信号v_s3的控制下，对发光模块oled的阳极进行初始化，提升对比度，以进一步提升显示面板的显示效果。
继续参见图8，在上述各实施例的基础上，可选地，第三初始化模块600包括第八晶体管m8，第八晶体管m8的栅极作为第三初始化模块600的控制端601，第八晶体管m8的第一极作为第三初始化模块600的第一端602，第八晶体管m8的第二极作为第三初始化模块600的第二端603，这样设置，电路结构简单，易于实现。
图9为本发明实施例提供的又一种像素电路的电路示意图。参见图9，在上述各实施例的基础上，可选地，像素电路包括：数据写入模块100、驱动晶体管m1、存储模块200、发光控制模块300、发光模块oled、第一初始化模块400、第二初始化模块500和第三初始化模块600。
第一初始化模块400包括第二晶体管m2，第二晶体管m2的栅极作为第一初始化模块400的控制端，第二晶体管m2的第一极与第一参考电压输入端ref1电连接，第二晶体管m2的第二极与驱动晶体管m1的栅极电连接。
第二初始化模块500包括第三晶体管m3，第三晶体管m3的栅极作为第二初始化模块500的控制端，第三晶体管m3的第一极与第二参考电压输入端ref2电连接，第三晶体管m3的第二极与驱动晶体管m1的第一极电连接。
数据写入模块100包括第四晶体管m4和第五晶体管m5。第四晶体管m4的栅极与第二扫描信号输入端s2电连接，第四晶体管m4的第一极与数据信号输入端data电连接，第四晶体管m4的第二极与驱动晶体管m1的第一极电连接。第五晶体管m5的栅极与第二扫描信号输入端s2电连接，第五晶体管m5的第一极与驱动晶体管m1的第二极电连接，第五晶体管m5的第二极与驱动晶体管m1的栅极电连接。
发光控制模块300包括第六晶体管m6和第七晶体管m7。第六晶体管m6的栅极与发光控制信号输入端em电连接，第六晶体管m6的第一极与第一电源vdd电连接，第六晶体管m6的第二极与驱动晶体管m1的第一极电连接。第七晶体管m7的栅极与发光控制信号输入端em电连接，第七晶体管m7的第一极与驱动晶体管m1的第二极电连接，第七晶体管m7的第二极与发光模块oled的阳极电连接。
第三初始化模块600包括第八晶体管m8，第八晶体管m8的栅极作为第三初始化模块600的控制端，第八晶体管m8的第一极作为第三初始化模块600的第一端，第八晶体管m8的第二极作为第三初始化模块600的第二端。
存储模块200包括电容cst，电容cst的第一极与第一电源vdd电连接，电容cst的第二极与驱动晶体管m1的栅极电连接。
图10为本发明实施例提供的另一种像素电路的驱动时序图。参见图10，示例性地，像素电路中的各晶体管均为p型晶体管，当p型晶体管的栅极为低电平时导通，当p型晶体管的栅极为高电平时关闭。发光模块为发光二极管，发光二极管的阳极与第七晶体管m7的第二极电连接，发光二极管的阴极与第二电源vss电连接。像素电路的驱动时序包括第一阶段t1、第二阶段t2、第三阶段t3和第四阶段t4。
第一阶段t1，又称为第一初始化阶段，发光控制信号v_em为高电平，第一扫描信号v_s1为低电平，第二扫描信号v_s2为高电平，第三扫描信号v_s3为高电平。第四晶体管m4和第五晶体管m5在第二扫描信号v_s2的控制下关闭。第六晶体管m6和第七晶体管m7在发光控制信号v_em的控制下关闭。第八晶体管m8在第三扫描信号v_s3的控制下关闭。第二晶体管m2在第一扫描信号v_s1的控制下导通，第一参考电压v_ref1对电容cst的第二极(n1节点)初始化，为下一阶段的数据电压写入做准备，清除上一帧的残余电位。第三晶体管m3在第一扫描信号v_s1的控制下导通，第二参考电压v_ref2对驱动晶体管m1的第一极初始化，且v_ref1≥v_ref2，确保驱动晶体管m1的vgs≥0。在第一阶段t1，完成了对驱动晶体管m1的初始化，减小了驱动晶体管m1的迟滞，进而改善了残影。
第二阶段t2，又称为数据写入阶段，发光控制信号v_em为高电平，第一扫描信号v_s1为高电平，第二扫描信号v_s2为低电平，第三扫描信号v_s3为高电平。第二晶体管m2和第三晶体管m3在第一扫描信号v_s1的控制下关闭。第六晶体管m6和第七晶体管m7在发光控制信号v_em的控制下关闭。第八晶体管m8在第三扫描信号v_s3的控制下关闭。第四晶体管m4和第五晶体管m5在第二扫描信号v_s2的控制下导通，驱动晶体管m1经初始化后导通，数据电压v_data经第四晶体管m4，驱动晶体管m1和第五晶体管m5写入电容cst的第二极(n1节点)，当n1节点的电位由第一参考电压v_ref1写至v_data-|vth|时，驱动晶体管m1关闭。
第三阶段t3，又称为第二初始化阶段，发光控制信号v_em为高电平，第一扫描信号v_s1为高电平，第二扫描信号v_s2为高电平，第三扫描信号v_s3为低电平。第二晶体管m2和第三晶体管m3在第一扫描信号v_s1的控制下关闭。第四晶体管m4和第五晶体管m5在第二扫描信号v_s2的控制下关闭。第六晶体管m6和第七晶体管m7在发光控制信号v_em的控制下关闭。第八晶体管m8在第三扫描信号v_s3的控制下导通，第一参考电压v_ref1通过第八晶体管m8写入发光模块oled的阳极。在第三阶段t3，完成了对发光模块oled的阳极初始化。
第四阶段t4，又称为发光阶段，发光控制信号v_em为低电平，第一扫描信号v_s1为高电平，第二扫描信号v_s2为高电平，第三扫描信号v_s3为高电平。第二晶体管m2和第三晶体管m3在第一扫描信号v_s1的控制下关闭。第四晶体管m4和第五晶体管m5在第二扫描信号v_s2的控制下关闭。第八晶体管m8在第三扫描信号v_s3的控制下关闭。第六晶体管m6和第七晶体管m7在发光控制信号v_em的控制下导通。驱动晶体管m1的栅极电压为v_data-|vth|，故此时驱动晶体管m1电流为：
由此可见，驱动电流id由数据电压v_data控制，而不受驱动晶体管m1的阈值电压vth的影响。驱动晶体管m1的阈值电压vth被补偿。因此，本发明实施例在不影响驱动晶体管m1的阈值电压vth补偿的基础上，以及驱动晶体管m1的第一极和栅极同时初始化，实现了驱动晶体管m1的初始化，减小了驱动晶体管m1的迟滞，进而改善了残影。
本发明实施例还提供了一种显示面板。图11为本发明实施例提供的一种显示面板的结构示意图。参见图11，该显示面板包括本发明任意实施例所提供的像素电路10，其技术原理和产生的效果类似，不再赘述。
继续参见图11，可选地，显示面板还包括多条第一扫描线20、多条数据线30、多条第一参考电压线40、多条第二参考电压线50。第一扫描线20与像素电路10的第一扫描信号的输入端电连接，第一扫描线20向电连接的像素电路10提供第一扫描信号，即第一扫描线20同时向第一初始化模块和第二初始化模块提供控制信号；数据线30与像素电路10的数据信号输入端电连接，数据线向电连接的像素电路10提供数据电压；第一参考电压线40与像素电路10的第一参考电压输入端电连接，第一参考电压线40向电连接的像素电路10提供第一参考电压；第二参考电压线50与像素电路10的第二参考电压输入端电连接，第二参考电压线50向电连接的像素电路10提供第二参考电压。
继续参见图11，可选地，显示面板还包括行扫描模块1，行扫描模块1位于显示面板的非显示区。多条第一扫描线20与行扫描模块1电连接，第一扫描信号由行扫描模块1提供。本发明实施例设置第一初始化模块和第二初始化模块均由第一扫描线20提供控制信号。显示面板采用较少的时序控制信号实现了改善驱动晶体管的迟滞效应，实现了对像素电路的控制。对于显示面板来说，可以简化行扫描模块1的电路结构，从而有利于减小显示面板的边框。
本发明实施例还提供了一种像素电路的驱动方法，该驱动方法适用于本发明任意实施例所提供的像素电路。图12为本发明实施例提供的一种像素电路的驱动方法的流程示意图。参见图12，该像素电路的驱动方法包括以下步骤。
s110、第一阶段，向第一扫描信号输入端输入第一扫描信号，控制第一初始化模块和第二初始化模块导通；第一参考电压通过第一初始化模块写入驱动晶体管的栅极，以及第二参考电压通过第二初始化模块写入驱动晶体管的第一极。
s120、第二阶段，向数据写入模块的控制端输入控制信号，控制数据写入模块导通，向数据信号输入端输入数据电压，将数据电压依次通过驱动晶体管的第一极和第二极写入驱动晶体管的栅极；存储模块用于存储驱动晶体管的栅极的电位。
s130、第三阶段，向发光控制模块的控制端输入控制信号，控制发光控制模块导通，驱动晶体管产生驱动电流驱动发光模块发光。
本发明实施例通过在第一阶段对驱动晶体管的栅极和第一极同时初始化，释放了驱动晶体管m1的沟道界面被捕获的衬底中的多子，从而有利于驱动晶体管m1的迟滞效应(即电应力)对驱动电流产生的影响。即本发明实施例使得各像素电路中驱动晶体管m1的起始工作状态相同，上一帧栅源电压差不同的驱动晶体管m1可恢复到相同的工作状态，使得由不同灰阶向同一灰阶转换时，驱动电流的大小相同，发光器件的发光亮度一致，进而改善残影，提升显示面板的显示效果。
另外，本发明实施例无需在显示面板中另外增加扫描线，无需在像素电路的驱动过程中另外增加新的时序，以较低的改进成本实现了对驱动晶体管的初始化。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
1.一种像素电路，其特征在于，包括：数据写入模块、驱动晶体管、存储模块、发光控制模块、发光模块、第一初始化模块和第二初始化模块；
所述数据写入模块用于在其控制端输入的控制信号的控制下，将数据电压依次通过所述驱动晶体管的第一极和第二极写入所述驱动晶体管的栅极；所述存储模块用于存储所述驱动晶体管的栅极的电位；
所述发光控制模块、所述驱动晶体管和所述发光模块连接于第一电源和第二电源之间；所述发光控制模块用于在其控制端输入的控制信号的控制下导通，以使所述驱动晶体管产生驱动电流；
所述第一初始化模块连接于第一参考电压输入端和所述驱动晶体管的栅极之间；所述第一初始化模块用于在其控制端输入的控制信号的控制下，对所述驱动晶体管的栅极进行初始化；
所述第二初始化模块连接于第二参考电压输入端和所述驱动晶体管的第一极之间；所述第二初始化模块用于在其控制端输入信号的控制下，对所述驱动晶体管的第一极进行初始化；
所述第一初始化模块和所述第二初始化模块的控制端均与第一扫描信号输入端电连接。
2.根据权利要求1所述的像素电路，其特征在于，
所述驱动晶体管为p型晶体管，所述第一参考电压输入端输入的第一参考电压大于或等于所述第二参考电压输入端输入的第二参考电压。
3.根据权利要求1所述的像素电路，其特征在于，
所述驱动晶体管为n型晶体管，所述第一参考电压输入端输入的第一参考电压小于或等于所述第二参考电压输入端输入的第二参考电压。
4.根据权利要求1所述的像素电路，其特征在于，所述第一参考电压输入端复用为所述第二参考电压输入端。
5.根据权利要求1所述的像素电路，其特征在于，所述第一初始化模块包括第二晶体管，所述第二晶体管的栅极作为所述第一初始化模块的控制端，所述第二晶体管的第一极与所述第一参考电压输入端电连接，所述第二晶体管的第二极与所述驱动晶体管的栅极电连接；
所述第二初始化模块包括第三晶体管，所述第三晶体管的栅极作为所述第二初始化模块的控制端，所述第三晶体管的第一极与所述第二参考电压输入端电连接，所述第三晶体管的第二极与所述驱动晶体管的第一极电连接。
6.根据权利要求1所述的像素电路，其特征在于，所述数据写入模块包括第四晶体管和第五晶体管；
所述第四晶体管的栅极与第二扫描信号输入端电连接，所述第四晶体管的第一极与数据信号输入端电连接，所述第四晶体管的第二极与所述驱动晶体管的第一极电连接；
所述第五晶体管的栅极与所述第二扫描信号输入端电连接，所述第五晶体管的第一极与所述驱动晶体管的第二极电连接，所述第五晶体管的第二极与所述驱动晶体管的栅极电连接。
7.根据权利要求1所述的像素电路，其特征在于，所述发光控制模块包括第六晶体管和第七晶体管；所述第六晶体管的栅极与发光控制信号输入端电连接，所述第六晶体管的第一极与所述第一电源电连接，所述第六晶体管的第二极与所述驱动晶体管的第一极电连接；
所述第七晶体管的栅极与所述发光控制信号输入端电连接，所述第七晶体管的第一极与所述驱动晶体管的第二极电连接，所述第七晶体管的第二极与所述发光模块的阳极电连接。
8.根据权利要求1所述的像素电路，其特征在于，还包括：第三初始化模块，所述第三初始化模块包括控制端、第一端和第二端，所述第三初始化模块的控制端与第三扫描信号输入端电连接，所述第三初始化模块的第一端与所述第一参考电压输入端电连接，所述第三初始化模块的第二端与所述发光模块的第一端电连接；
优选地，所述第三初始化模块包括第八晶体管，所述第八晶体管的栅极作为所述第三初始化模块的控制端，所述第八晶体管的第一极作为所述第三初始化模块的第一端，所述第八晶体管的第二极作为所述第三初始化模块的第二端。
9.一种显示面板，其特征在于，包括权利要求1-8任一项所述的像素电路。
10.一种像素电路的驱动方法，其特征在于，所述像素电路包括：数据写入模块、驱动晶体管、存储模块、发光控制模块、发光模块、第一初始化模块和第二初始化模块；
所述发光控制模块、所述驱动晶体管和所述发光模块连接于第一电源和第二电源之间；所述第一初始化模块连接于第一参考电压输入端和所述驱动晶体管的栅极之间；所述第二初始化模块连接于第二参考电压输入端和所述驱动晶体管的第一极之间；所述第一初始化模块和所述第二初始化模块的控制端均与第一扫描信号输入端电连接；
所述像素电路的驱动方法包括：
第一阶段，向所述第一扫描信号输入端输入第一扫描信号，控制所述第一初始化模块和所述第二初始化模块导通；所述第一参考电压通过第一初始化模块写入所述驱动晶体管的栅极，以及所述第二参考电压通过所述第二初始化模块写入所述驱动晶体管的第一极；
第二阶段，向所述数据写入模块的控制端输入控制信号，控制所述数据写入模块导通，向数据信号输入端输入数据电压，将所述数据电压依次通过所述驱动晶体管的第一极和第二极写入所述驱动晶体管的栅极；所述存储模块用于存储所述驱动晶体管的栅极的电位；
第三阶段，向所述发光控制模块的控制端输入控制信号，控制所述发光控制模块导通，所述驱动晶体管产生驱动电流驱动所述发光模块发光。
技术总结