本发明涉及集成电路，特别涉及一种输入信号斜率矫正的多相位选择内插器。
背景技术：
1、高速信号通讯中都存在多相位时钟的需求，既要满足多频率高速时钟输入的需求，同时还要满足多相位之间的线性度的需求，并且还要保证输出幅度的需求，所以反相器型多相位选择内插器的架构被广泛应用，能够通过调整两个相位的输出驱动能力的比例完成内插，得到线性的相位输出。但是该架构类型的内插器为了得到更好的输出线性度，需要输入的两个相位的波形上升和下降的斜率变小，尽可能的增加跳变的重叠时间，并且能够在工艺，供电电压，不同频率等因素的影响下保持一致的变化。
2、传统方案的输入斜率一般由仿真决定参数预先设定，控制负载电容单元进行调节，并且电路参数的预先设定，需要考虑工艺角变化，量产蒙特卡洛良率的需求，还有不同应用场景下内插器驱动电压的变化；同时内插器的输入时钟，还需要满足多个频率点的要求，这些变量之间由于是非相关性，很难找到适合的电路设计参数满足。
技术实现思路
1、本发明的目的在于提供一种输入信号斜率矫正的多相位选择内插器，以解决背景技术中的问题。
2、为解决上述技术问题，本发明提供了一种输入信号斜率矫正的多相位选择内插器，包括反相器型多相位选择内插器和自动校准控制模块；
3、所述反相器型多相位选择内插器用于产生0～360度之间的相位时钟输出；
4、所述自动校准控制模块用于调整所述相位选择器中负载电容单元数量，使所述反相器型多相位选择内插器产生不同相位之间变化更加线性的输出时钟。
5、在一种实施方式中，所述反相器型多相位选择内插器包括两个时钟多路控制单元的相位选择器、两个驱动比例可调的反相器；两个反相器的输出端互联完成相位内插，两个时钟多路控制单元的输出端分别连接两个反相器的输入端；每个时钟多路控制单元和反相器之间还连接有负载电容单元；通过时钟多路控制单元的控制，交替顺序选择0/90度、90/180度、180/270度、270/360度，四组相位相差90度的两个时钟送入比例可调的反相器，通过相位控制数字代码，调节反相器的驱动比例，进而得到相对于输入的0度相位具有0～360度位移的相位时钟输出。
6、在一种实施方式中，所述自动校准控制模块包括高速时钟敏感比较器和sar代码产生器；所述高速时钟敏感比较器和所述sar代码产生器串联；将原本90度的输入时钟的跳变时刻作为所述高速时钟敏感比较器的感应时刻，同时将经过斜率控制的0度时钟与阈值电压vth进行比较，通过比较结果，所述sar代码产生器按照sar逻辑的检索技术产生数字控制代码，动态调整负载电容单元的数量，满足两个时钟多路控制单元的输出时钟的上升和下降沿之间的重叠时间指标。
7、本发明提供的一种输入信号斜率矫正的多相位选择内插器，在现有使用广泛的时钟相位内插器的传统架构上进行改进，将内插器要求的相位相差90度的两个输入时钟的斜率，由原来的设计仿真主导的输入波形斜率设定，改进为sar方式检索自动校准的方式，使内插器的输出能够满足更好的线性度，能够更好的自动适配工艺角，蒙特卡洛仿真，和驱动供电电压的之间的非相关性变化，同时也能满足更宽的工作频率需求，增强设计的鲁棒性，减少仿真和设计难度，提高芯片的量产良率性能。
1.一种输入信号斜率矫正的多相位选择内插器，其特征在于，包括反相器型多相位选择内插器和自动校准控制模块；
2.如权利要求1所述的输入信号斜率矫正的多相位选择内插器，其特征在于，所述自动校准控制模块包括高速时钟敏感比较器和sar代码产生器；所述高速时钟敏感比较器和所述sar代码产生器串联；将原本90度的输入时钟的跳变时刻作为所述高速时钟敏感比较器的感应时刻，同时将经过斜率控制的0度时钟与阈值电压vth进行比较，通过比较结果，所述sar代码产生器按照sar逻辑的检索技术产生数字控制代码，动态调整负载电容单元的数量，满足两个时钟多路控制单元的输出时钟的上升和下降沿之间的重叠时间指标。
