本公开的实施例大体上涉及使用快速低功率解码器和缓慢高功率解码器的多挡位错误校正码(ecc)解码器。
背景技术：
1、多挡位ecc解码器方法是在许多快闪存储ecc解决方案中使用的经过尝试和论证的解码技术。与单挡位解码器相比，成本和功率效率是极大的。然而，此方法的缺点是对于稀少的高位错误率(ber)解码操作，解码是在较强但较慢的解码挡位上执行的。快速低功率解码器可每时钟处理较高数目的消息(可设计缓慢高功率解码器并行度以便维持跨越解码挡位的相同有功功率和总体低成本解决方案)。较强解码挡位的较低并行度使平均处理量降级且可能造成读取性能的问题。在多挡位ecc解码器中，具有不同算法、精度、时钟频率、并行度的若干挡位或模式或单独核心用以处置解码操作。
2、通常，低成本/低功率解码器是快速的且用以对具有较低ber的码字进行解码，且高成本/高功率解码器用以对具有高ber的码字进行解码。快速低功率解码器和缓慢高功率解码器也可级联使用。第一解码器对所有内容进行解码，且第二解码器对未通过第一解码尝试的码字进行解码。重要的是应注意，通常，快速低功率解码器具有高并行度(每时钟可计算许多消息)，而缓慢高功率解码器具有低并行度，因为成本和功率消耗较高。
3、在典型操作中，初始解码器用于整个解码操作且基于校验子权重(sw)而选择，因为sw是在解码操作的开始时计算，但重新计算和跟踪的成本高。当较低功率解码器不足以对数据进行解码时使用的解码器确实改变，且因此需要较高功率解码器。在此情形下，解码器从较低功率解码器切换到较高功率解码器，但此情形仅增加解码时延。
4、因此，此项技术中需要减少缓慢高功率解码的解码时延。
技术实现思路
1、本公开大体上涉及显著减少使用缓慢高功率解码器的针对码字的解码时间。并非以缓慢高功率或快速低功率对码字进行解码，本公开建议在解码过程期间在缓慢高功率解码与快速低功率解码之间切换，或在缓慢高功率解码之后执行快速低功率解码以减少解码时延。控制器将首先基于预定因数而确定是以缓慢高功率开始解码还是以快速低功率开始解码。一旦确定解码功率，则解码将开始。在解码过程期间，解码到达从第一功率拉杆解码器的转变，其将切换到第二功率电平解码器。解码将在转变之后以第二解码功率电平继续，直到解码完成或如果针对不充分解码需要进行另一切换。
2、在一个实施例中，一种控制器包括：第一解码器，其中所述第一解码器以第一功率效率电平操作；第二解码器，其中所述第二解码器以低于所述第一功率效率电平的第二功率效率电平操作；以及解码器管理器，其耦合到所述第一解码器和所述第二解码器，其中所述解码器管理器被配置成：将经编码数据引导到所述第一解码器以用于解码；检测所述解码中所述数据被充分解码以能够由所述第二解码器解码的点；以及将充分解码的数据引导到所述第二解码器。
3、在另一实施例中，一种控制器包括：第一解码器，其以第一解码电平操作；第二解码器，其以低于所述第一电平的第二解码电平操作；以及解码器管理器，其耦合到所述第一解码器和所述第二解码器，其中所述解码器管理器被配置成：将经编码数据引导到所述第一解码器以用于部分地对所述数据进行解码；以及将部分解码的数据引导到所述第二解码器。可区分所述两个解码器的示例性因数包含功率、解码算法、速度(并行度)、时钟频率、硅面积和/或其组合。
4、在另一实施例中，一种控制器包括：用于以第一功率效率电平对数据进行解码的第一构件；用于以低于所述第一功率效率电平的第二功率效率电平对数据进行解码的第二构件；以及解码管理器，其耦合到用于对数据进行解码的所述第一构件和用于对数据进行解码的所述第二构件，其中所述解码管理器被配置成：从模拟在用于对数据进行解码的所述第一构件中对数据进行解码获得第一解码信息；从模拟在用于对数据进行解码的所述第二构件中对数据进行解码获得第二解码信息；将所述第一解码信息和所述第二解码信息递送到分类器；以及基于所述递送而创建分类器权重和偏置。
1.一种控制器，其包括：
2.根据权利要求1所述的控制器，其中所述检测包括使用推断电路执行低复杂性推断功能。
3.根据权利要求2所述的控制器，其中所述推断电路包含乘法器和耦合到所述乘法器的加法器。
4.根据权利要求3所述的控制器，其中所述推断电路进一步包含耦合到所述加法器的累加器。
5.根据权利要求1所述的控制器，其中所述解码器管理器进一步包含机器学习(ml)分类器。
6.根据权利要求5所述的控制器，其中所述ml分类器被训练以执行所述检测。
7.根据权利要求6所述的控制器，其中所述训练离线进行。
8.根据权利要求5所述的控制器，其中所述ml分类器被配置成确定在回顾窗口中由所述第一解码器翻转的位翻转的数目。
9.根据权利要求5所述的控制器，其中所述ml分类器被配置成确定在回顾窗口中所述第一解码器的未被满足的奇偶校验的数目。
10.一种控制器，其包括：
11.根据权利要求10所述的控制器，其中所述解码器管理器进一步被配置成计算经编码数据的校验子权重(sw)。
12.根据权利要求11所述的控制器，其中所述解码器管理器进一步被配置成将计算的sw与阈值进行比较。
13.根据权利要求10所述的控制器，其中所述解码器管理器进一步被配置成在预定时间周期之后将所述部分解码的数据引导到所述第二解码器。
14.根据权利要求10所述的控制器，其中所述解码器管理器进一步被配置成确定所述第二解码器在对所述部分解码的数据进行解码中失败。
15.根据权利要求14所述的控制器，其中所述解码器管理器进一步被配置成将所述部分解码的数据发送回到所述第一解码器。
16.根据权利要求10所述的控制器，其中所述解码器管理器进一步被配置成检测在所述第一解码器中对所述经编码数据进行解码中所述部分解码的数据能够发送到所述第二解码器的点。
17.一种控制器，其包括：
18.根据权利要求17所述的控制器，其中获得第一解码信息、获得第二解码信息、递送和创建离线进行。
19.根据权利要求17所述的控制器，其中所述解码管理器被配置成确定用于对数据进行解码的所述第一构件和用于对数据进行解码的所述第二构件的未被满足的奇偶校验的数目。
20.根据权利要求17所述的控制器，其中所述解码管理器被配置成将所述经分类权重和偏置递送到推断电路。
