本申请的实施例涉及半导体结构及其形成方法。
背景技术：
1、电子工业对能够同时支持更多越来越复杂和先进的功能的更小和更快的电子设备的需求不断增长。因此，在半导体工业中，制造低成本、高性能和低功耗集成电路(ic)的趋势持续存在。到目前为止，这些目标在很大程度上已经通过按比例缩小半导体ic尺寸(例如，最小部件尺寸)实现，从而提高了生产效率并且降低了相关成本。然而，这种缩放也增加了半导体制造工艺的复杂性。因此，实现半导体ic和器件的持续进步需要半导体制造工艺和技术的类似进步。
2、随着器件尺寸不断缩小，后段制程互连结构可能占ic芯片的寄生电容的一半以上，这可能转化为50％以上的动态功率损耗。为了图案化的目的，互连结构包括不同性质的各种介电层。存在降低归因于互连结构中的不同介电层的动态功率损耗的需求。
技术实现思路
1、根据本申请的一个实施例，提供了一种形成半导体结构的方法，包括：接收工件，工件包括嵌入第一介电层中的第一导电部件；在第一导电部件上方选择性地沉积覆盖层；在覆盖层上方沉积第一蚀刻停止层(esl)；在第一蚀刻停止层上方沉积粘合层；在粘合层上方沉积第二蚀刻停止层；在第二蚀刻停止层上方沉积第二介电层；形成穿过第二介电层、第二蚀刻停止层、粘合层和第一蚀刻停止层的开口以暴露覆盖层；以及在开口中形成第二导电部件，其中，第二蚀刻停止层的密度大于第一蚀刻停止层的密度。
2、根据本申请的另一个实施例，提供了一种形成半导体结构的方法，包括：接收工件，工件包括嵌入第一介电层中的第一导电部件；在第一导电部件上方选择性地沉积覆盖层；使用第一等离子体增强化学气相沉积(pecvd)工艺在覆盖层上方沉积第一蚀刻停止层(esl)；在第一蚀刻停止层上方沉积粘合层；使用第二等离子体增强化学气相沉积工艺在粘合层上方沉积第二蚀刻停止层；在第二蚀刻停止层上方沉积第二介电层；形成穿过第二介电层、第二蚀刻停止层、粘合层和第一蚀刻停止层的开口以暴露覆盖层；以及在开口中形成第二导电部件，其中，第一等离子体增强化学气相沉积工艺和第二等离子体增强化学气相沉积工艺中的每个包括高频脉冲和低频脉冲，其中，在第一等离子体增强化学气相沉积工艺中，在高频脉冲期间引入含氮前体的等离子体，其中，在第二等离子体增强化学气相沉积工艺中，在高频脉冲和低频脉冲期间引入含氮前体的等离子体。
3、根据本申请的又一个实施例，提供了一种半导体结构，包括：第一导电部件，设置在第一介电层中；覆盖层，设置在第一导电部件上；第一蚀刻停止层(esl)，设置在覆盖层和第一介电层的顶面上方并且与覆盖层和第一介电层的顶面接触；粘合层，设置在第一蚀刻停止层上；第二蚀刻停止层，设置在粘合层上；第二介电层，位于第二蚀刻停止层上方；以及第二导电部件，延伸穿过第二介电层、第二蚀刻停止层、粘合层和第二蚀刻停止层以接触覆盖层，其中，第二蚀刻停止层的密度大于第一蚀刻停止层的密度。
4、本申请的实施例涉及用于互连结构的蚀刻停止层。
1.一种形成半导体结构的方法，包括：
2.根据权利要求1所述的方法，其中，所述粘合层包括氮化铝或氮化硅。
3.根据权利要求1所述的方法，其中，所述第一蚀刻停止层和所述第二蚀刻停止层包括碳氮化硅。
4.根据权利要求1所述的方法，其中，所述第二蚀刻停止层的介电常数大于所述第一蚀刻停止层的介电常数。
5.根据权利要求1所述的方法，还包括：
6.根据权利要求1所述的方法，还包括：
7.根据权利要求6所述的方法，其中，所述第三介电层包括气隙。
8.一种形成半导体结构的方法，包括：
9.根据权利要求8所述的方法，其中，所述第一蚀刻停止层和所述第二蚀刻停止层包括碳氮化硅。
10.一种半导体结构，包括：
