本技术涉及模拟或数模混合集成电路，特别涉及一种高精度时序控制的逐次逼近型模数转换器。
背景技术：
1、近年来，随着集成电路制造技术的不断发展，cmos器件的特征尺寸不断减小，集成电路的工作电压也不断降低，在深亚微米工艺下，模数转换器的工作速度得到了极大的提高，同时，功耗进一步降低。模数转换器的时序技术作为模数转换器的核心组技术，直接影响模数转换器的速度和精度，在模数转换器中，减小时序中不必要的延迟，成为提升模数转换器速度的关键技术。
2、sar adc作为主要的adc结构之一，其特点是功耗低，面积小，随着集成电路制造工艺的不断演进，sar adc的转换速度明天提升，同时，它和数字电路工艺兼容的特点使得saradc成为近几年adc研究的热点领域。
3、通过传统结构的工作原理可知，传统逐次逼近型模数转换器的时序装置存在三个问题：1、比较器输出信号va1始终要等待比较器比较完成之后再产生上升沿，在低位逐次逼近过程中，由于电容阵列建立速度很快，比较器的比较时钟信号cp需要通过输出信号va1更快的产生，传统技术增加了不必要的环路延迟时间。2、最低延迟为延迟模块的最小延迟，不能再继续减小延迟时间。3、延迟选择模式比较单一，当高延迟模式结束后，只能工作在低延迟模式。
4、有鉴于此，目前亟需一种高精度时序控制的逐次逼近型模数转换器，解决上述问题的不足。
技术实现思路
1、鉴于以上所述现有技术的缺点，本技术提出一种高精度时序控制的逐次逼近型模数转换器，主要解决了现有技术中比较器输出信号va1始终要等待比较器比较完成之后再产生上升沿，在低位逐次逼近过程中，由于电容阵列建立速度很快，比较器的比较时钟信号cp需要通过输出信号va1更快的产生，传统技术增加了不必要的环路延迟时间；最低延迟为延迟模块的最小延迟，不能再继续减小延迟时间；延迟选择模式比较单一，当高延迟模式结束后，只能工作在低延迟模式等三个问题。
2、本技术为了实现上述目的具体采用以下技术方案：
3、一种高精度时序控制的逐次逼近型模数转换器，比较器时序装置、逐次逼近逻辑电路、第二控制信号产生电路和开关电容阵列，所述比较器时序装置的输出通过逐次逼近逻辑电路产生第一控制信号，并将第一控制信号作为输入端发送到第二控制信号产生电路产生第二控制信号，通过所述第二控制信号控制开关电容阵列进行切换产生残差电压，比较器再对残差电压进行逐次比较，最终使得开关电容阵列产生的残差电压逐渐逼近于0；
4、其中：所述比较器时序装置包括预放大级、锁存器和比较器输出时序控制电路，所述预放大级被配置为：正负信号输入端接所述开关电容阵列输出的残差电压、时钟信号输入端接时钟信号cp、正信号输出端接锁存器的负信号输入端、负信号输出端接锁存器的正信号输入端；
5、所述锁存器被配置为：时钟信号输入端接时钟信号cp、正信号输出端输出信号von、负信号输出端输出信号vop；
6、所述比较器输出时序控制电路包括或门or2，所述信号von和信号vop作为或门or2的输入信号，所述或门or2的输出和时钟信号cp作为选择单元的输入信号，所述选择单元受控于第二控制信号vx，当第二控制信号vx为低电平时，选择单元将或门or2的输出作为所述比较器输出时序控制电路的输出，输出信号va1到延迟逻辑时序装置，当控制信号第二控制信号vx为高电平时，选择单元将时钟信号cp作为所述比较器输出时序控制电路的输出，输出信号va1到延迟逻辑时序装置；
7、所述时钟信号cp由延迟逻辑时序装置产生。
8、作为一种可选的技术方案，所述延迟逻辑时序装置包括大延迟通道和小延迟通道，所述大延迟通道和所述小延迟通道的输出作为或门or7的输入信号，或门or7的输出信号为时钟信号cp。
9、作为一种可选的技术方案，所述大延迟通道包括或门or3、or4，延迟单元和第一反相器；
10、所述或门or3被配置为：模数转换器的使能信号enn和采样信号clks作为所述或门or3的输入信号，输出作为所述或门or4的输入信号；
11、所述或门or4被配置为：第二控制信号vx、输出信号va1和所述或门or3的输出作为所述或门or4的输入信号，输出通过延迟单元作为第一反相器的输入信号，且所述第一反相器的输出作为或门or7的输入信号。
12、作为一种可选的技术方案，所述小延迟通道包括或门or5、or6，第二反相器和第三反相器；
13、所述or5被配置为：模数转换器的使能信号enn和采样信号clks作为所述或门or5的输入信号，输出作为所述或门or6的输入信号；
14、所述或门or6被配置为：输出信号va1和所述或门or5的输出作为所述或门or4的输入信号，所述第二控制信号vx通过第二反相器连接所述或门or6的输入端也作为所述或门or6的输入信号，输出作为第三反相器的输入信号，且所述第三反相器的输出作为或门or7的输入信号。
15、作为一种可选的技术方案，所述时钟信号cp由延迟逻辑时序装置产生的具体过程为：
16、模数转换器的使能信号enn和采样信号clks作为或门or3和or5的输入信号，假设低电平使能，当使能信号enn为高电平时，时钟信号cp为低电平，当使能信号enn为低电平且采样信号clks为高电平时，比较器处于复位状态，输出信号va1为低电平，同时设置第二控制信号vx为低电平，从而或门or7输出的时钟信号cp为低电平；
17、当采样结束后，采样信号clks变为低电平；若此时第二控制信号vx为0，则所述延迟逻辑时序装置选择大延迟通道，经过延迟单元进行较大延迟后，比较器时钟信号cp输出上升沿，比较器进行第一次比较；
18、当比较器完成第一次比较后，输出信号va1由低电平变为高电平，若此时第二控制信号vx仍然为0，则时钟信号cp经过延迟后变为低电平；若此时第二控制信号vx为1，则所述延迟逻辑时序装置选择小延迟通道，时钟信号cp经过延迟后变为低电平；
19、按照上述循环，直至完成整个逐次逼近过程。
20、作为一种可选的技术方案，所述开关电容阵列包括桥接电容cc，以桥接电容cc为分界点分为两组分段电容；
21、第一组分段电容依次包括：c1、c2、c3、…、cn，其电容值依次减小；
22、第二组分段电容依次包括：cn+1、cn+2、cn+3、…、cn+m，其电容值依次减小，
23、其中，n和m为大于0的自然数， cn为权重电容；所述权重电容cn+1的电容值大于权重电容cn+1高位的电容cn。
24、作为一种可选的技术方案，所述第二控制信号产生电路包括第一传输门、第二传输门和反相器，所述第一传输门的一端接低位上升沿信号ckn+2，所述第二传输门的一端接高位上升沿信号ck2，所述第一传输门的另一端和所述第二传输门的另一端相互连接并作为输出端，输出第二控制信号vx；
25、所述反相器的输入端接高位上升沿和低位上升沿信号之间的一个上升沿信号ckn+1，所述上升沿信号ckn+1同时接第一传输门的nmos栅极和第二传输门的pmos栅极，所述反相器的输出同时接接第一传输门的pmos栅极和第二传输门的nmos栅极；
26、所述上升沿信号ckn+2、上升沿信号ckn+1、上升沿信号ck2均属于第一控制信号，由逐次逼近逻辑电路产生。
27、作为一种可选的技术方案，所述第二控制信号产生电路产生第二控制信号的具体过程为：
28、当上升沿信号ck2到来之前，上升沿信号ckn+1为低电平，第二传输门导通，第一传输门断开，所述第二控制信号vx为低电平，所述延迟逻辑时序装置选择大延迟通道。
29、作为一种可选的技术方案，所述第二控制信号产生电路产生第二控制信号的具体过程为：
30、当上升沿信号ck2到来之后，上升沿信号ckn+1到来之前，上升沿信号ck2为高电平，此时上升沿ckn+1为低电平，第二传输门导通，第一传输门断开，所述第二控制信号vx为高电平，所述延迟逻辑时序装置选择小延迟通道
31、本技术的有益效果包括：
32、1、通过比较器的时序装置，使得比较器的输出信号va1，在需要较大延迟的情况下，通过比较器输出信号vop和von产生；在不需要较大延迟的情况下，直接通过时钟信号cp产生，从而在逐次逼近过程中减小了一个比较器的延迟；
33、2、通过延迟逻辑时序装置，使得延迟模块的最小延迟可以通过选择另一个小延迟通道进一步减小，从而在低位逐次逼近的过程中进一步减小不必要的环路延迟；
34、3、通过第二控制信号vx产生装置，使得延迟模式多元化，可以在不同延迟之间进行灵活切换，从而最大程度上优化了逐次逼近型模数转换器的延迟时间，提升了转换速度；
35、本技术的其他有益效果或优势将在具体实施方式中结合具体结构进行详细描述。
1.一种高精度时序控制的逐次逼近型模数转换器，其特征在于，包括比较器时序装置、逐次逼近逻辑电路、第二控制信号产生电路和开关电容阵列，所述比较器时序装置的输出通过逐次逼近逻辑电路产生第一控制信号，并将第一控制信号作为输入端发送到第二控制信号产生电路产生第二控制信号，通过所述第二控制信号控制开关电容阵列进行切换产生残差电压，比较器再对残差电压进行逐次比较，最终使得开关电容阵列产生的残差电压逐渐逼近于0；
2.如权利要求1所述的一种高精度时序控制的逐次逼近型模数转换器，其特征在于，所述延迟逻辑时序装置包括大延迟通道和小延迟通道，所述大延迟通道和所述小延迟通道的输出作为或门or7的输入信号，或门or7的输出信号为时钟信号cp。
3.如权利要求2所述的一种高精度时序控制的逐次逼近型模数转换器，其特征在于，所述大延迟通道包括或门or3、or4，延迟单元和第一反相器；
4.如权利要求3所述的一种高精度时序控制的逐次逼近型模数转换器，其特征在于，所述小延迟通道包括或门or5、or6，第二反相器和第三反相器；
5.如权利要求4所述的一种高精度时序控制的逐次逼近型模数转换器，其特征在于，所述时钟信号cp由延迟逻辑时序装置产生的具体过程为：
6.如权利要求1-5任一所述的一种高精度时序控制的逐次逼近型模数转换器，其特征在于，所述开关电容阵列包括桥接电容cc，以桥接电容cc为分界点分为两组分段电容；
7.如权利要求1所述的一种高精度时序控制的逐次逼近型模数转换器，其特征在于，所述第二控制信号产生电路包括第一传输门、第二传输门和反相器，所述第一传输门的一端接低位上升沿信号ckn+2，所述第二传输门的一端接高位上升沿信号ck2，所述第一传输门的另一端和所述第二传输门的另一端相互连接并作为输出端，输出第二控制信号vx；
8.如权利要求7所述的一种高精度时序控制的逐次逼近型模数转换器，其特征在于，所述第二控制信号产生电路产生第二控制信号的具体过程为：
9.如权利要求7所述的一种高精度时序控制的逐次逼近型模数转换器，其特征在于，所述第二控制信号产生电路产生第二控制信号的具体过程为：
