具有用于直接键合的导电特征的结构以及其形成方法与流程

专利2025-11-16  6



背景技术:

1、技术领域

2、该领域涉及用于直接键合的结构和方法,并且特别地涉及导电和非导电特征的混合直接键合。

3、相关技术的描述

4、半导体元件,诸如集成器件管芯或芯片,可以安装或堆叠在其它元件上。例如,半导体元件可以安装到载体,诸如插入物、重组晶片或元件等。作为另一个示例,半导体元件可以堆叠在另一个半导体元件的顶部上,例如,第一集成器件管芯可以堆叠在第二集成器件管芯上。半导体元件中的每一个半导体元件可以具有用于将半导体元件彼此机械和电键合的导电焊盘。

5、在没有中间粘合剂诸如焊料的情况下将元件直接键合在一起具有许多优势。然而,导电特征和非导电场区的直接混合键合可能具有挑战性。因此,持续需要用于形成在直接键合中使用的导电特征诸如导电焊盘的改进方法。


技术实现思路



技术特征:

1.一种用于形成元件的方法,所述方法包括:

2.根据权利要求1所述的方法,其中在所述第二导电材料的晶粒边界处存在少于百万分之20ppm的杂质。

3.根据权利要求1所述的方法,其中所述第二导电材料的平均晶粒度小于所述第一导电材料的平均晶粒度。

4.根据权利要求1所述的方法,其中所述提供所述导电特征包括分别提供所述第一导电材料和所述第二导电材料。

5.根据权利要求4所述的方法,其中所述提供所述第一导电材料包括部分地填充所述腔。

6.根据权利要求4所述的方法,其中所述提供所述第一导电材料包括:使用所述第一导电材料填充所述腔并且去除所述第一导电材料的一部分。

7.根据权利要求4所述的方法,还包括:在提供所述第二导电材料前,对所述第一导电材料进行退火。

8.根据权利要求4所述的方法,其中所述提供所述导电材料包括:通过等离子体气相沉积(pvd),在所述第一导电材料上方提供所述第二导电材料。

9.根据权利要求4所述的方法,其中所述第二导电材料通过以下被提供:以比用于提供所述第一导电材料的第一沉积工艺更高的电流密度进行电镀。

10.根据权利要求1所述的方法,其中所述准备所述键合表面包括:对所述非导电材料和所述第二导电材料的表面进行抛光。

11.根据权利要求1所述的方法,其中所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的10%。

12.根据权利要求11所述的方法,其中所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的5%。

13.根据权利要求12所述的方法,其中所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的2%。

14.根据权利要求1所述的方法,其中所述导电特征在所述键合表面处的面积小于7μm2。

15.根据权利要求1所述的方法,其中在横截面视图中,所述第二导电材料在所述键合表面处的最大晶粒横向面积小于2000nm2。

16.根据权利要求1所述的方法,其中所述第二导电材料在所述键合表面处的最大线性横向晶粒度小于200nm。

17.根据权利要求1所述的方法,其中所述第一导电材料和所述第二导电材料包括铜。

18.根据权利要求1所述的方法,还包括:在所述第一导电材料与所述第二导电材料之间提供中间层。

19.根据权利要求1所述的方法,其中所述第二导电材料的厚度小于所述导电特征的厚度的50%。

20.根据权利要求19所述的方法,其中所述第二导电材料的厚度小于所述导电特征的厚度的30%。

21.一种用于形成键合结构的方法,所述方法包括:

22.根据权利要求21所述的方法,其中在所述第二导电材料的晶粒边界处存在少于百万分之20ppm的杂质。

23.根据权利要求21所述的方法,其中所述直接键合所述第一元件和所述第二元件包括:在没有中间粘合剂的情况下直接键合所述第一非导电结构和所述第二非导电结构,以及在没有中间粘合剂的情况下直接键合所述第一导电特征和所述第二导电特征。

24.根据权利要求21所述的方法,其中所述提供所述第一元件包括:

25.根据权利要求24所述的方法,还包括:在提供所述第二导电材料前,对所述第一导电材料进行退火。

26.根据权利要求21所述的方法,还包括对所键合的第一元件和第二元件进行退火。

27.根据权利要求21所述的方法,还包括准备所述元件的所述键合表面用于直接键合。

28.根据权利要求27所述的方法,其中所述准备所述键合表面包括对所述非导电材料和所述第二导电材料的表面进行抛光。

29.根据权利要求21所述的方法,其中在直接键合所述第一元件和所述第二元件前,所述第二导电材料在线性横向尺寸上的最大晶粒度小于所述导电特征的所述线性横向尺寸的20%。

30.根据权利要求29所述的方法,其中在直接键合所述第一元件和所述第二元件前,所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的10%。

31.根据权利要求30所述的方法,其中在直接键合所述第一元件和所述第二元件前,所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的5%。

32.根据权利要求21所述的方法,其中所述导电特征的整个被暴露面积小于7μm2。

33.根据权利要求21所述的方法,其中在直接键合所述第一元件和所述第二元件前,所述第二导电材料的最大晶粒横向面积小于20002

34.根据权利要求21所述的方法,其中在直接键合所述第一元件和所述第二元件前,所述第二导电材料的最大线性横向晶粒度小于200nm。

35.根据权利要求21所述的方法,其中在直接键合所述第一元件和所述第二元件后,所述第二导电材料在线性横向尺寸上的最大晶粒度小于所述导电特征的所述线性横向尺寸的30%。

36.根据权利要求35所述的方法,其中在直接键合所述第一元件和所述第二元件后,所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的20%。

37.根据权利要求36所述的方法,其中在直接键合所述第一元件和所述第二元件后,所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的15%。

38.根据权利要求21所述的方法,其中在直接键合所述第一元件和所述第二元件后,所述第二导电材料在所述键合表面处的最大晶粒横向面积小于71000nm2。

39.根据权利要求21所述的方法,其中在直接键合所述第一元件和所述第二元件后,所述第二导电材料在所述键合表面处的最大线性横向晶粒度小于2μm。

40.根据权利要求21所述的方法,其中所述第一导电材料和所述第二导电材料包括铜。

41.根据权利要求21所述的方法,还包括在所述第一导电材料与所述第二导电材料之间提供中间层。

42.一种元件,包括:

43.根据权利要求42所述的元件,其中在所述第二导电材料的晶粒边界处存在少于百万分之20ppm的杂质。

44.根据权利要求42所述的元件,其中所述第二导电材料在所述线性横向尺寸上的平均晶粒度小于所述第一导电材料在所述线性横向尺寸上的平均晶粒度

45.根据权利要求42所述的元件,其中所述第二导电材料的厚度小于所述导电特征的厚度的50%。

46.根据权利要求45所述的元件,其中所述第二导电材料的厚度小于所述导电特征的厚度的30%。

47.根据权利要求42所述的元件,其中所述元件的所述键合表面被准备用于直接键合。

48.根据权利要求47所述的元件,其中所述键合表面具有小于2nm的均方根(rms)表面粗糙度。

49.根据权利要求42所述的元件,其中所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的10%。

50.根据权利要求49所述的元件,其中所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的5%。

51.根据权利要求50所述的元件,其中所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的2%。

52.根据权利要求42所述的元件,其中所述导电特征在所述键合表面处的所述线性横向尺寸小于7μm2。

53.根据权利要求42所述的元件,其中所述第二导电材料在所述键合表面处的最大晶粒横向面积小于2000nm2。

54.根据权利要求42所述的元件,其中所述第二导电材料在所述键合表面处的所述最大晶粒度小于200nm。

55.根据权利要求42所述的元件,其中所述第一导电材料和所述第二导电材料包括铜。

56.根据权利要求42所述的元件,还包括在所述第一导电材料与所述第二导电材料之间的中间层。

57.一种键合结构,包括:

58.根据权利要求57所述的键合结构,其中所述第二导电材料的厚度小于所述导电特征的厚度的50%。

59.根据权利要求58所述的键合结构,其中所述第二导电材料的厚度小于所述导电特征的厚度的30%。

60.根据权利要求57所述的键合结构,其中所述第一导电材料和所述第二导电材料包括铜。

61.根据权利要求57所述的键合结构,还包括在所述第一导电材料与所述第二导电材料之间的中间层。

62.根据权利要求57所述的键合结构,其中在直接键合所述第一元件和所述第二元件后,所述第二导电材料在线性横向尺寸上的最大晶粒度小于所述导电特征的所述线性横向尺寸的30%。

63.根据权利要求62所述的键合结构,其中在直接键合所述第一元件和所述第二元件后,所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的20%。

64.根据权利要求63所述的键合结构,其中在直接键合所述第一元件和所述第二元件后,所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的15%。

65.根据权利要求57所述的键合结构,其中在直接键合所述第一元件和所述第二元件后,所述第二导电材料在键合表面处的最大晶粒横向面积小于71000nm2。

66.根据权利要求57所述的键合结构,其中在直接键合所述第一元件和所述第二元件后,所述第二导电材料的最大线性横向晶粒度小于2μm。

67.一种用于形成元件的方法,所述方法包括:

68.根据权利要求67所述的方法,其中所述提供所述导电特征包括分别提供所述第一导电材料和所述第二导电材料。

69.根据权利要求68所述的方法,其中所述提供所述第一导电材料包括部分地填充所述腔。

70.根据权利要求68所述的方法,其中所述提供所述第一导电材料包括:使用所述第一导电材料填充所述腔,并且去除所述第一导电材料的一部分。

71.根据权利要求68所述的方法,还包括:在提供所述第二导电材料前,对所述第一导电材料进行退火。

72.根据权利要求68所述的方法,其中所述提供所述导电材料包括:通过气相沉积,在所述第一导电材料上方提供所述第二导电材料。

73.根据权利要求72所述的方法,其中所述气相沉积为物理气相沉积或化学气相沉积。

74.根据权利要求68所述的方法,其中所述第二导电材料通过以下被提供:以比用于提供所述第一导电材料的第一沉积工艺更高的电流密度进行电镀。

75.根据权利要求67所述的方法,还包括:准备所述元件的所述键合表面用于直接键合。

76.根据权利要求75所述的方法,其中所述准备所述键合表面包括:对所述非导电材料和所述第二导电材料的表面进行抛光。

77.根据权利要求67所述的方法,其中所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的5%。

78.根据权利要求77所述的方法,其中所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的2%。

79.根据权利要求67所述的方法,其中所述导电特征的整个被暴露面积小于7μm2。

80.根据权利要求67所述的方法,其中所述第二导电材料在所述键合表面处的最大晶粒横向面积小于2000nm2。

81.根据权利要求67所述的方法,其中所述第二导电材料的所述最大晶粒度小于200nm。

82.根据权利要求67所述的方法,其中所述第一导电材料和所述第二导电材料包括铜。

83.根据权利要求67所述的方法,还包括在所述第一导电材料与所述第二导电材料之间提供中间层。

84.根据权利要求67所述的方法,其中所述第二导电材料的厚度小于所述导电特征的厚度的50%。

85.根据权利要求84所述的方法,其中所述第二导电材料的厚度小于所述导电特征的厚度的30%。

86.一种用于形成键合结构的方法,所述方法包括:

87.根据权利要求86所述的方法,其中所述直接键合所述第一元件和所述第二元件包括:在没有中间粘合剂的情况下直接键合所述第一非导电结构和所述第二非导电结构,以及在没有中间粘合剂的情况下直接键合所述第一导电特征和所述第二导电特征。

88.根据权利要求86所述的方法,其中所述提供所述第一元件包括:

89.根据权利要求88所述的方法,还包括:在提供所述第二导电材料前,对所述第一导电材料进行退火。

90.根据权利要求86所述的方法,还包括:对所键合的第一元件和第二元件进行退火。

91.根据权利要求86所述的方法,还包括:准备所述元件的所述键合表面用于直接键合。

92.根据权利要求91所述的方法,其中所述准备所述键合表面包括:对所述非导电材料和所述第二导电材料的表面进行抛光。

93.根据权利要求86所述的方法,其中在直接键合所述第一元件和所述第二元件前,所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的5%。

94.根据权利要求93所述的方法,其中在直接键合所述第一元件和所述第二元件前,所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的2%。

95.根据权利要求86所述的方法,其中所述导电特征的整个被暴露面积小于7μm2。

96.根据权利要求86所述的方法,其中在直接键合所述第一元件和所述第二元件前,所述第二导电材料在所述键合表面处的最大晶粒横向面积小于2000nm2。

97.根据权利要求86所述的方法,其中在直接键合所述第一元件和所述第二元件前,所述第二导电材料的所述最大晶粒度小于200nm。

98.根据权利要求86所述的方法,其中在直接键合所述第一元件和所述第二元件后,所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸线性横向尺寸的30%。

99.根据权利要求98所述的方法,其中在直接键合所述第一元件和所述第二元件后,所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的20%。

100.根据权利要求99所述的方法,其中在直接键合所述第一元件和所述第二元件后,所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的15%。

101.根据权利要求86所述的方法,其中在直接键合所述第一元件和所述第二元件后,所述第二导电材料在所述键合表面处的最大晶粒横向面积小于71000nm2。

102.根据权利要求86所述的方法,其中在直接键合所述第一元件和所述第二元件后,所述第二导电材料的所述最大晶粒度小于2μm。

103.根据权利要求86所述的方法,其中所述第一导电材料和所述第二导电材料包括铜。

104.根据权利要求86所述的方法,还包括在所述第一导电材料与所述第二导电材料之间提供中间层。

105.一种元件,其包括:

106.根据权利要求105所述的元件,其中所述第二导电材料的厚度小于所述导电特征的厚度的50%。

107.根据权利要求106所述的元件,其中所述第二导电材料的厚度小于所述导电特征的厚度的30%。

108.根据权利要求105所述的元件,其中所述元件的所述键合表面被准备用于直接键合。

109.根据权利要求108所述的元件,其中所述键合表面具有小于2nm的均方根(rms)表面粗糙度。

110.根据权利要求105所述的元件,其中所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的5%。

111.根据权利要求110所述的元件,其中所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的2%。

112.根据权利要求105所述的元件,其中所述导电特征在所述键合表面处的面积小于7μm2。

113.根据权利要求105所述的元件,其中所述第二导电材料在所述键合表面处的最大晶粒横向面积小于2000nm2。

114.根据权利要求105所述的元件,其中所述第二导电材料的所述最大晶粒度小于200nm。

115.根据权利要求105所述的元件,其中所述第一导电材料和所述第二导电材料包括铜。

116.根据权利要求105所述的元件,还包括在所述第一导电材料与所述第二导电材料之间的中间层。

117.一种键合结构,包括:

118.根据权利要求117所述的键合结构,其中在所述第二导电材料的晶粒边界处存在少于百万分之20ppm的杂质。

119.根据权利要求117所述的键合结构,其中所述第二导电材料的厚度小于所述导电特征的厚度的50%。

120.根据权利要求118所述的键合结构,其中所述第二导电材料的厚度小于所述导电特征的厚度的30%。

121.根据权利要求117所述的键合结构,其中所述第一导电材料和所述第二导电材料包括铜。

122.根据权利要求117所述的键合结构,还包括在所述第一导电材料与所述第二导电材料之间的中间层。

123.根据权利要求117所述的键合结构,其中在直接键合所述第一元件和所述第二元件后,所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的20%。

124.根据权利要求123所述的键合结构,其中在直接键合所述第一元件和所述第二元件后,所述第二导电材料的所述最大晶粒度小于所述导电特征的所述线性横向尺寸的15%。

125.根据权利要求117所述的键合结构,其中在直接键合所述第一元件和所述第二元件后,所述第二导电材料在所述键合表面处的最大晶粒横向面积小于71000nm2。

126.根据权利要求117所述的键合结构,其中在直接键合所述第一元件和所述第二元件后,所述第二导电材料的所述最大晶粒度小于2μm。

127.根据权利要求117所述的键合结构,其中所述导电特征的整个被暴露面积小于7μm2。

128.一种在衬底中形成导电特征用于直接混合键合的方法,所述方法包括:

129.根据权利要求128所述的方法,其中所述第一导电材料的杂质水平等于或大于所述第二导电材料。

130.根据权利要求128所述的方法,其中所述第二沉积工艺为不在所述第二导电材料的晶粒边界处引入少于百万分之20ppm的杂质的情况下抑制晶粒生长的工艺。

131.根据权利要求128所述的方法,其中所述第一沉积工艺包括电镀工艺并且所述第二沉积工艺包括气相沉积工艺。

132.根据权利要求131所述的方法,其中所述电镀工艺使用大于2amp/dm2的电流密度。

133.根据权利要求128所述的方法,其中所述第一沉积工艺包括使用第一电流密度进行电镀,并且所述第二沉积工艺包括使用高于所述第一电流密度的第二电流密度进行电镀。

134.根据权利要求128所述的方法,其中所述第一沉积工艺包括电镀,并且所述第二沉积工艺包括气相沉积。

135.根据权利要求128所述的方法,其中所述第一导电材料和所述第二导电材料主要包括铜。


技术总结
公开了用于直接键合的结构和方法。键合结构可以包括第一元件和第二元件。第一元件可以包括具有非导电键合表面的第一非导电结构、从非导电键合表面至少部分地延伸穿过非导电结构的厚度的腔,以及具有被设置在腔中的第一导电材料以及第一导电材料上方的第二导电材料的第一导电特征。第二导电材料在线性横向尺寸上的最大晶粒度可以小于导电特征的线性横向尺寸的20%。在第二导电材料的晶粒边界处可以存在少于百万分之20(ppm)的杂质。

技术研发人员:G·G·小方丹,G·C·哈德孙,P·姆罗策克,C·E·尤佐,J·A·泰尔,G·高
受保护的技术使用者:美商艾德亚半导体接合科技有限公司
技术研发日:
技术公布日:2024/7/25
转载请注明原文地址: https://bbs.8miu.com/read-435387.html

最新回复(0)