本技术涉及高压集成电路，尤其涉及一种bcd工艺集成的驱动电路。
背景技术：
1、bcd工艺是在同一芯片上制作双极管bipolar，cmos和dmos器件，用以集成电路。高压集成电路(hvic，highvoltage integrated circuit)是一种带各种保护电路、低压控制电路、高压功率器件等功能的栅极驱动电路，它将电力电子与半导体技术结合，显著提高了整机的集成度和稳定性，具有简化外部电路设计、节能增效和提高性价比等优点。
2、由于传统的电平转换电路中的导通识别单元的漏端与地之间有寄生电容，所以与导通识别单元的漏端连接的器件需要给导通识别单元的漏端充电。当充电的速度不能弥补浮动阱的电源的抬升速度时，导通识别单元的漏端会出现异常低电平的现象，即出现共模干扰的现象，从而影响电平转换电路的电平转换效率。同时共模瞬态抗扰度较低，电平转换电路会受到共模噪声干扰，造成驱动电路的信号混乱，从而影响驱动电路的可靠性。
3、在实现本实用新型过程中，申请人发现现有技术中至少存在如下问题：
4、现有驱动电路的共模瞬态抗扰度较低，电平转换电路容易受共模噪声干扰，降低驱动电路的可靠性。
技术实现思路
1、本实用新型的目的在于提供一种bcd工艺集成的驱动电路，以解决现有技术中存在的现有驱动电路的共模瞬态抗扰度较低，电平转换电路容易受共模噪声干扰，降低驱动电路的可靠性的技术问题。本实用新型提供的诸多技术方案中的优选技术方案所能产生的诸多技术效果详见下文阐述。
2、为实现上述目的，本实用新型提供了以下技术方案：
3、本实用新型提供的一种bcd工艺集成的驱动电路，包括依次连接的脉冲电路、电平位移电路、共模信号处理电路、滤波电路和rs脉冲逻辑处理电路；所述电平位移电路包括并排设置的第一电平位移电路和第二电平位移电路；所述第一电平位移电路的输入端为所述电平位移电路的第一输入端，所述第一电平位移电路的输出端为所述电平位移电路的第一输出端，所述第一电平位移电路的输出端与所述共模信号处理电路的第一输入端连接；所述第二电平位移电路的输入端为所述电平位移电路的第二输入端，所述第二电平位移电路的输出端为所述电平位移电路的第二输出端，所述第二电平位移电路的输出端与所述共模信号处理电路的第二输入端连接。
4、优选的，所述第一电平位移电路包括第一nmos、第一电阻、第二电阻、第一钳位器件和第二钳位器件；
5、所述第一nmos的栅极为所述第一电平位移电路的输入端，所述第一nmos的漏极分别与所述第一电阻的第一端口、所述第一钳位器件的输入端、所述第二钳位器件的输出端和所述共模信号处理电路的第一输入端相连，所述第一nmos的源极与所述第二电阻的第一端口相连；
6、所述第一电阻的第二端口和所述第一钳位器件的输出端均与电源相连；所述第二钳位器件的输入端与地相连；所述第二电阻的第二端口分别与所述第一nmos的背栅和地相连。
7、优选的，所述第二电平位移电路包括第二nmos、第三电阻、第四电阻、第三钳位器件和第四钳位器件；
8、所述第二nmos的栅极为所述第二电平位移电路的输入端，所述第二nmos的漏极分别与所述第三电阻的第一端口、所述第三钳位器件的输入端、所述第四钳位器件的输出端和所述共模信号处理电路的第二输入端相连，所述第二nmos的的源极与所述第四电阻的第一端口相连；
9、所述第三电阻的第二端口和所述第三钳位器件的输出端均与电源相连；所述第四钳位器件的输入端与地相连；所述第四电阻的第二端口分别与所述第二nmos的背栅和地相连。
10、优选的，所述第一钳位器件为二极管、三极管或mos管，所述第二钳位器件为二极管、三极管或mos管，所述第三钳位器件为二极管、三极管或mos管，所述第四钳位器件为二极管、三极管或mos管。
11、优选的，所述共模信号处理电路包括第一反相器、第二反相器、第三反相器、第四反相器、第一或非门和第二或非门；
12、所述第一反相器的输入端为所述共模信号处理电路的第一输入端，所述第一反相器的输入端与所述电平位移电路的第一输出端相连，所述第一反相器的输出端分别与所述第二反相器的输入端和所述第二或非门的第一输入端相连；所述第二反相器的输出端与所述第一或非门的第一输入端相连；所述第一或非门的输出端为所述共模信号处理电路的第一输出端，所述第一或非门的输出端与所述滤波电路的第一输入端相连；
13、所述第三反相器的输入端为所述共模信号处理电路的第二输入端，所述第三反相器的输入端与所述电平位移电路的第二输出端相连，所述第三反相器的输出端分别与所述第四反相器的输入端和所述第一或非门的第二输入端相连；所述第四反相器的输出端与所述第二或非门的第二输入端相连；所述第二或非门的输出端为所述共模信号处理电路的第二输出端，所述第二或非门的输出端与所述滤波电路的第二输入端相连。
14、优选的，所述滤波电路包括并排设置的第一滤波电路和第二滤波电路；
15、所述第一滤波电路的输入端为所述滤波电路的第一输入端，所述第一滤波电路的输入端与所述共模信号处理电路的第一输出端相连；所述第一滤波电路的输出端为所述滤波电路的第一输出端，所述第一滤波电路的输出端与所述rs脉冲逻辑处理电路的第一输入端相连；
16、所述第二滤波电路的输入端为所述滤波电路的第二输入端，所述第二滤波电路的输入端与所述共模信号处理电路的第二输出端相连；所述第二滤波电路的输出端为所述滤波电路的第二输出端，所述第二滤波电路的输出端与所述rs脉冲逻辑处理电路的第二输入端相连。
17、优选的，所述第一滤波电路为lc滤波电路、rc滤波电路或延时滤波电路；所述第二滤波电路为lc滤波电路、rc滤波电路或延时滤波电路。
18、优选的，所述rs脉冲逻辑处理电路包括第一逻辑处理器、第二逻辑处理器和第五反相器；所述第一逻辑处理器的第一输入端为所述rs脉冲逻辑处理电路的第一输入端，所述第二逻辑处理器的第二输入端为所述rs脉冲逻辑处理电路的第二输入端；所述滤波电路的第一输出端与所述第一逻辑处理器的第一输入端相连，所述滤波电路的第二输出端与所述第二逻辑处理器的第二输入端相连；所述第一逻辑处理器的输出端分别与所述第五反相器的输入端和所述第二逻辑处理器的第一输入端相连，所述第二逻辑处理器的输出端与所述第一逻辑处理器的第二输入端相连；所述第五反相器的输出端为所述驱动电路的输出端。
19、优选的，所述第一逻辑处理器和所述第二逻辑处理器均为或非门或与非门。
20、优选的，所述脉冲电路的第一输出端与所述电平位移电路的第一输入端相连，所述所述脉冲电路向所述电平位移电路输送第一脉冲信号；所述脉冲电路的第二输出端与所述电平位移电路的第二输入端相连，所述所述脉冲电路向所述电平位移电路输送第二脉冲信号；所述脉冲电路的第一输入端为所述驱动电路的第一输入端；所述脉冲电路的第二输入端为所述驱动电路的第二输入端。
21、实施本实用新型上述技术方案中的一个技术方案，具有如下优点或有益效果：
22、本实用新型并排设置第一电平位移电路和第二电平位移电路，提高第一电平位移电路和第二电平位移电路之间共模瞬态抗扰度，保证驱动电路的可靠性。
1.一种bcd工艺集成的驱动电路，其特征在于，包括依次连接的脉冲电路(1)、电平位移电路(2)、共模信号处理电路(3)、滤波电路(4)和rs脉冲逻辑处理电路(5)；所述电平位移电路(2)包括并排设置的第一电平位移电路(21)和第二电平位移电路(22)；所述第一电平位移电路(21)的输入端为所述电平位移电路(2)的第一输入端，所述第一电平位移电路(21)的输出端为所述电平位移电路(2)的第一输出端，所述第一电平位移电路(21)的输出端与所述共模信号处理电路(3)的第一输入端连接；所述第二电平位移电路(22)的输入端为所述电平位移电路(2)的第二输入端，所述第二电平位移电路(22)的输出端为所述电平位移电路(2)的第二输出端，所述第二电平位移电路(22)的输出端与所述共模信号处理电路(3)的第二输入端连接。
2.根据权利要求1所述的bcd工艺集成的驱动电路，其特征在于，所述第一电平位移电路(21)包括第一nmos、第一电阻、第二电阻、第一钳位器件和第二钳位器件；
3.根据权利要求2所述的bcd工艺集成的驱动电路，其特征在于，所述第二电平位移电路(22)包括第二nmos、第三电阻、第四电阻、第三钳位器件和第四钳位器件；
4.根据权利要求3所述的bcd工艺集成的驱动电路，其特征在于，所述第一钳位器件为二极管、三极管或mos管，所述第二钳位器件为二极管、三极管或mos管，所述第三钳位器件为二极管、三极管或mos管，所述第四钳位器件为二极管、三极管或mos管。
5.根据权利要求1所述的bcd工艺集成的驱动电路，其特征在于，所述共模信号处理电路(3)包括第一反相器、第二反相器、第三反相器、第四反相器、第一或非门和第二或非门；
6.根据权利要求1所述的bcd工艺集成的驱动电路，其特征在于，所述滤波电路(4)包括并排设置的第一滤波电路(41)和第二滤波电路(42)；
7.根据权利要求6所述的bcd工艺集成的驱动电路，其特征在于，所述第一滤波电路(41)为lc滤波电路(4)、rc滤波电路(4)或延时滤波电路(4)；所述第二滤波电路(42)为lc滤波电路(4)、rc滤波电路(4)或延时滤波电路(4)。
8.根据权利要求1所述的bcd工艺集成的驱动电路，其特征在于，所述rs脉冲逻辑处理电路(5)包括第一逻辑处理器、第二逻辑处理器和第五反相器；所述第一逻辑处理器的第一输入端为所述rs脉冲逻辑处理电路(5)的第一输入端，所述第二逻辑处理器的第二输入端为所述rs脉冲逻辑处理电路(5)的第二输入端；所述滤波电路(4)的第一输出端与所述第一逻辑处理器的第一输入端相连，所述滤波电路(4)的第二输出端与所述第二逻辑处理器的第二输入端相连；所述第一逻辑处理器的输出端分别与所述第五反相器的输入端和所述第二逻辑处理器的第一输入端相连，所述第二逻辑处理器的输出端与所述第一逻辑处理器的第二输入端相连；所述第五反相器的输出端为所述驱动电路的输出端。
9.根据权利要求8所述的bcd工艺集成的驱动电路，其特征在于，所述第一逻辑处理器和所述第二逻辑处理器均为或非门或与非门。
10.根据权利要求1所述的bcd工艺集成的驱动电路，其特征在于，所述脉冲电路(1)的第一输出端与所述电平位移电路(2)的第一输入端相连，所述脉冲电路(1)向所述电平位移电路(2)输送第一脉冲信号；所述脉冲电路(1)的第二输出端与所述电平位移电路(2)的第二输入端相连，所述脉冲电路(1)向所述电平位移电路(2)输送第二脉冲信号；所述脉冲电路(1)的第一输入端为所述驱动电路的第一输入端；所述脉冲电路(1)的第二输入端为所述驱动电路的第二输入端。
