1.本实用新型涉及雷达干扰技术领域，具体而言，涉及一种雷达主瓣干扰系统。
背景技术：2.雷达是一个采用无线电波来确定物体的范围、角度或速度的探测系统。它可以用来检测飞机，船只，宇宙飞船，制导导弹，汽车，天气形成，地带。雷达系统包括发射机，收发天线，接收机和处理器，以确定对象属性。
3.雷达对抗是信息化战争的重要内容，对雷达进行有效干扰对于夺取信息战争的胜利有着重大意义。根据雷达自身工作过程中的特点，产生干扰信号进入雷达接收机，破坏其检测目标和测量目标信息。
4.现有的雷达主瓣干扰系统都需要依赖于平台，在部署时不容易部署到不同平台上，限制了其操作和使用，且灵活性较差。
技术实现要素：5.本实用新型的目的在于提供一种雷达主瓣干扰系统，其包括主机及附件，所述主机包括宽带射频模块、数字处理模块、电源模块以及数传模块，所述附件包括天线、射频电缆以及外接电池，基于独立的通信链路及供电系统，无需外部平台供电和数传，可快速方便地部署于各种平台，实现干扰系统的快速适配与运行，能够有效解决现有技术中干扰系统灵活性差，操作及使用不便的问题。
6.本实用新型的实施例通过以下技术方案实现：一种雷达主瓣干扰系统，包括主机及附件，所述主机包括宽带射频模块、数字处理模块、电源模块以及数传模块，所述附件包括天线、射频电缆以及外接电池；
7.所述电源模块与外接电池电连接，所述宽带射频模块、数字处理模块以及数传模块均与电源模块电连接，由供电电源进行供电；
8.所述宽带射频模块与数传模块均通过射频电缆连接至天线。
9.根据一种优选实施方式，所述宽带射频模块、数字处理模块以及数传模块均通过vpx母板与电源模块连接。
10.根据一种优选实施方式，所述数字处理模块由基带处理模块以及接口控制模块构成。
11.根据一种优选实施方式，所述基带处理模块与宽带射频模块通过射频电缆连接。
12.根据一种优选实施方式，所述接口控制模块包括中央处理器、第一fpga以及网络接口；
13.所述第一fpga与中央处理器连接，所述中央处理器与第一fpga均连接有一存储器，所述网络接口通过vpx母板连接至第一fpga。
14.根据一种优选实施方式，所述宽带射频模块包括宽带上变频器、宽带下变频器以及功率放大器。
15.根据一种优选实施方式，所述基带处理模块包括高速adc芯片、第二fpga以及高速dac芯片，所述高速adc芯片以及高速dac芯片均与第二fpga连接。
16.根据一种优选实施方式，所述基带处理模块还包括时钟clk，所述高速adc芯片、高速dac芯片以及第二fpga均与时钟clk连接。
17.根据一种优选实施方式，所述基带处理模块还包括内存ddr，所述内存ddr与第二fpga连接。
18.根据一种优选实施方式，所述宽带下变频器与高速adc芯片的信号输入端连接，所述宽带上变频器与功率放大器均与高速dac芯片的信号输出端连接。
19.本实用新型实施例的技术方案至少具有如下优点和有益效果：本实用新型所提供的雷达主瓣干扰系统，基于独立的通信链路及供电系统，无需外部平台供电和数传，可快速方便地部署于各种平台，实现干扰系统的快速适配与运行，能够有效解决现有技术中干扰系统灵活性差，操作及使用不便的问题。
附图说明
20.图1为本实用新型实施例1提供的主瓣干扰系统的组成示意；
21.图2为本实用新型实施例1提供的系统主机架构图；
22.图3为本实用新型实施例1提供的系统信号处理流程图；
23.图4为本实用新型实施例1提供的基带处理模块的组成示意；
24.图5为本实用新型实施例1提供的接口控制模块的组成示意；
25.图6为本实用新型实施例1提供的系统的结构示意图。
具体实施方式
26.为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。
27.实施例1
28.参考图1所示，图1为本实用新型实施例所提供的主瓣干扰系统的组成示意图。
29.本实用新型实施例提供一种雷达主瓣干扰系统，可同时或分时产生模拟回波与干扰信号，实现雷达主瓣干扰功能，以及雷达回波模拟功能。
30.具体地，本实用新型实施例提供的雷达主瓣干扰系统由主机及附件组成，其中所述主机包括宽带射频模块、数字处理模块、电源模块以及数传模块，所述附件包括天线、射频电缆以及外接电池；所述电源模块与外接电池电连接，所述宽带射频模块、数字处理模块以及数传模块均与电源模块电连接，由供电电源进行供电；所述宽带射频模块与数传模块均通过射频电缆连接至天线。在本实施例的一种实施方式中，雷达主瓣干扰系统上述功能模块按照3u_vpx模块标准进行综合一体化设计。模块及机箱机构件标准化设计，使得主机能够实现高集成度、低功耗、高可靠性以及维护的便利性。
31.参考图2所示，具体地，所述宽带射频模块、数字处理模块以及数传模块均通过vpx母板与电源模块连接，通过vpx母板进行数据交互、信号传输以及供电分配。
32.所述数字处理模块由基带处理模块以及接口控制模块构成，其中，参考图5所示，所述接口控制模块包括中央处理器、第一fpga以及网络接口；所述第一fpga与中央处理器连接，所述中央处理器与第一fpga均连接有一存储器，所述网络接口通过vpx母板连接至第一fpga。
33.基于上述结构设置，使得主板干扰系统的主机轻便紧凑，主机尺寸仅为200mm*130mm*143mm(不含把手、接头等部件)，重量可控制在6kg以内。进一步地，本系统的主机采用开放式背板加功能模块的设计，可在后期根据实际应用需求，对部分模块进行硬件、软件升级以提升扩展系统功能，例如通过提高宽带射频模块的接收灵敏度与发射功率，实现对更远距离的雷达目标进行回波模拟或干扰；或结合实际环境应用经验，对系统加载雷达数据库，更新回波模拟或干扰算法，采用最有效的干扰策略，提升系统的整体效能。
34.需要说明的是，在本实施例中，接口控制模块除对系统的工作时序、工作参数等进行综合管控外，还对系统侦收的雷达数据信息进行存储、读取，通过对目标的活动规律进行统计与综合分析可形成针对特定雷达信号环境的数据库。
35.参考图3及图4所示，所述基带处理模块包括高速adc芯片、第二fpga以及高速dac芯片，所述高速adc芯片以及高速dac芯片均与第二fpga连接。需要说明的是，在本实施例的一种实施方式中，基带处理模块采用了数字射频储频drfm技术，可实时处理瞬时带宽1ghz的中频信号，且处理方法不依赖于信号脉内调制方式，因此本系统能够适应当前主流的常规脉冲、脉冲多普勒、线性调频、相位编码、频率捷变、重频抖动、参差重频等脉冲雷达。而且由于系统采用单独的收、发通道和天线设计，可同时收发射频信号，因此系统也适用于连续波体制雷达。
36.所述基带处理模块还包括时钟clk，所述高速adc芯片、高速dac芯片以及第二fpga均与时钟clk连接；所述基带处理模块还包括内存ddr，所述内存ddr与第二fpga连接，需要说明的是，上述第一fpga与第二fpga均为大规模fpga。
37.进一步地，所述基带处理模块与宽带射频模块通过射频电缆连接。在本实施例的一种实施方式中，基带处理模块完成一路1300mhz～2300mhz的中频信号采集、存储、处理后，将数据送入高速dac芯片生成一路1300mhz～2300mhz的中频信号到宽带射频模块。
38.在本实施例提供的基带处理模块中使用大容量高速存储器完成drfm，然后对存储数据执行多种高效的回波模拟与干扰算法运算，最后在数字域合成回波与干扰并将数据送入高速dac芯片，通过上述灵活精确的数字处理，本系统可同时实现雷达回波模拟功能与雷达干扰信号产生功能。
39.所述宽带射频模块采用宽频带设计，可完整覆盖c、x波段信号的射频收发处理，包括宽带上变频器、宽带下变频器以及功率放大器。所述宽带下变频器与高速adc芯片的信号输入端连接，所述宽带上变频器与功率放大器均与高速dac芯片的信号输出端连接。
40.基于上述所提供的独立的通信链路及供电系统，无需外部平台供电和数传，可快速方便地部署于各种平台，例如中小型无人机、直升机、固定翼飞机、车辆、舰船等运动平台，或者固定放置于高楼、塔台、山顶等地点进行使用，实现干扰系统的快速适配与运行。
41.需要说明的是，本雷达干扰系统通过对空域的雷达扫描信号快速检测，实时计算出空域雷达信号的特征参数，再经过系统对数据进一步处理得到雷达波束主板判别门限，可实现正确自主识别雷达主、副瓣。关于雷达回波模拟功能，在产生目标回波或干扰时，可
通过将系统设置为只响应雷达主瓣照射，不响应雷达副瓣照射，以此实现在相对雷达较近距离产生主板干扰和接近真实目标的回波样式。
42.具体地，参考图6所示，所述宽带上变频器包括一路依次连接的限幅器、低噪声放大器、第一数控衰减器以及第一中频匹配滤波器；所述限幅器的信号输入端与2-12ghz接收天线连接，所述第一中频匹配滤波器的信号输出端与高速adc芯片连接。所述宽带下变频器以及功率放大器包括一路依次连接的30dbm功放器、第二数控衰减器以及第二中频匹配滤波器，所述功放器的信号输出端与2-12ghz发射天线连接，所述的信号输入端与高速dac连接。所述宽带射频模块还包括频综器与功分器，所述频综器与功分器连接，所述功分器的信号输出端连接至第一数控衰减器与第一中频匹配滤波器之间、第二中频匹配滤波器与高速dac芯片之间。
43.所述接口控制模块还包括电源控制模块以及时钟clk，所述电源控制模块与第一fpga连接。所述基带处理模块还包括存储器，所述存储器与第二fpga连接。
44.以上仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
技术特征：1.一种雷达主瓣干扰系统，其特征在于，包括主机及附件，所述主机包括宽带射频模块、数字处理模块、电源模块以及数传模块，所述附件包括天线、射频电缆以及外接电池；所述电源模块与外接电池电连接，所述宽带射频模块、数字处理模块以及数传模块均与电源模块电连接，由供电电源进行供电；所述宽带射频模块与数传模块均通过射频电缆连接至天线。2.如权利要求1所述的雷达主瓣干扰系统，其特征在于，所述宽带射频模块、数字处理模块以及数传模块均通过vpx母板与电源模块连接。3.如权利要求1所述的雷达主瓣干扰系统，其特征在于，所述数字处理模块由基带处理模块以及接口控制模块构成。4.如权利要求3所述的雷达主瓣干扰系统，其特征在于，所述基带处理模块与宽带射频模块通过射频电缆连接。5.如权利要求3所述的雷达主瓣干扰系统，其特征在于，所述接口控制模块包括中央处理器、第一fpga以及网络接口；所述第一fpga与中央处理器连接，所述中央处理器与第一fpga均连接有一存储器，所述网络接口通过vpx母板连接至第一fpga。6.如权利要求3所述的雷达主瓣干扰系统，其特征在于，所述宽带射频模块包括宽带上变频器、宽带下变频器以及功率放大器。7.如权利要求6所述的雷达主瓣干扰系统，其特征在于，所述基带处理模块包括高速adc芯片、第二fpga以及高速dac芯片，所述高速adc芯片以及高速dac芯片均与第二fpga连接。8.如权利要求7所述的雷达主瓣干扰系统，其特征在于，所述基带处理模块还包括时钟clk，所述高速adc芯片、高速dac芯片以及第二fpga均与时钟clk连接。9.如权利要求7所述的雷达主瓣干扰系统，其特征在于，所述基带处理模块还包括内存ddr，所述内存ddr与第二fpga连接。10.如权利要求7至9任一项所述的雷达主瓣干扰系统，其特征在于，所述宽带下变频器与高速adc芯片的信号输入端连接，所述宽带上变频器与功率放大器均与高速dac芯片的信号输出端连接。
技术总结本实用新型涉及雷达干扰技术领域，具体而言，涉及一种雷达主瓣干扰系统，包括主机及附件，主机包括宽带射频模块、数字处理模块、电源模块以及数传模块，附件包括天线、射频电缆以及外接电池；电源模块与外接电池电连接，宽带射频模块、数字处理模块以及数传模块均与电源模块电连接，由供电电源进行供电；宽带射频模块与数传模块均通过射频电缆连接至天线。本实用新型基于独立的通信链路及供电系统，无需外部平台供电和数传，可快速方便地部署于各种平台，实现干扰系统的快速适配与运行，能够有效解决现有技术中干扰系统灵活性差，操作及使用不便的问题。不便的问题。不便的问题。
技术研发人员：卢凯 何云川 何进 李陶
受保护的技术使用者：成都锐新科技有限公司
技术研发日：2022.08.02
技术公布日：2022/12/16
