【技术领域】
本实用新型涉及芯片检测技术领域，特别涉及一种成本低、测试效率高且稳定性高的通用芯片开短路测试电路。
背景技术：
芯片开短路测试是指测试芯片内部邦定线的是否开路或者短路，具体来说就是测试芯片内部引脚之间应该连接的地方是否连接，不应该连接的地方是否没有连接，如果应该连接的地方没有连接，就是开路，如果不应该连接的地方连接，就是短路。目前市场上采用的芯片开短路测试方法一般是用大型逻辑测试仪通过电脑上位机完成测试，其存在测试成本偏高的缺陷，且部分测试设备不支持测试芯片的引脚间短路。
技术实现要素：
针对现有技术的不足，本实用新型旨在于提供一种结构简单、成本低、测试效率及稳定性高的通用芯片开短路测试电路。
为了解决上述问题，本实用新型提供了一种通用芯片开短路测试电路，该电路包括单片机、dac电路、恒流源电路、三态驱动电路、用于连接待测试芯片的芯片座及高精度adc采样电路，所述单片机与三态驱动电路连接，该单片机还分别与dac电路及高精度adc采样电路连接并通信，所述恒流源电路分别与dac电路的输出端、三态驱动电路的输出端、芯片座及高精度adc采样电路的输入端连接。
所述单片机的型号为zynq-7010，该单片机通过spi分别与dac电路及高精度adc采样电路通信。
所述dac电路包括第二芯片u2、第三电阻r3及第四电阻r4，所述第二芯片u2分别与单片机及恒流源电路连接，所述第二芯片u2的第二引脚分别与第三电阻r3的一端及第四电阻r4的一端连接，所述第三电阻r3的另一端接地，所述第四电阻r4的另一端与电源连接。
进一步地，所述第二芯片u2是型号为tlc5615的芯片。
所述恒流源电路包括第一电阻r1、第二电阻r2、第五电阻r5、第一mos管q1及第三芯片u3，所述第三芯片u3为运算放大器，所述第一电阻r1的一端与dac电路的输出端连接，其另一端与第三芯片u3的同相输入端连接，所述第三芯片u3的反相输入端分别与第五电阻r5的一端及第一mos管q1的源极连接，所述第三芯片u3的输出端与第二电阻r2的一端连接，所述第五电阻r5的另一端接地，所述第一mos管q1的栅极与第二电阻r2的另一端连接，所述第一mos管q1的漏极分别与三态驱动电路的输出端、待测试芯片及高精度adc采样电路的输入端连接。
所述三态驱动电路包括第一芯片u1，该第一芯片u1是型号为74hc126的芯片。
所述待测试芯片设有3～20个引脚。
所述待测试芯片的各引脚的对接地端和/或对接电源端分别设有esd保护二极管。
所述高精度adc采样电路包括第六电阻r6及第五芯片u5，所述第六电阻r6的一端与待测试芯片连接，其另一端与第五芯片u5的电压采样引脚连接，所述第五芯片u5与单片机连接并通信。
优选地，所述第五芯片u5是型号为tlc2543的芯片。
本实用新型的有益效果为：本实用新型的通用芯片开短路测试电路的单片机通过高精度adc采样电路读取待测试芯片的引脚的电压判断待测试芯片的引脚为开路或短路，结构简单，成本低。此外，本实用新型的单片机适用于测试20引脚以内待测试芯片的任意引脚的开短路，测试效率及稳定性高。
【附图说明】
图1是本实用新型的电路图。
图2是本实用新型的原理框图。
图3是本实用新型的测试流程图。
【具体实施方式】
下列实施例是对本实用新型的进一步解释和补充，对本实用新型不构成任何限制。
如图1、图2所示，本实用新型的通用芯片开短路测试电路包括单片机10、dac电路20、恒流源电路30、三态驱动电路40、芯片座(图中未示出)及高精度adc采样电路60。该电路用于测试芯片引脚的连接性，其中，待测试芯片50安装于芯片座上。此外，该电路与执行机构连接，可对待测试芯片50进行检测并分选，以筛选出不合格产品。本实施例中的执行机构为机械手。
如图1所示，单片机10用于控制dac电路20的输出模拟电压、读取高精度adc采样电路60的输入电压，该单片机10是型号为zynq-7010的芯片，其包括第一spi通信口spi1、第二spi通信口spi2及io口。其中，第一spi通信口spi1用于与dac电路20通信、控制dac电路20的输出模拟电压，第二spi通信口spi2用于与高精度adc采样电路60通信，读取高精度adc采样电路60的输入电压，io口控制三态驱动电路40的输出电压，其中，io口的数量与待测试芯片50的引脚的数量相匹配。
dac电路20分别与单片机10及恒流源电路30连接，用于根据单片机10的控制信号输出模拟电压，其包括第三电阻r3、第四电阻r4及第二芯片u2，本实施例中的第二芯片u2的型号为tlc5615，其中，第三电阻r3的一端接地，其另一端分别与第四电阻r4的一端及第二芯片u2的第二引脚连接，第四电阻r4的另一端接电源，第三电阻r3与第四电阻r4构成分压电路，给第二芯片u2提供输出参考电压，第二芯片u2与单片机10通过第一spi接口spi1通信，接收单片机10的控制信号，并在第三引脚输出模拟电压。
恒流源电路30分别与dac电路20、三态驱动电路40、待测试芯片50及高精度adc采样电路60连接，用于根据dac电路20的输出模拟电压产生恒流源，其包括第一电阻r1、第二电阻r2、第五电阻r5、第一mos管q1及第三芯片u3，其中，第三芯片u3为运算放大器，其型号为lm324，第一电阻r1的一端与dac电路20的输出连接，其另一端与第三芯片u3的同相输入端连接，第二电阻r2的一端与第三芯片u3的输出端连接，其另一端与第一mos管q1的栅极连接，第五电阻r5的一端分别与第三芯片u3的反向输入端及第一mos管q1的源极连接，其另一端接地，第一mos管q1的漏极分别与三态驱动电路40的输出端、待测试芯片50的测试引脚ic_pinx及高精度adc采样电路60的输入端连接，本实施例中的第一mos管q1的型号为ao3416。由于第三芯片u3的同相输入端电压等于反向输入电压，即第五电阻r5的一端电压等于dac电路20的输出模拟电压，所以会在第五电阻r5上形成恒定电流，该电流大小等于dac电路20的输出模拟电压除以第五电阻r5的阻值，其中，恒流源电路30的数量与待测试芯片50的引脚数量相匹配，每个引脚需要一个恒流源电路30。
三态驱动电路40分别与单片机10及恒流源电路30连接，用于根据单片机10的控制信号控制输出端输出3v电压或者高阻态，其包括第一芯片u1，本实施例中的第一芯片u1的型号为74hc126，其输入端电压为高电平，当控制端信号为高电平时，输出端电压为高电平3v，当控制端信号为低电平时，输出端为高阻态，其中，三态驱动电路40的数量与待测试芯片50的引脚数量相匹配，每个引脚需要一个三态驱动电路40。
芯片座分别与恒流源电路30、高精度adc采样电路连接，其用于安装待测试芯片50。通常待测试芯片50的管脚对地和/或对电源端都具有esd保护二极管，该待测试芯片50具有多个引脚，本实施例中，该待测试芯片50的引脚数为20，以测试第一引脚ic_pin1为例，单片机10控制第一引脚ic_pin1的三态驱动电路40输出为高阻态，第二引脚ic_pin2～第二十引脚ic_pin20的三态驱动电路40的输出电压为高电平3v，在恒流源电路30的作用下，会有恒定电流从第一引脚ic_pin1流出，如果第一引脚ic_pin1开路，则第一引脚ic_pin1的输出电压为0v，如果第一引脚ic_pin1与其他引脚短路，则第一引脚ic_pin1的输出电压为3v，如果第一引脚ic_pin1既不开路也不短路，则第一引脚ic_pin1的输出电压为3v电压减去esd保护二极管的压降(约为0.2v到1.2v)，即第一引脚ic_pin1的输出电压为2.8v到1.8v之间。
高精度adc采样电路60分别与恒流源电路30、待测试芯片50及单片机10连接，用于测试待测试芯片50的引脚电压，其包括第六电阻r6及第五芯片u5，其中，第六电阻r6的一端与待测试芯片50的引脚及恒流源电路30的输出端连接，其另一端与第五芯片u5的电压采样引脚连接，第五芯片u5与单片机10通过第二spi接口spi2通信，当测试第一引脚ic_pin1时，单片机10通过第二spi接口spi2读取第一引脚ic_pin1的电压，当该电压为2.8v到1.8v之间时，则判断该引脚没有开短路情况，否则认为该引脚存在开路或者短路情况。本实施例中，第五芯片u5的型号为tlc2543。其中，高精度adc采样电路60的数量与待测试芯片50的引脚的数量相匹配，每十个引脚需要一个高精度adc采样电路60。
如图3所示，本实用新型的测试流程为：
s10、单片机10控制待测试芯片50所有引脚对应的三态驱动电路40输出高电平3v。
s20、单片机10控制dac电路20的输出模拟电压，并设置恒流源电路30的输出电流。
s30、单片机10控制待测试芯片50待测试引脚对应的三态驱动电路40输出高阻态。
s40、单片机10通过高精度adc采样电路60读取待测试引脚的电压。
s50、单片机10判断待测试芯片50的待测试引脚的电压是否在1.8～2.8v之间。
如果待测试引脚的电压不在1.8v到2.8v之间，则单片机10控制机械手将故障待测试芯片50取出并结束测试。
如果待测试引脚的电压在1.8v到2.8v之间，则执行步骤s60。
s60、单片机10判断待测试芯片50的所有引脚是否测试完成。
如果待测试芯片50的所有引脚测试完成，则单片机10控制机械手将正常待测试芯片50取出并结束测试。
如果待测试芯片50还有引脚没有测试完成，则返回步骤s10，测试下一引脚，直至所有引脚测试完成。
尽管通过以上实施例对本实用新型进行了揭示，但本实用新型的保护范围并不局限于此，在不偏离本实用新型构思的条件下，对以上各构件所做的变形、替换等均将落入本实用新型的权利要求范围内。
1.一种通用芯片开短路测试电路，其特征在于，该电路包括单片机(10)、dac电路(20)、恒流源电路(30)、三态驱动电路(40)、用于连接待测试芯片(50)的芯片座及高精度adc采样电路(60)，所述单片机(10)与三态驱动电路(40)连接，该单片机(10)还分别与dac电路(20)及高精度adc采样电路(60)连接并通信，所述恒流源电路(30)分别与dac电路(20)的输出端、三态驱动电路(40)的输出端、芯片座及高精度adc采样电路(60)的输入端连接。
2.如权利要求1所述的通用芯片开短路测试电路，其特征在于，所述单片机(10)的型号为zynq-7010，该单片机(10)通过spi分别与dac电路(20)及高精度adc采样电路(60)通信。
3.如权利要求1所述的通用芯片开短路测试电路，其特征在于，所述dac电路(20)包括第二芯片u2、第三电阻r3及第四电阻r4，所述第二芯片u2分别与单片机(10)及恒流源电路(30)连接，所述第二芯片u2的第二引脚da_vref分别与第三电阻r3的一端及第四电阻r4的一端连接，所述第三电阻r3的另一端接地，所述第四电阻r4的另一端与电源连接；其中所述第二芯片u2是型号为tlc5615的芯片。
4.如权利要求1所述的通用芯片开短路测试电路，其特征在于，所述恒流源电路(30)包括第一电阻r1、第二电阻r2、第五电阻r5、第一mos管q1及第三芯片u3，所述第三芯片u3为运算放大器，所述第一电阻r1的一端与dac电路(20)的输出端连接，其另一端与第三芯片u3的同相输入端连接，所述第三芯片u3的反相输入端分别与第五电阻r5的一端及第一mos管q1的源极连接，所述第三芯片u3的输出端与第二电阻r2的一端连接，所述第五电阻r5的另一端接地，所述第一mos管q1的栅极与第二电阻r2的另一端连接，所述第一mos管q1的漏极分别与三态驱动电路(40)的输出端、待测试芯片(50)及高精度adc采样电路(60)的输入端连接。
5.如权利要求1所述的通用芯片开短路测试电路，其特征在于，所述三态驱动电路(40)包括第一芯片u1，该第一芯片u1是型号为74hc126的芯片。
6.如权利要求1所述的通用芯片开短路测试电路，其特征在于，所述待测试芯片(50)设有3～20个引脚。
7.如权利要求6所述的通用芯片开短路测试电路，其特征在于，所述待测试芯片(50)的各引脚的对接地端和/或对接电源端分别设有esd保护二极管。
8.如权利要求1所述的通用芯片开短路测试电路，其特征在于，所述高精度adc采样电路(60)包括第六电阻r6及第五芯片u5，所述第六电阻r6的一端与待测试芯片(50)连接，其另一端与第五芯片u5的电压采样引脚连接，所述第五芯片u5与单片机(10)连接并通信。
9.如权利要求8所述的通用芯片开短路测试电路，其特征在于，所述第五芯片u5是型号为tlc2543的芯片。
技术总结