1.本发明涉及半导体技术领域，特别是涉及一种获取击穿电压的方法、计算机可读存储介质及终端。
背景技术：2.nord flash的字线与控制栅之间的介质层的击穿电压(bv)将影响器件在擦除时的可靠性。目前，在对字线与控制栅之间的介质层的击穿电压进行测试时，半导体衬底sub(或者承载wafer的chuck)是接地的，电位约等0v，从而使得大部分电流会穿过栅氧化层(浮栅与半导体衬底之间的氧化层)后再经过半导体衬底流失，进而造成测量得到的击穿电压不准确。
3.而且，在利用手动探针测试击穿电压时，虽然可以采用将半导体衬底不接地的方式来避免半导体衬底过多漏电，但从实际情况看，在控制栅处于0电位时，仍有小部分电流未经过字线与控制栅之间的介质层，说明器件中仍有与控制栅电位接近的区域存在漏电。另外，在利用自动探针测试击穿电压时，针卡是都接上的，且在部分测试中半导体衬底接地是必须的，因此，不便排除接地漏电对介质层击穿电压测试的干扰。
技术实现要素：4.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种获取击穿电压的方法、计算机可读存储介质及终端，用于解决以现有的方法得到的字线与控制栅之间的介质层的击穿电压不准确的问题。
5.为实现上述目的及其他相关目的，本发明提供一种获取击穿电压的方法，所述方法包括：
6.提供一闪存器件，所述闪存器件包括字线，位于所述字线两侧的控制栅及二者之间的介质层；
7.对所述控制栅施加第一电压，并在预设电压范围内以预设步长对所述字线施加第二电压；
8.通过测量获取各所述第二电压下的字线电流及控制栅电流，其中，所述字线电流为流入所述字线的电流，所述控制栅电流为流出所述控制栅的电流；
9.根据所述字线电流及所述控制栅电流得到所述介质层的击穿电压；
10.其中，所述第一电压小于0v，所述第二电压大于等于0v。
11.可选地，所述预设电压范围为0v～25v。
12.可选地，根据所述字线电流及所述控制栅电流得到所述介质层的所述击穿电压的方法包括：
13.判断所述字线电流是否达到目标值，并判断所述字线电流和所述控制栅电流是否相等，若所述字线电流达到所述目标值且与所述控制栅电流大小相等，将与所述字线电流对应的所述第二电压减去所述第一电压以得到所述击穿电压。
14.可选地，所述目标值为2na。
15.可选地，所述预设步长包括0.01v～1v。
16.可选地，所述闪存器件包括半导体衬底，且在测量时所述半导体衬底接地。
17.相应的，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被用于执行如上所述的获取击穿电压的方法。
18.相应的，本发明还提供一种终端，包括处理器及存储器，所述存储器用于存储计算机程序，所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行如上所述的获取击穿电压的方法。
19.如上所述，本发明的获取击穿电压的方法、计算机可读存储介质及终端，通过在控制栅上施加负电位，使得在一定电压范围内对字线施加电压进行扫描时，半导体衬底漏电能够得到抑制，保证字线与控制栅的电流大致相等，而不受闪存器件中接近0电位的其他区域的干扰，从而能够得到准确的击穿电压，提升闪存器件的可靠性；而且，上述测试方法还可适用于tddb(time-dependent dielectric breakdown)测试，以准确测出长时间负载下字线和控制栅之间的介质层的耐久性(endurance)。
附图说明
20.图1显示为本发明的获取击穿电压的方法流程图。
21.图2显示为本发明的闪存器件结构及测量方式示意图。
22.图3显示为不同测试条件下的字线电流曲线图、控制栅电流曲线图及衬底电流曲线图。
具体实施方式
23.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
24.请参阅图1至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
25.如图1所示，本实施例提供一种获取击穿电压的方法，所述方法包括：
26.提供一闪存器件，所述闪存器件包括字线，位于所述字线两侧的控制栅及二者之间的介质层；
27.对所述控制栅施加第一电压，并在预设电压范围内以预设步长对所述字线施加第二电压；
28.通过测量获取各所述第二电压下的字线电流及控制栅电流，其中，所述字线电流为流入所述字线的电流，所述控制栅电流为流出所述控制栅的电流；
29.根据所述字线电流及所述控制栅电流得到所述介质层的击穿电压bv；
30.其中，所述第一电压小于0v，所述第二电压大于等于0v。
31.本实施例中，在测量所述介质层的击穿电压bv时，对所述控制栅施加的所述第一电压为负电位，使得其电位比所述半导体衬底及器件中其它区域更低，从而能够抑制电流通过半导体衬底及器件中其它区域(电位接近0电位的区域)流失；而且，当施加于所述控制栅的负电位足够低时，电流主要在所述字线与所述控制栅之间的所述介质层通过(表现为所述字线上流入的电流与所述控制栅上流出的电流基本相等)，而通过所述半导体衬底的电流可忽略不计，此时，在所述字线施加高电位(正电位)进行扫描，可测量得到比较准确的击穿电压。
32.本实施例中，所述闪存器件还包括浮栅及位线，所述浮栅位于所述控制栅的下方，并与所述控制栅之间通过栅介质层隔离，且所述浮栅与所述半导体衬底之间形成有栅氧化层；所述字线与所述半导体衬底之间也形成有所述栅氧化层；所述位线位于所述控制栅及所述浮栅的两侧。
33.具体的，所述预设电压范围为0v～25v。
34.具体的，所述预设步长包括0.01v～1v。可选地，本实施例中，所述预设步长为0.2v，当然，在实际测量时可根据实际情况进行选择，这对本实施例没有影响。
35.具体的，根据所述字线电流及所述控制栅电流得到所述介质层的所述击穿电压bv的方法包括：判断所述字线电流是否达到目标值，并判断所述字线电流和所述控制栅电流是否相等，若所述字线电流达到所述目标值且与所述控制栅电流大小相等，将与所述字线电流对应的所述第二电压减去所述第一电压以得到所述击穿电压bv。
36.具体的，所述目标值为2na。
37.具体的，所述闪存器件包括半导体衬底，且在测量时所述半导体衬底接地。
38.图3示出了对所述闪存器件的所述控制栅施加第一电压，且以所述预设步长对所述字线施加第二电压进行扫描时得到的所述字线电流、所述控制栅电流以及衬底电流的曲线区，其中，箭头1所指的测试条件是：所述控制栅接0v，所述半导体衬底浮空；箭头2所指的测试条件是：所述控制栅接0v，所述半导体衬底接地；箭头3所指的测试条件是：所述控制栅接-9v，所述半导体衬底接地。从图中可以看出，所述控制栅接0v，所述半导体衬底接地或浮空时，所述字线电流与所述控制栅电流不相等，表明所述半导体衬底或其他接近0电位的区域漏电，而在所述控制栅接-9v时，所述字线电流与所述控制栅电流的相等，表明所述半导体衬底或其他接近0电位的区域的漏电得到抑制，电流主要从所述字线和所述控制栅之间的介质层通过。从图3可以看出，所述字线电流达到目标值(2na)时对应的第二电压为13.6v(需要说明的是，在不同的测试条件下，所述字线电流达到目标值时所对应的第二电压是不同的)，因此，所述介质层的击穿电压为所述第二电压13.6v减去所述第一电压-9v，即所述介质层的击穿电压为22.6v。可见，通过本实施例所提供的方法能够更精确地反映闪存器件中所述字线与所述控制栅之间的所述介质层的击穿电压信息。
39.相应的，本实施例还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被用于执行如上所述的获取击穿电压的方法。
40.具体的，所述计算机可读存储介质包括但不限于软盘、光盘、cd-rom(紧致盘-只读存储器)、磁光盘、rom(只读存储器)、ram(随机存取存储器)、eprom(可擦除可编程只读存储器)、eeprom(电可擦除可编程只读存储器)、磁卡或光卡、闪存、或适于存储机器可执行指令的其它类型的介质/机器可读介质，另外，所述计算机可读存储介质可以是未接入计算机设
备的产品，也可以是已经接入计算机设备使用的部件。
41.相应的，本实施例还提供一种终端，包括处理器及存储器，所述存储器用于存储计算机程序，所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行如上所述的获取击穿电压的方法。
42.具体的，所述处理器可以是通用处理器，包括一个或多个中央处理器(central processing unit，简称cpu)、网络处理器(network processor，简称np)等；还可以是微控制器(microcontroller unit，简称mcu)、数字信号处理器(digital signal processing，简称dsp)、专用集成电路(application specific integrated circuit，简称asic)、现场可编程门阵列(field-programmable gate array，简称fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。所述存储器可以包括但不限于随机存取存储器、非以失性存储器，如一个或多个磁盘存储设备、存储设备或者其他非易失性固态存储设备。
43.综上所述，本发明的获取击穿电压的方法、计算机可读存储介质及终端，通过在控制栅上施加负电位，使得在一定电压范围内对字线施加电压进行扫描时，能够达到抑制半导体衬底漏电的目的，保证字线与控制栅的电流大致相等，而不受闪存器件中接近0电位的其他区域的干扰，从而能够得到准确的击穿电压，提升闪存器件的可靠性；而且，上述测试方法还可适用于tddb(time-dependent dielectric breakdown)测试，以准确测出长时间负载下字线和控制栅之间的介质层的耐久性(endurance)。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
44.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
技术特征：1.一种获取击穿电压的方法，其特征在于，所述方法包括：提供一闪存器件，所述闪存器件包括字线，位于所述字线两侧的控制栅及二者之间的介质层；对所述控制栅施加第一电压，并在预设电压范围内以预设步长对所述字线施加第二电压；通过测量获取各所述第二电压下的字线电流及控制栅电流，其中，所述字线电流为流入所述字线的电流，所述控制栅电流为流出所述控制栅的电流；根据所述字线电流及所述控制栅电流得到所述介质层的击穿电压；其中，所述第一电压小于0v，所述第二电压大于等于0v。2.根据权利要求1所述的获取击穿电压的方法，其特征在于，所述预设电压范围为0v～25v。3.根据权利要求1所述的获取击穿电压的方法，其特征在于，根据所述字线电流及所述控制栅电流得到所述介质层的所述击穿电压的方法包括：判断所述字线电流是否达到目标值，并判断所述字线电流和所述控制栅电流是否相等，若所述字线电流达到所述目标值且与所述控制栅电流大小相等，将与所述字线电流对应的所述第二电压减去所述第一电压以得到所述击穿电压。4.根据权利要求3所述的获取击穿电压的方法，其特征在于，所述目标值为2na。5.根据权利要求1所述的获取击穿电压的方法，其特征在于，所述预设步长包括0.01v～1v。6.根据权利要求1所述的获取击穿电压的方法，其特征在于，所述闪存器件包括半导体衬底，且在测量时所述半导体衬底接地。7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被用于执行如权利要求1～6中任一项所述的获取击穿电压的方法。8.一种终端，其特征在于，包括处理器及存储器，所述存储器用于存储计算机程序，所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行如权利要求1～6任一项所述的获取击穿电压的方法。
技术总结本发明提供一种获取击穿电压的方法、计算机可读存储介质及终端，所述方法包括：提供一闪存器件，所述闪存器件包括字线，位于所述字线两侧的控制栅及二者之间的介质层；对所述控制栅施加第一电压，并在预设电压范围内以预设步长对所述字线施加第二电压；通过测量获取各所述第二电压下的字线电流及控制栅电流，其中，所述字线电流为流入所述字线的电流，所述控制栅电流为流出所述控制栅的电流；根据所述字线电流及所述控制栅电流得到所述介质层的击穿电压；其中，所述第一电压小于0V，所述第二电压大于等于0V。通过本发明解决了以现有的方法得到的字线与控制栅之间的介质层的击穿电压不准确的问题。压不准确的问题。压不准确的问题。
技术研发人员：程国庆 王会一
受保护的技术使用者：华虹半导体（无锡）有限公司
技术研发日：2022.09.26
技术公布日：2022/12/16
