本实用新型实施例涉及显示技术领域，尤其涉及一种显示面板及显示装置。
背景技术：
液晶显示面板(liquidcrystaldisplay，lcd)具有厚度薄、无辐射以及功耗小的优点，广泛地应用在手机、电脑以及电视等领域。
近年来，节省功耗是lcd主要关注的问题之一，为达到节省功耗的目的，现有技术中通常有如下几种方式：第一，通过增加开口率来提高面板的穿透率，从而降低驱动电压，但是，会增加漏光的风险；第二，使用带有增亮膜的偏光膜(advancedpolarizedcontrolfilm)，但是，会增加成本；第三，使用带双重亮度增强膜(dualbrightnessenhancementfilm，dbef)的背光模组或者使用高亮度的背光源，但是会增加成本。
图1是现有技术提供的一种显示面板的结构示意图。参见图1，该显示面板包括相对设置的彩膜基板40和阵列基板50。彩膜基板40包括依次层叠设置的第二衬底基板410、黑矩阵430、色阻层440、防静电电极层420以及平坦化层450。阵列基板20包括依次层叠设置的第一衬底基板510、栅极541、栅极绝缘层525、有源层542、源极543、漏极544、第一绝缘层524、第一公共电极层531、第二绝缘层522以及多个像素电极533。现有技术中，通常增加开口率来提高面板的穿透率，但是，会增加漏光的风险。或者在包括图1所示的显示面板的显示装置中，使用具有增亮膜的偏光膜(advancedpolarizedcontrolfilm)，或者，使用带双重亮度增强膜(dualbrightnessenhancementfilm，dbef)的背光模组或者，使用高亮度的背光源，但是会增加成本。
技术实现要素：
本实用新型提供一种显示面板及显示装置，以实现降低驱动电压，节省功耗。
第一方面，本实用新型实施例提供了一种显示面板，包括：相对设置的彩膜基板和阵列基板，阵列基板包括：
第一衬底基板以及形成在第一衬底基板一侧的第一公共电极；
多个像素电极，位于第一公共电极背离第一衬底基板的一侧；
多个第二公共电极，位于相邻两个像素电极之间；
第一绝缘层，位于多个像素电极所在膜层与多个第二公共电极所在膜层之间；
像素电极朝向第一衬底基板的一侧表面和第二公共电极朝向第一衬底基板的一侧表面之间具有预设高度差。
可选地，阵列基板还包括：
第二绝缘层，位于第一公共电极背离第一衬底基板的表面；
像素电极位于第二绝缘层背离第一衬底基板的表面；第一绝缘层位于像素电极背离第一衬底基板的表面；第二公共电极位于第一绝缘层背离第一衬底基板的表面；
其中，第二绝缘层包括多个凹槽，凹槽与像素电极一一正对设置，且像素电极位于凹槽所在区域；
或者，凹槽与第二公共电极一一正对设置；且第二公共电极位于凹槽所在区域。
可选地，阵列基板还包括：
第二绝缘层，位于第一公共电极背离第一衬底基板的表面；
第二公共电极位于第二绝缘层背离第一衬底基板的表面；第一绝缘层位于第二公共电极背离第一衬底基板的表面；像素电极位于第一绝缘层背离第一衬底基板的表面；
其中，第二绝缘层包括多个凹槽，凹槽与像素电极一一正对设置，且像素电极位于凹槽所在区域；
或者，凹槽与第二公共电极一一正对设置；且第二公共电极位于凹槽所在区域。
可选地，阵列基板还包括：
第三绝缘层，位于第一公共电极背离第一衬底基板的表面；
第二公共电极位于第三绝缘层背离第一衬底基板的表面；第一绝缘层位于第二公共电极背离第一衬底基板的表面；
第二绝缘层，位于第一绝缘层背离第一衬底基板的表面；
像素电极位于第二绝缘层背离第一衬底基板的表面；
其中，第二绝缘层包括多个凹槽，凹槽与第二公共电极一一正对设置，且第二公共电极位于凹槽所在区域。
可选地，第一绝缘层包括二氧化硅层。
可选地，二氧化硅层的厚度范围为
可选地，凹槽的深度范围为0.1um-0.25um。
可选地，彩膜基板包括：
第二衬底基板以及防静电电极层，防静电电极层位于第二衬底基板背离阵列基板一侧。
可选地，彩膜基板包括：第二衬底基板、色阻层以及防静电电极层，防静电电极层位于第二衬底基板和色阻层之间。
第二方面，本实用新型实施例还提供了一种显示装置，包括：本实用新型任意实施例所述的显示面板。
本实用新型提供的实施例，通过增设第二公共电极，使得第二公共电极与像素电极之间形成水平电场，如此，液晶分子不仅受到第一公共电极与像素电极之间形成的边缘电场的作用，还受到水平电场的作用，液晶分子受到的驱动其旋转的力增大，加速了液晶分子旋转，液晶分子更容易转动到使得背光源发出的光穿透率最大的状态，从而达到降低驱动电压，节省功耗的效果。此外，第二公共电极所在膜层和像素电极所在膜层之间设置有第一绝缘层，使得即使第二公共电极与像素电极之间的水平间距较小，两者也不会发生短路。
附图说明
图1是现有技术提供的一种显示面板的结构示意图；
图2是本实用新型实施例提供的一种显示面板的结构示意图；
图3是本实用新型提供的一种阵列基板形成第一公共电极后的结构示意图；
图4是本实用新型提供的一种阵列基板形成第二绝缘膜后的结构示意图；
图5是本实用新型提供的一种阵列基板形成第二导电膜后的结构示意图；
图6是本实用新型提供的一种阵列基板形成像素电极和第二绝缘层后的结构示意图；
图7是本实用新型提供的一种阵列基板形成第一绝缘层后的结构示意图；
图8是本实用新型提供的一种阵列基板形成第三导电膜后的结构示意图；
图9是本发明实施例提供的另一种阵列基板的结构示意图；
图10是本发明实施例提供的又一种阵列基板的结构示意图；
图11是本实用新型提供的另一种阵列基板形成第二导电膜后的结构示意图；
图12是本实用新型提供的另一种阵列基板形成第二公共电极后的结构示意图；
图13是本实用新型提供的另一种阵列基板形成第一绝缘层后的结构示意图；
图14是本实用新型提供的另一种阵列基板形成第三导电膜后的结构示意图；
图15是本发明实施例提供的一种彩膜基板的结构示意图；
图16是本发明实施例提供的另一种彩膜基板的结构示意图；
图17是本发明实施例提供的又一种彩膜基板的结构示意图；
图18是本实用新型实施例提供的一种图1所示的显示面板和图2所示的显示面板的功耗对比测试结果图；
图19是图1所示的显示面板的电场强度示意图；
图20是图2所示的显示面板的电场强度示意图。
其中，现有技术中，附图标记与对应的特征名称：
40-彩膜基板，410-第二衬底基板，420-防静电电极层，430-黑矩阵，440-色阻层，450-平坦化层，50-阵列基板，510-第一衬底基板，522-第二绝缘层，524-第四绝缘层，525-栅极绝缘层，531-第一公共电极，533-像素电极，541-栅极，542-有源层，543-源极，544-漏极，60-液晶。
其中，本实用新型实施例中，附图标记与对应的特征名称：
10-彩膜基板，110-第二衬底基板，120-防静电电极层，130-黑矩阵130，140-色阻层，150-平坦化层，20-阵列基板，210-第一衬底基板，221-第一绝缘层，222-第二绝缘层，223-第三绝缘层，224-第四绝缘层，225-栅极绝缘层，221’-第一绝缘膜，222’-第二绝缘膜，223’-第三绝缘膜，224’-第四绝缘膜，231-第一公共电极，232-第二公共电极，233-像素电极，231’-第一导电膜，232’-第二导电膜，233’-第三导电膜，241-栅极，242-有源层，243-源极，244-漏极，30-液晶。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。
图2是本实用新型实施例提供的一种显示面板的结构示意图。参见图2，该显示面板包括相对设置的彩膜基板10和阵列基板20。该阵列基板20包括：第一衬底基板210以及形成在第一衬底基板210一侧的第一公共电极231；多个像素电极233，位于第一公共电极231背离第一衬底基板210的一侧；多个第二公共电极232，位于相邻两个像素电极233之间；第一绝缘层221，位于多个像素电极233所在膜层与多个第二公共电极232所在膜层之间；像素电极233朝向第一衬底基板210的一侧表面和第二公共电极232朝向第一衬底基板210的一侧表面之间具有预设高度差。
其中，彩膜基板10和阵列基板20之间填充有液晶30，彩膜基板10和阵列基板20通过框胶贴合形成液晶盒。可选地，液晶盒中填充的液晶30可以为正性液晶，也可以为负性液晶。优选地，液晶盒中填充的液晶30为负性液晶。负性液晶的转动方向与电场线垂直且预倾角较小，可减小暗态漏光，提升对比度。其中，彩膜基板10背离阵列基板20的一侧表面和阵列基板20背离彩膜基板10的一侧表面之间的距离为液晶盒的盒厚，优选地，液晶盒盒厚为3.0um-3.4um。
具体地，向第一公共电极231和第二公共电极232均施加直流公共电压，向像素电极233施加像素电压。第一公共电极231和像素电极233之间形成边缘电场，第二公共电极232和像素电极233之间形成水平电场，液晶30分子在边缘电场和水平电场的作用下旋转，以使背光源发出的光穿过液晶30分子从而使显示面板发光。可以理解的是，相对于现有技术中，阵列基板50上只设置有第一公共电极531和像素电极533，液晶60分子仅在第一公共电极531和像素电极533之间形成的边缘电场的作用下旋转，本实用新型提供的显示面板，阵列基板20一侧既形成水平电场又形成边缘电场，可以加速液晶30分子的旋转，液晶30分子更容易转动到使得背光源发出的光穿透率最大的状态，从而达到降低驱动电压，节省功耗的效果。
具体的，第二公共电极232的材料可以与第一公共电极231相同，也可以不同，本领域技术人员可根据实际情况设定。第二公共电极232和第一公共电极231的材料可以为ito(铟锡氧化物半导体透明导电膜，indiumtinoxides)或ato(锑掺杂的二氧化锡，antimonydopedtinoxide)中的任一种，也可为其他透明导电材质，本申请不作限定。
其中，第二公共电极232所在膜层和像素电极233所在膜层之间设置有第一绝缘层221，由于第一绝缘层221的间隔，使得即使第二公共电极232和像素电极233之间的水平距离很小，第二公共电极232和像素电极233也不会发生短路，如此，可以降低第二公共电极232的工艺难度。
其中，像素电极233朝向第一衬底基板210的一侧表面和第二公共电极232朝向第一衬底基板210的一侧表面之间具有预设高度差，有利于像素电极233和第二公共电极232之间形成水平电场，具体的，该预设高度差本领域技术人员可根据实际情况设定。
本实用新型提供的实施例，通过增设第二公共电极，使得第二公共电极与像素电极之间形成水平电场，如此，液晶分子不仅受到第一公共电极与像素电极之间形成的边缘电场的作用，还受到水平电场的作用，液晶分子受到的驱动其旋转的力增大，加速了液晶分子旋转，液晶分子更容易转动到使得背光源发出的光穿透率最大的状态，从而达到降低驱动电压，节省功耗的效果。此外，第二公共电极所在膜层和像素电极所在膜层之间设置有第一绝缘层，使得即使第二公共电极与像素电极之间的水平间距较小，两者也不会发生短路。
在上述技术方案的基础上，可选地，第一绝缘层221包括二氧化硅层。二氧化硅可以沉积地比较薄，第一绝缘层221的厚度越薄，其对像素电极233和第二公共电极232之间的水平电场的弱化程度越小。
可选地，二氧化硅层的厚度范围为
上述技术方案的具体设置方法有多种，下面就典型示例进行详细说明，但不构成对本申请的限制。
继续参见图2，可选地，阵列基板20还包括：第二绝缘层222，位于第一公共电极231背离第一衬底基板210的表面。像素电极233位于第二绝缘层222背离第一衬底基板210的表面，第一绝缘层221位于像素电极233背离第一衬底基板210的表面，第二公共电极232位于第一绝缘层221背离第一衬底基板210的表面。
其中，第二绝缘层222包括多个凹槽，凹槽与像素电极233一一正对设置，且像素电极233位于凹槽所在区域。或者，凹槽与第二公共电极232一一正对设置；且第二公共电极232位于凹槽所在区域，如图2所示。
可选地，第一公共电极231由整面的第一导电膜231’形成，像素电极233由第三导电膜233’经过刻蚀图案化形成，第二公共电极232由第二导电膜232’经过刻蚀图案化形成。示例性地：
图3是本实用新型提供的一种阵列基板形成第一公共电极后的结构示意图。如图3所示，在制作有栅极241、栅极绝缘层225、有源层242、源极243、漏极244以及第四绝缘膜224’的第一衬底基板210上整面沉积第一导电膜231’并对第一导电膜231’图案化处理，形成第一公共电极231。
图4是本实用新型提供的一种阵列基板20形成第二绝缘膜后的结构示意图。如图4所示，在第一公共电极231背离第一衬底基板210的表面整面沉积第二绝缘膜222’，并对第四绝缘膜224’以及第二绝缘膜222’图案化处理，形成第四绝缘层224。
图5是本实用新型提供的一种阵列基板20形成第三导电膜后的结构示意图。如图5所示，在第二绝缘膜222’背离第一衬底基板210的表面整面沉积第三导电膜233’。
图6是本实用新型提供的一种阵列基板形成像素电极和第二绝缘层后的结构示意图。如图6所示，对第三导电膜233’和第二绝缘膜222’图案化处理，形成像素电极233和第二绝缘层222。
图7是本实用新型提供的一种阵列基板形成第一绝缘层221后的结构示意图。如图7所示，在第二公共电极232背离第一衬底基板210的表面整面沉积第一绝缘膜221’，形成第一绝缘层221。
图8是本实用新型提供的一种阵列基板形成第二导电膜后的结构示意图。如图8所示，在第一绝缘层221背离第一衬底基板210的一侧整面沉积第二导电膜232’。
如图1所示，对第二导电膜232’图案化处理，形成第二公共电极232。
图9是本发明实施例提供的另一种阵列基板20的结构示意图。参见图9，该阵列基板20包括第一衬底基板210以及形成在第一衬底基板210一侧的第一公共电极231；多个像素电极233，位于第一公共电极231背离第一衬底基板210的一侧；多个第二公共电极232，位于相邻两个像素电极233之间；第一绝缘层221，位于多个像素电极233所在膜层与多个第二公共电极232所在膜层之间；像素电极233朝向第一衬底基板210的一侧表面和第二公共电极232朝向第一衬底基板210的一侧表面之间具有预设高度差。可选地，该阵列基板还包括：第二绝缘层222，位于第一公共电极231背离第一衬底基板210的表面；第二公共电极232位于第二绝缘层222背离第一衬底基板210的表面；第一绝缘层221位于第二公共电极232背离第一衬底基板210的表面；像素电极233位于第一绝缘层221背离第一衬底基板210的表面。
其中，第二绝缘层222包括多个凹槽，凹槽与像素电极233一一正对设置，且像素电极位于凹槽所在区域；
或者，凹槽与第二公共电极232一一正对设置；且第二公共电极232位于凹槽所在区域。
可选地，第一公共电极231由整面的第一导电膜形成，像素电极233由第三导电膜经过刻蚀图案化形成，第二公共电极232由第二导电膜经过刻蚀图案化形成。具体地，图9所示的阵列基板20的制备流程可参考图2所示的阵列基板20的制备流程，此处不再赘述。
图10是本发明实施例提供的又一种阵列基板的结构示意图。参见图10，该阵列基板20包括：第一衬底基板210以及形成在第一衬底基板210一侧的第一公共电极231；多个像素电极233，位于第一公共电极231背离第一衬底基板210的一侧；多个第二公共电极232，位于相邻两个像素电极233之间；第一绝缘层221，位于多个像素电极233所在膜层与多个第二公共电极232所在膜层之间；像素电极233朝向第一衬底基板210的一侧表面和第二公共电极232朝向第一衬底基板210的一侧表面之间具有预设高度差。可选地，阵列基板20还包括：第三绝缘层223，位于第一公共电极231背离第一衬底基板210的表面；第二公共电极232位于第三绝缘层223背离第一衬底基板210的表面；第一绝缘层221位于第二公共电极232背离第一衬底基板210的表面；第二绝缘层222，位于第一绝缘层221背离第一衬底基板210的表面；像素电极233位于第二绝缘层222背离第一衬底基板210的表面。
其中，第二绝缘层222包括多个凹槽，凹槽与第二公共电极232一一正对设置，且第二公共电极232位于凹槽所在区域。
可选地，第一公共电极231由整面的第一导电膜231’形成，像素电极233由第三导电膜233’经过刻蚀图案化形成，第二公共电极232由第二导电膜232’经过刻蚀图案化形成。示例性地：
如图3所示，在制作有栅极241、栅极绝缘层225、有源层242、源极243、漏极244以及第四绝缘膜224’的第一衬底基板210上整面沉积第一导电膜231’并对第一导电膜231’图案化处理，形成第一公共电极231。
如图4所示，在第一公共电极231背离第一衬底基板210的表面整面沉积第三绝缘膜223’，并对第四绝缘膜224’以及第三绝缘膜223’图案化处理，形成第三绝缘层223和第四绝缘层224。
图11是本实用新型提供的另一种阵列基板形成第二导电膜后的结构示意图。如图11所示，在第三绝缘层223背离第一衬底基板210的表面整面沉积第二导电膜232’。
图12是本实用新型提供的另一种阵列基板形成第二公共电极后的结构示意图。如图12所示，对第二导电膜232’图案化处理，形成第二公共电极232。
图13是本实用新型提供的另一种阵列基板形成第一绝缘层后的结构示意图。如图13所示，在第二公共电极232背离第一衬底基板210的表面整面沉积第一绝缘膜221’，形成第一绝缘层221。
图14是本实用新型提供的另一种阵列基板20形成第三导电膜后的结构示意图。如图14所示，在第一绝缘层221背离第一衬底基板210的表面整面沉积第二绝缘膜222’，在第二绝缘膜222’背离第一衬底基板210的表面整面沉积第三导电膜233’。
如图10所示，对第三导电膜233’图案化处理，形成像素电极233，对第二绝缘膜222’图案化处理形成第二绝缘层222。
在上述技术方案的基础上，可选地，凹槽的深度范围为0.1um-0.25um。当凹槽的深度在上述范围时，像素电极233和第二公共电极232之间形成的水平电场强度相对较大，使得液晶分子旋转相对较快。
需要说明的是，由于阵列基板20包括的结构较多，图3-图4仅示例性的示出阵列基板20还包括栅极241、栅极绝缘层225、有源层242、源极243、漏极244以及第四绝源层224，但并非对本申请的限定，其余阵列基板20的结构可根据现有技术中的相关结构进行理解，此处不作赘述。
图15是本发明实施例提供的一种彩膜基板10的结构示意图。参见图15，该彩膜基板10包括：第二衬底基板110以及防静电电极层120，防静电电极层120位于第二衬底基板110背离阵列基板20一侧。
图16是本发明实施例提供的另一种彩膜基板10的结构示意图。图17是本发明实施例提供的又一种彩膜基板10的结构示意图。参见图16和图17，该彩膜基板10包括：第二衬底基板110、色阻层140以及防静电电极层120，防静电电极层120位于第二衬底基板110和色阻层140之间。平坦化层150位于色阻层140靠近阵列基板20的一侧。可选地，防静电电极层120可以设置在第二衬底基板110朝向阵列基板20一侧的表面，如图16所示。
可选地，该彩膜基板10还包括黑矩阵130，黑矩阵130设置在第二衬底基板110朝向阵列基板20一侧的表面，防静电电极层120设置在黑矩阵130朝向阵列基板20一侧的表面，色阻层140设置在防静电电极层120朝向阵列基板20一侧的表面，如图17所示。
具体的，向防静电电极层120提供0v电压，防静电电极层120用于将显示面板内的静电荷消散掉，从而起到防静电的作用。防静电电极层120的材料可以为ito(铟锡氧化物半导体透明导电膜，indiumtinoxides)或ato(锑掺杂的二氧化锡，antimonydopedtinoxide)中的任一种，也可为其他透明导电材质，本申请不作限定。
可以理解的是，相比于现有技术中，静电电极层120设置于色阻层140背离第二衬底基板110的表面上，本申请中的静电电极层120更远离阵列基板20。防静电电极层120越远离阵列基板20，防静电电极层120与阵列基板20上的像素电极233之间形成的垂直电场越弱，该垂直电场对液晶分子的旋转阻碍越小，液晶分子越容易旋转，有利于降低驱动电压。
需要说明的是，由于彩膜基板10包括的结构较多，图15-图17仅示例性的示出彩膜基板10还包括黑矩阵130，色阻层140以及平坦化层150，其中，色阻层140包括呈阵列排布的多个色阻，该多个色阻至少包括红色色阻r、绿色色阻g和蓝色色阻b，黑矩阵130位于相邻两个色阻的交界处，黑矩阵130的材料可以为黑色树脂，平坦化层150的材料可以为树脂，起到一定的平坦化和保护作用，但并非对本申请的限定，其余彩膜基板10的结构可根据现有技术中的相关结构进行理解，此处不作赘述。
图18是本实用新型实施例提供的一种图1所示的显示面板和图2所示的显示面板的功耗对比测试结果图。为详细说明本实用新型实施例提供的显示面板具有降低驱动电压，节省功耗的效果，对图1所示的显示面板以及图2所示的显示面板进行测试，使用相同的背光模组为图1和图2所示的显示面板提供背光，将驱动电压从0v开始递增，检测图1和图2所示的显示面板的穿透率，实验结果如图18所示，横轴为驱动电压，单位为伏特，纵轴为透光率，这里所说的透光率指的是不同驱动电压下，显示面板的白态亮度与背光源亮度的比值。实验结果表明，图1所示的显示面板透光率最大时，驱动电压为4.6v，即该显示面板的饱和电压为4.6v，穿透率为7.26％，图2所示的显示面板透光率最大时，驱动电压为4.2v，即该显示面板的饱和电压为4.2v，穿透率为7.14％。这里所说的穿透率指的是，饱和电压下，显示面板的白态亮度与背光源亮度的比值。可见，图2所示的显示面板的穿透率与图1所示的显示面板的穿透率相近时，图2所示的显示面板的饱和驱动电压明显小于图1所示的显示面板的饱和驱动电压。
图19是图1所示的显示面板的电场强度示意图。图20是图2所示的显示面板的电场强度示意图。参见图19和图20，图2所示的显示面板相邻两个像素电极233之间的位置比图1所示的显示面板相邻两个像素电极533之间的位置具有更强的电场强度，从而使液晶分子转动更快速，因此，在相近的光学水准的情况下，图2所示的显示面板的驱动电压更容易达到饱和。需要说明的是，为作图方便，图19仅示意性地示出了图1所示面板中的像素电极533，图20中仅示意性地示出了图2所示面板中的像素电极233和第二公共电极232，未示出其他结构。
需要说明的是，为了清晰的展示本实施例中显示面板与现有技术中显示面板的各个组成部分的区别，本实施例中显示面板与现有技术中显示面板的同一名称的各个组成部分使用不同的附图标记。
基于同上的发明构思，本发明实施例还提供了一种显示装置，该显示装置包括上述所述的任一种显示面板，因而该显示装置具备相应的功能和有益效果。
注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。
1.一种显示面板，包括相对设置的彩膜基板和阵列基板，其特征在于，所述阵列基板包括：
第一衬底基板以及形成在所述第一衬底基板一侧的第一公共电极；
多个像素电极，位于所述第一公共电极背离所述第一衬底基板的一侧；
多个第二公共电极，位于相邻两个所述像素电极之间；
第一绝缘层，位于所述多个像素电极所在膜层与所述多个第二公共电极所在膜层之间；
所述像素电极朝向所述第一衬底基板的一侧表面和所述第二公共电极朝向所述第一衬底基板的一侧表面之间具有预设高度差。
2.根据权利要求1所述的显示面板，其特征在于，所述阵列基板还包括：
第二绝缘层，位于所述第一公共电极背离所述第一衬底基板的表面；
所述像素电极位于所述第二绝缘层背离所述第一衬底基板的表面；所述第一绝缘层位于所述像素电极背离所述第一衬底基板的表面；所述第二公共电极位于所述第一绝缘层背离所述第一衬底基板的表面；
其中，所述第二绝缘层包括多个凹槽，所述凹槽与所述像素电极一一正对设置，且所述像素电极位于所述凹槽所在区域；
或者，所述凹槽与所述第二公共电极一一正对设置；且所述第二公共电极位于所述凹槽所在区域。
3.根据权利要求1所述的显示面板，其特征在于，所述阵列基板还包括：
第二绝缘层，位于所述第一公共电极背离所述第一衬底基板的表面；
所述第二公共电极位于所述第二绝缘层背离所述第一衬底基板的表面；所述第一绝缘层位于所述第二公共电极背离所述第一衬底基板的表面；所述像素电极位于所述第一绝缘层背离所述第一衬底基板的表面；
其中，所述第二绝缘层包括多个凹槽，所述凹槽与所述像素电极一一正对设置，且所述像素电极位于所述凹槽所在区域；
或者，所述凹槽与所述第二公共电极一一正对设置；且所述第二公共电极位于所述凹槽所在区域。
4.根据权利要求1所述的显示面板，其特征在于，所述阵列基板还包括：
第三绝缘层，位于所述第一公共电极背离所述第一衬底基板的表面；
所述第二公共电极位于所述第三绝缘层背离所述第一衬底基板的表面；所述第一绝缘层位于所述第二公共电极背离所述第一衬底基板的表面；
第二绝缘层，位于所述第一绝缘层背离所述第一衬底基板的表面；
所述像素电极位于所述第二绝缘层背离所述第一衬底基板的表面；
其中，所述第二绝缘层包括多个凹槽，所述凹槽与所述第二公共电极一一正对设置，且所述第二公共电极位于所述凹槽所在区域。
5.根据权利要求1所述的显示面板，其特征在于，所述第一绝缘层包括二氧化硅层。
6.根据权利要求5所述的显示面板，其特征在于，所述二氧化硅层的厚度范围为
7.根据权利要求2、3或4所述的显示面板，其特征在于，所述凹槽的深度范围为0.1um-0.25um。
8.根据权利要求1所述的显示面板，其特征在于，所述彩膜基板包括：
第二衬底基板以及防静电电极层，所述防静电电极层位于所述第二衬底基板背离所述阵列基板一侧。
9.根据权利要求1所述的显示面板，其特征在于，所述彩膜基板包括：第二衬底基板、色阻层以及防静电电极层，所述防静电电极层位于所述第二衬底基板和所述色阻层之间。
10.一种显示装置，其特征在于，包括权利要求1-9任一项所述的显示面板。
技术总结