本发明属于雷达信号处理领域，具体涉及一种基于宽带接收机多通道信号预处理方法。
背景技术：
随着雷达技术及现代宽带通信技术的发展，系统对模拟输入带宽的要求越来越高，进而需要更高采样率的模数转换器(adc)来满足这一需求，但高速的模数转换器(adc)得到的大带宽信号需要后续处理器有极高的处理能力，对资源消耗极大，特别是多通道并行处理更是难以实现，针对这一现状可利用模数转换器(adc)中内置的数字下变频模块(ddc)对原始信号进行数字下变频进而将数据率降低，得到的数据便可易于现场可编程门阵列(fpga)做进一步的信号处理。
另外，由于雷达工作于越来越恶劣的电磁干扰环境中，所以该接收机会对数字信号进行预处理提高系统的抗干扰性能，进一步减轻信号处理机的负担，因此，研制高效的宽带数字接收机对于完成宽带通信接收系统的数字化改造，提高雷达，遥测等通信接收系统的性能，实现最终的软件无线电接收系统具有重要意义。
技术实现要素：
为了解决现有技术中存在的上述问题，本发明提供了一种基于宽带接收机多通道信号预处理方法。本发明要解决的技术问题通过以下技术方案实现：
一种基于宽带接收机多通道信号预处理方法，包括：
先确定回波信号的中频f0及调制带宽b，进而可得adc的采样频率fs，需满足：
多片的模数转换器adc工作在同一参数下，将多片多通道模数转换器adc的数据经204b协议编码后的数据帧送至现场可编程门阵列fpga中进行解帧处理；经解帧后就可以得到第一级数字下变频后的数据；
上述处理后数据已被混频到零频附近，且经过两级半带滤波后数据率大大降低，已适合现场可编程门阵列fpga做信号的预处理，这一步会对其中某一通道的数据进行频谱分析，由现场可编程门阵列fpga完成快速傅里叶变换fft运算，得到的fft计算结果会由光纤发送给信号处理机，由信号处理机进一步找出干扰最小的频点，该频点可用于下次混频的中频值，从而达到频率捷变，可引导雷达工作频率到干扰频谱的空隙或弱区；
雷达工作在变频的模式中，需要完成第二级数字下变频ddc，将信号混频到基带，并进一步完成更大倍数的抽取；混频系数的中心频率由光纤接收的模式字中解析而来；根据频点值，现场可编程门阵列fpga内利用dds_ip核产生混频系数，与输入数据完成复乘；将与上一步对应产生的m个混频系数δθ存储在rom中，通过解析模式字完成频点选择；使用现场可编程门阵列fpga中fir_ip核完成滤波抽取，滤波器的系数可由matlab的fda工具生成，同样将生成的系数存储于rom中，系统启动时该系数自动会被读到fir_ip中，完成运算；
外界强窄脉冲表现为在数字下变频ddc后有少数几个较大的值随着窄脉冲宽度与强度的不同，数字下变频ddc后扩展点的个数不同，会导致在脉压后形成一个台阶，出现虚警；因此需要在完成数字下变频ddc后进行窄脉冲剔除；
对各种预处理结果通过光纤发送给信号处理机，同时光纤也会接受由信号处理机发送来的模式字，解析其中关于接收机的各部分工作参数。
附图说明
图1是本发明实施例提供的一种基于宽带接收机多通道信号预处理方法流程示意图；
图2是本发明实施例提供的一种基于宽带接收机多通道信号预处理方法高速模数转换器内置ddc结构框图；
图3是本发明实施例提供的一种基于宽带接收机多通道信号预处理方法现场可编程门阵列内部ddc实现结构；
图4是本发明实施例提供的一种基于宽带接收机多通道信号预处理方法窄带信号滤波器示意图；
图5是本发明实施例提供的一种基于宽带接收机多通道信号预处理方法窄脉冲剔除实现结构；
图6是本发明实施例提供的一种基于宽带接收机多通道信号预处理方法抗异步干扰实现结构图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
请参见图1，图1是本发明实施例提供的一种基于宽带接收机多通道信号预处理方法流程示意图，包括：
先确定回波信号的中频f0及调制带宽b，进而可得adc的采样频率fs，需满足：
多片的模数转换器adc工作在同一参数下，将多片多通道模数转换器adc的数据经204b协议编码后的数据帧送至现场可编程门阵列fpga中进行解帧处理；经解帧后就可以得到第一级数字下变频后的数据；
上述处理后数据已被混频到零频附近，且经过两级半带滤波后数据率大大降低，已适合现场可编程门阵列fpga做信号的预处理，这一步会对其中某一通道的数据进行频谱分析，由现场可编程门阵列fpga完成快速傅里叶变换fft运算，得到的fft计算结果会由光纤发送给信号处理机，由信号处理机进一步找出干扰最小的频点，该频点可用于下次混频的中频值，从而达到频率捷变，可引导雷达工作频率到干扰频谱的空隙或弱区；
雷达工作在变频的模式中，需要完成第二级数字下变频ddc，将信号混频到基带，并进一步完成更大倍数的抽取；混频系数的中心频率由光纤接收的模式字中解析而来；根据频点值，现场可编程门阵列fpga内利用dds_ip核产生混频系数，与输入数据完成复乘；将与上一步对应产生的m个混频系数δθ存储在rom中，通过解析模式字完成频点选择；使用现场可编程门阵列fpga中fir_ip核完成滤波抽取，滤波器的系数可由matlab的fda工具生成，同样将生成的系数存储于rom中，系统启动时该系数自动会被读到fir_ip中，完成运算；
外界强窄脉冲表现为在数字下变频ddc后有少数几个较大的值随着窄脉冲宽度与强度的不同，数字下变频ddc后扩展点的个数不同，会导致在脉压后形成一个台阶，出现虚警；因此需要在完成数字下变频ddc后进行窄脉冲剔除；
实现算法：在判断点左右各取pt个保护单元，然后各取若干个点求平均，用相对门限和绝对门限进行判断。若同时满足，则通过置零将该点剔除，否则保留。其中，相对门限的作用是判断该点是否为窄脉冲点，其高位控制该模块的开启与禁用；绝对门限的作用是避免剔除噪声和信号。
对各种预处理结果通过光纤发送给信号处理机，同时光纤也会接受由信号处理机发送来的模式字，解析其中关于接收机的各部分工作参数。
本发明一种基于宽带接收机多通道信号预处理系统及方法整体实现框图。该系统的处理流程：
由于使用高采样率fs1ghz左右进行数据采集，高数据率难以直接在现场可编程门阵列fpga内处理。因此需要在数据进入现场可编程门阵列fpga前进行预处理以降低数据率。即整个设计方案分两步完成信号的数字下变频。
首先在adc中，利用内置的数字下变频ddc模块，基于全频带完成数据滤波和抽取，其滤波器系数全部固定。
如果只使用1级半带滤波器，完成2倍抽取，经仿真验证不会发生频谱混叠。此时数据率降为fs/2为500mhz，虽然可以在现场可编程门阵列fpga中处理该数据率，但仍然较高，而且会使现场可编程门阵列fpga后续处理中资源和功耗增加。
如果使用2级半带滤波器，完成4倍抽取，经仿真验证不会发生频谱混叠。此时数据率降约为250mhz，适合fpga处理。
在现场可编程门阵列fpga内进一步完成数字下变频，实现更为精确的混频，且需将数据抽取到更小倍数。在adc中利用其内置的ddc完成第一次下变频称为ddc_1，理想混频频率为fc，但实际由于nco位宽太小仅有12bit，导致频率略大于fc，记为fc_actual；信号带宽为b，进行4倍抽取，将数据率降到fs/4，即保证
将数据输入到现场可编程门阵列fpga后进行第二次下变频称为ddc_2，全频带不做此处理，根据信号所处频率进行向下移频，或者向上移频再进一步抽取降低数据率。
请参见图2，图2是本发明实施例提供的一种基于宽带接收机多通道信号预处理方法高速模数转换器内置ddc结构框图，为高速模/数转换器内置数字下变频ddc结构框图；经前端模拟处理后的数据在这一步完成模数转换，并完成第一级数字下变频。采样频率fs由中频采样定理得：
得到adc所需的工作参数后，由现场可编程门阵列fpga通过spi协议完成配置，配置成功后adc便可以成功与现场可编程门阵列fpga完成通信，数据会在adc内部完成204b协议编码，再经吉比特收发器gtx链路层将数据送到现场可编程门阵列fpga后中，再由现场可编程门阵列fpga完成数据解析处理和后续预处理流程。
本次设计中，在adc完成第一级数字下变频ddc后，将数据传给现场可编程门阵列fpga，在现场可编程门阵列fpga中对其中某一通道数据进行干扰谱分析。实现算法：选择在每个脉冲重复周期的中后段截取数据以脉冲上升沿为基准，每256个数据为一个单位，截取数据具体位置由模式字确定，先对该段数据进行加窗处理，目的在于增大对副瓣的抑制，然后连续做8组256点快速傅里叶变换fft，将每组快速傅里叶变换fft结果累加，并做fftshift操作，得到256个点。将得到的256个点经光纤发送给信号处理分机，用于信号处理分机进行抗干扰处理，建立查找表，完成256个快速傅里叶变换fft值与m个频点的对应关系，再由信号处理分机找到干扰最小的频段，添加到模式字中，由查找表的对应关系找到对应的频点，完成频率捷变。
请参见图3，图3是本发明实施例提供的一种基于宽带接收机多通道信号预处理方法现场可编程门阵列内部ddc实现结构，为现场可编程门阵列内部数字下变频ddc实现结构；adc通过串行高速线将数据传给现场可编程门阵列fpga，现场可编程门阵列fpga内经过jesd204b解码后，经过数据重组，将数据恢复为fs/4，32bit。
设计中窄带和宽带切换做，全频带一直处理。图3所示一个通道的处理流程。在fpga设计中dds产生的混频系数只与信号的实际中频有关，与信号带宽没有关系，因此混频模块可以宽/窄带复用。但宽窄带滤波结构不同，所以该模块不能复用。对于全频带，取低波束信号在现场可编程门阵列fpga内暂时只做快速傅里叶变换fft谱分析处理。现场可编程门阵列fpga中多路ddc_2的处理方式相同。
混频系数的中心频率取决于：由光纤传给现场可编程门阵列fpga的模式字中的频点值。根据频点值，现场可编程门阵列fpga内利用dds_ip核产生混频系数，与输入数据完成复乘。计算公式：
在完成多路数据混频后，进入滤波模块完成多路数据的低通滤波，主要目的是滤除混频引入的“镜频”分量。实现低通滤波时，使用fpga的fir_ip核。窄带滤波器系数这里设定为1426阶或2015阶，由于抽取倍数太高，采用改进型“多相滤波结构”，滤波与抽取同时完成。
窄带滤波的低通滤波器lpf设计为1426阶系数为1427个，通带1m，过渡带宽0.5m，带外抑制85db，窄带滤波器系数使用matlab中fdatool工具设计。窄带滤波如果直接使用多相滤波的结构，需要在1427个系数后补零到1440个，假设需要完成90倍的抽取需分为90路每路16个系数，使用量分析如下：每路i或者q各用1个dsp48，配置16个系数，使用90 90个dsp48，5路就需要900个dsp48，会浪费很多dsp48。
窄带滤波采用新的结构。滤波等效于数据与滤波器系数进行相关，如果每一个数据系数滑动一次完成相关运算，则需要1427个dsp48，然后在进行90倍抽取，得到最终数字下变频ddc结果。本次设计中每90个数据系数滑动一次完成相关运算，滤波、抽取同时完成，在1427个系数后补零到1440个，需要1440/90＝16个dsp48，工作速度为180mhz，每个通道i q需要32个dsp48。请参见图4，图4是本发明实施例提供的一种基于宽带接收机多通道信号预处理方法窄带信号滤波器示意图，窄带信号滤波器设计示意图如图4所示实虚部处理相同：
在宽带模式下，混频后的数据进行开窗处理，窗长及开窗位置由模式字解析而来，将数据率从fs/4稀释至fs/8，以便后续宽带滤波处理。在完成多路数据开窗后，进入宽带滤波模块完成多路数据的低通滤波，主要目的是滤除混频引入的“镜频”分量。实现低通滤波时，使用现场可编程门阵列fpga的fir_ip核。宽带滤波器系数由fda工具产生，由于滤波器系数阶数高，采用“多相滤波结构”，滤波与抽取同时完成。
外界强窄脉冲表现为在数字下变频ddc后有少数几个较大的值随着窄脉冲宽度与强度的不同，ddc后扩展点的个数不同，会导致在脉压后形成一个台阶，出现“虚警”。因此需要在完成ddc后进行窄脉冲剔除。
实现算法：在判断点左右各取pt个保护单元，然后各取n个点求平均，用相对门限和绝对门限进行判断。若同时满足，则通过置零将该点剔除，否则保留。其中，相对门限的作用是判断该点是否为窄脉冲点，其高位控制该模块的开启与禁用；绝对门限的作用是避免剔除噪声和信号。
请参见图5，图5是本发明实施例提供的一种基于宽带接收机多通道信号预处理方法窄脉冲剔除实现结构，其中t表示进行判断的点，pt表示保护单元个数。如果保护单元设置为1，可以剔除强度小于-31db、宽度为1.0us窄脉冲，但对于近区1.5us的强窄脉冲回波，会剔除中间点，形成凹口。为避免剔除整机发射的近区1.5us的窄脉冲回波，本次设计中只剔除“宽脉冲回波区”的窄脉冲干扰，对应距离为15km之外。
请参见图6，图6是本发明实施例提供的一种基于宽带接收机多通道信号预处理方法抗异步干扰实现结构图，为抗异步干扰实现结构；为防止其它雷达发射信号对信号处理造成影响，进行抗异步处理。由于其它雷达与本机雷达重频不同，因此在相邻脉冲重复周期(prt)上干扰出现的距离门位置不同；而且重频相差越大，距离门相差越多。
实现算法：用ram存储一个prt的数据，每次将1/8*prt 7/8*ramprt表示当前prt的值，ram表示上个prt存到ram中的值更新到ram中。用相对门限和绝对门限判断当前prt和ram中相同方位的值。若两个门限同时满足，则通过置零将该点剔除，否则保留。相对门限判断该点是异步干扰点，其高位控制该模块的开启与禁用；绝对门限的作用是为避免剔除噪声和信号。
在完成上述流程之后，多路数据会被打包由光纤发送模块将数据发送至信号处理分机，整套数据接收及预处理流程至此就算完成。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
1.一种基于宽带接收机多通道信号预处理方法，其特征在于，包括：
先确定回波信号的中频f0及调制带宽b，进而可得adc的采样频率fs，需满足：
多片的模数转换器(adc)工作在同一参数下，将多片多通道模数转换器(adc)的数据经204b协议编码后的数据帧送至现场可编程门阵列(fpga)中进行解帧处理；经解帧后就可以得到第一级数字下变频后的数据；
上述处理后数据已被混频到零频附近，且经过两级半带滤波后数据率大大降低，已适合现场可编程门阵列(fpga)做信号的预处理，这一步会对其中某一通道的数据进行频谱分析，由现场可编程门阵列(fpga)完成快速傅里叶变换((fft)运算，得到的fft计算结果会由光纤发送给信号处理机，由信号处理机进一步找出干扰最小的频点，该频点可用于下次混频的中频值，从而达到频率捷变，可引导雷达工作频率到干扰频谱的空隙或弱区；
雷达工作在变频的模式中，需要完成第二级数字下变频(ddc)，将信号混频到基带，并进一步完成更大倍数的抽取；混频系数的中心频率由光纤接收的模式字中解析而来；根据频点值，现场可编程门阵列(fpga)内利用dds_ip核产生混频系数，与输入数据完成复乘；将与上一步对应产生的m个混频系数δθ存储在rom中，通过解析模式字完成频点选择；使用现场可编程门阵列(fpga)中fir_ip核完成滤波抽取，滤波器的系数可由matlab的fda工具生成，同样将生成的系数存储于rom中，系统启动时该系数自动会被读到fir_ip中，完成运算；
外界强窄脉冲表现为在数字下变频(ddc)后有少数几个较大的值(随着窄脉冲宽度与强度的不同，数字下变频(ddc)后扩展点的个数不同)，会导致在脉压后形成一个台阶，出现虚警；因此需要在完成数字下变频(ddc)后进行窄脉冲剔除；
对各种预处理结果通过光纤发送给信号处理机，同时光纤也会接受由信号处理机发送来的模式字，解析其中关于接收机的各部分工作参数。
技术总结