本发明属于集成电路技术领域，具体涉及一种改善led显示屏耦合的控制电路、模块和芯片。
背景技术：
led显示屏耦合现象的主要因素包括：1、高刷新的显示屏必定伴随着时钟频率提高，频率加快必然是器件开关速度增快，带来耦合效应必是增大。2、pcb板上各种寄生参数的影响，如pcb板布线，灯珠参数等。
为了解决上述led显示屏耦合现象，现有方法对每行显示做调整，固定行显示的结束时间，采用反向扫描的方式显示灰度数据，从行结束位置从后往前打开。如果红、绿、蓝芯片通道灰度数据不一致，可以避免它们的通道在同一时刻打开时造成耦合效应的叠加，减轻耦合。并且上述这种方法，对于相同灰度值的红、绿、蓝芯片通道中打开下降沿和关闭上升沿都是相同的、应用于低电压(3.8v)节能屏这种情况，并不能很好地解决横条纹及中对比显示的问题，这是因为：
①节能屏上供电vdd通常为3.8v，传统恒流驱动ic在低灰显示时,由于r/g/b芯片在同一瞬间打开，会被供电电源识别为重负载效应而限流，行线电压会往下掉，同时开启的led越多，行线电压下掉幅度越大。同时由于不同位置行驱动ic供电差异以及它本身行通道阻抗不同而导致显示屏上呈现出以横条带状显示差异称为横条纹。在灰度值较低情况下，犹为突出。如果将r/g/b关闭统一(后对齐方式)，芯片在同一瞬间关闭，同样会对行管耦合，使得行管电压抬升，这样会导致相应行管无灰阶(不亮)的led微亮，低灰显示亮度加强，从而产生色差，其原理示意图参见1。
②led显示屏具有灰度亮度彩色复杂的显示特点，显示的图像有时会出现高亮部分对暗区域的对比度，比如显示屏模组上低灰度的背景上叠加较亮或者较暗图像时，会在低灰度区域形成偏色、某种颜色偏亮(暗亮)、某行偏亮(偏暗)等统称为中对比的现象。
这些现象的具体成因其实也是低灰显示容易受耦合效应引起的。由于led灰阶亮度是分散到不同的子帧，利用led灯在每帧周期中的累积点亮时间表达灰阶，进行图像的显示的。参见图2，在低灰的子帧中最容易受到高亮子帧影响，导致红、绿、蓝芯片在out打开深度，要么因不同行行线打开瞬间同向耦合作用变深而偏亮，要么是不同行行线关闭瞬间反耦合向变浅而偏暗，造成中对比的问题。
技术实现要素：
针对现有技术中的缺陷，本发明提供一种改善led显示屏耦合的控制电路、模块和芯片，改善led显示屏因耦合效应带来的低灰横条纹和中对比的问题，提升画面品质。
第一方面，一种改善led显示屏耦合的控制电路，包括延时时间不同的第一延时电路、第二延时电路和第三延时电路；
所述第一延时电路、第二延时电路和第三延时电路相互并联；其中第一延时电路、第二延时电路和第三延时电路的输入端相互连接，形成控制电路的输入端，接收同一pwm信号；第一延时电路、第二延时电路和第三延时电路的输出端相互连接，形成控制电路的输出端，输出经过第一延时电路、第二延时电路或第三延时电路延时后的pwm信号给通道模块，供通道模块驱动led显示屏中各个显示通道打开或关闭。
优选地，所述第一延时电路包括开关sw1；所述第一延时电路的输入端通过串联所述开关sw1接所述第一延时电路的输出端。
优选地，所述第二延时电路包括第一触发器和开关sw2；所述第二延时电路的输入端接第一触发器的输入端，第一触发器的时钟端接外部时钟，第一触发器的输出端通过串联所述开关sw2接所述第二延时电路的输出端。
优选地，所述第三延时电路包括第二触发器、第三触发器和开关sw3；所述第三延时电路的输入端接第二触发器的输入端，第二触发器的时钟端接所述外部时钟，第二触发器的输出端接第三触发器的输入端，第三触发器的时钟端接所述外部时钟，第三触发器的输出端通过串联所述开关sw3接所述第三延时电路的输出端。
优选地，所述第一触发器、第二触发器和第三触发器均为d触发器。
第二方面，一种改善led显示屏耦合的控制模块，包括n个第一方面所述的控制电路；其中所有控制电路相互并联。
优选地，所述n为2的倍数。
第三方面，一种改善led显示屏耦合的控制芯片，
所述控制芯片设置数据口、时钟口和n个输出口；所述控制芯片包括数字处理单元、第二方面所述控制模块和通道模块；
其中，控制芯片的数据口接数字处理单元的输入端，控制芯片的时钟口接数字处理单元的时钟端，数字处理单元的输出端包括n个寄存器输出端，数字处理单元中不同的寄存器输出端分别接至控制模块中不同控制电路的输入端；控制模块中不同控制电路的输出端分别接至通道模块中不同的输入端，通道模块中不同的输出端分别接至所述控制芯片中不同的输出口。
优选地，所述数字处理单元的输出端还包括时钟输出端，所述时钟输出端输出所述外部时钟。
由上述技术方案可知，本发明提供的改善led显示屏耦合的控制电路、模块和芯片，特别适用于pwm型led显示屏控制芯片，可以通过寄存器调节错开r/g/b显示通道的导通起始时间，减轻了电源的重负载效应及通道输出口的开关耦合效应，从而分别改善低灰横条纹现象和中对比耦合现象，提升led显示屏的显示效果，提升显示画面的品质。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
图1为背景技术提供的led显示屏原理示意图。
图2为背景技术提供的常规方法中显示控制时序示意图。
图3为本发明实施例一提供的控制电路的电路图。
图4为采用图3的控制电路调节打开位置的时序图。
图5为采用图3的控制电路调节关闭位置的时序图。
图6为本发明实施例三提供的控制芯片的模块图。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的技术方案，因此只作为示例，而不能以此来限制本发明的保护范围。需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本发明所属领域技术人员所理解的通常意义。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
实施例一：
一种改善led显示屏耦合的控制电路，参见图3，包括延时时间不同的第一延时电路、第二延时电路和第三延时电路；
所述第一延时电路、第二延时电路和第三延时电路相互并联；其中第一延时电路、第二延时电路和第三延时电路的输入端相互连接，形成控制电路的输入端，接收同一pwm信号；第一延时电路、第二延时电路和第三延时电路的输出端相互连接，形成控制电路的输出端，输出经过第一延时电路、第二延时电路或第三延时电路延时后的pwm信号给通道模块，供通道模块驱动led显示屏中各个显示通道打开或关闭。
具体地，第一延时电路、第二延时电路和第三延时电路用于分别将同一个pwm信号进行不同的延时后，输出给通道模块，供通道模块驱动led显示屏中各个显示通道打开或关闭。这样led显示屏中各个显示通道(包括红、绿、蓝显示通道)就能够在不同的时间节点处打开或关闭，错开r/g/b显示通道中导通起始时间或关闭结束时间，减轻了电源的重负载效应及通道输出口的开关耦合效应，从而分别改善低灰横条纹现象和中对比耦合现象，提升led显示屏的显示效果，提升显示画面的品质。
该电路会检测每一帧的显示数据(即pwm信号)，当pwm信号过来时，通过延时指定gclk个数打开，从而将产生的显示位置错开。
优选地，所述第一延时电路包括开关sw1；所述第一延时电路的输入端通过串联所述开关sw1接所述第一延时电路的输出端。
优选地，所述第二延时电路包括第一触发器和开关sw2；所述第二延时电路的输入端接第一触发器的输入端，第一触发器的时钟端接外部时钟，第一触发器的输出端通过串联所述开关sw2接所述第二延时电路的输出端。
优选地，所述第三延时电路包括第二触发器、第三触发器和开关sw3；所述第三延时电路的输入端接第二触发器的输入端，第二触发器的时钟端接所述外部时钟，第二触发器的输出端接第三触发器的输入端，第三触发器的时钟端接所述外部时钟，第三触发器的输出端通过串联所述开关sw3接所述第三延时电路的输出端。所述第一触发器、第二触发器和第三触发器均为d触发器。
具体地，延时电路用于以gclk个整数倍错开r/g/b显示通道打开和关闭位置。pwm信号经过上述三个延时电路处理后，得出驱动信号pwm’。上述三个延时电路通过选择不同开关接通得出不同pwm’信号。当选通开关sw1，断开开关sw2和开关sw3时,直接输出pwmw信号不作处理。当选通开关sw2，断开开关sw1和开关sw3时,pwmw信号经过1个d触发器延时一拍后输出pwmw’信号。当选通开关sw3，断开开关sw1和开关sw2时,pwmw信号经过2个d触发器延时两拍后输出pwmw’信号。这样就能得到如图4、5控制电路输出驱动信号的时序图。
实施例二：
一种改善led显示屏耦合的控制模块，包括n个上述的控制电路；其中所有控制电路相互并联。所述n为2的倍数。
具体地，一个控制模块中可以集成多个控制电路，这样就能输出多路驱动信号。
本发明实施例所提供的模块，为简要描述，实施例部分未提及之处，可参考前述电路实施例中相应内容。
实施例三：
一种改善led显示屏耦合的控制芯片，参见图6，
所述控制芯片设置数据口、时钟口和n个输出口；所述控制芯片包括数字处理单元、第二方面所述控制模块和通道模块；
其中，控制芯片的数据口接数字处理单元的输入端，控制芯片的时钟口接数字处理单元的时钟端，数字处理单元的输出端包括n个寄存器输出端，数字处理单元中不同的寄存器输出端分别接至控制模块中不同控制电路的输入端；控制模块中不同控制电路的输出端分别接至通道模块中不同的输入端，通道模块中不同的输出端分别接至所述控制芯片中不同的输出口。
优选地，所述数字处理单元的输出端还包括时钟输出端，所述时钟输出端输出所述外部时钟。
具体地，图6中，数字处理单元输入的时钟信号包括dclk和gclk，数字处理单元通过时钟dclk采集输入sdi信号,生成pwm信号传输给控制模块，数字处理单元再通过时钟gclk控制显示输出。pwm信号经过控制模块生成不同pwm’信号。
该控制芯片可以通过不同的pwm信号控制显示通道打开或关闭，例如利用一个专用寄存器a(即pwm信号a)调节控制模块中out打开(下降沿)位置。用一个专用寄存器b(即pwm信号b)调节out关闭(上升沿)位置。这样该芯片就可以通过专门寄存器调节该值，根据屏上显示效果来调节到一个较合适值。
本发明实施例所提供的芯片，为简要描述，实施例部分未提及之处，可参考前述电路实施例中相应内容。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。
1.一种改善led显示屏耦合的控制电路，其特征在于，包括延时时间不同的第一延时电路、第二延时电路和第三延时电路；
所述第一延时电路、第二延时电路和第三延时电路相互并联；其中第一延时电路、第二延时电路和第三延时电路的输入端相互连接，形成控制电路的输入端，接收同一pwm信号；第一延时电路、第二延时电路和第三延时电路的输出端相互连接，形成控制电路的输出端，输出经过第一延时电路、第二延时电路或第三延时电路延时后的pwm信号给通道模块，供通道模块驱动led显示屏中各个显示通道打开或关闭。
2.根据权利要求1所述改善led显示屏耦合的控制电路，其特征在于，
所述第一延时电路包括开关sw1；所述第一延时电路的输入端通过串联所述开关sw1接所述第一延时电路的输出端。
3.根据权利要求1所述改善led显示屏耦合的控制电路，其特征在于，
所述第二延时电路包括第一触发器和开关sw2；所述第二延时电路的输入端接第一触发器的输入端，第一触发器的时钟端接外部时钟，第一触发器的输出端通过串联所述开关sw2接所述第二延时电路的输出端。
4.根据权利要求3所述改善led显示屏耦合的控制电路，其特征在于，
所述第三延时电路包括第二触发器、第三触发器和开关sw3；所述第三延时电路的输入端接第二触发器的输入端，第二触发器的时钟端接所述外部时钟，第二触发器的输出端接第三触发器的输入端，第三触发器的时钟端接所述外部时钟，第三触发器的输出端通过串联所述开关sw3接所述第三延时电路的输出端。
5.根据权利要求4所述改善led显示屏耦合的控制电路，其特征在于，
所述第一触发器、第二触发器和第三触发器均为d触发器。
6.一种改善led显示屏耦合的控制模块，其特征在于，包括n个权利要求1-5中任一权利要求所述的控制电路；其中所有控制电路相互并联。
7.根据权利要求6所述改善led显示屏耦合的控制模块，其特征在于，
所述n为2的倍数。
8.一种改善led显示屏耦合的控制芯片，其特征在于，
所述控制芯片设置数据口、时钟口和n个输出口；所述控制芯片包括数字处理单元、权利要求6所述控制模块和通道模块；
其中，控制芯片的数据口接数字处理单元的输入端，控制芯片的时钟口接数字处理单元的时钟端，数字处理单元的输出端包括n个寄存器输出端，数字处理单元中不同的寄存器输出端分别接至控制模块中不同控制电路的输入端；控制模块中不同控制电路的输出端分别接至通道模块中不同的输入端，通道模块中不同的输出端分别接至所述控制芯片中不同的输出口。
9.根据权利要求8所述改善led显示屏耦合的控制芯片，其特征在于，
所述数字处理单元的输出端还包括时钟输出端，所述时钟输出端输出所述外部时钟。
技术总结