本发明属于显示技术领域，具体涉及一种像素电路及其驱动方法、显示面板。
背景技术：
在现有技术中，采用阵列基板行驱动(gatedriveronarray，简称goa)技术将薄膜场效应晶体管(thinfilmtransistor，简称tft)集成在阵列基板上，用以对显示面板中的栅线进行扫描驱动，从而可以省掉栅极驱动ic的部分，有利于窄边框的实现。
对于具有外部补偿功能的显示面板而言，其需要栅极驱动电路(由级联的多个栅极驱动单元构成)中的各栅极驱动单元不仅能在显示驱动阶段输出控制显示开关晶体管导通的驱动信号，还能在感测阶段输出控制感测开关晶体管导通的驱动信号，即栅极驱动单元需具备输出双脉冲的功能。然而，由于现有的移位寄存器只能输出单脉冲信号，因此现有的一个栅极驱动单元仅包括一个移位寄存器(shiftregister)的情况无法满足驱动需求。
技术实现要素：
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种(像素电路及其驱动方法、显示面板。
第一方面，本发明实施例提供一种一种像素电路，其包括：呈阵列排布的多个子像素电路；所述多个子像素电路中的每个包括：第一节点控制子电路、第二节点控制子电路、驱动子电路、存储子电路、读取子电路、发光器件；其中，至少部分位于不同行的所述子像素电路中的所述读取子电路由同一感测控制线控制；
所述第一节点控制子电路，被配置为响应于第一扫描信号，以对所述存储子电路进行充电；
所述第二节点控制子电路，被配置为响应于第二扫描信号，而将参考电压信号写入至第二节点；
所述读取子电路，被配置为响应于感测控制线所写入的感测控制信号，而读取所述第二节点的电位，；
所述驱动子电路，被配置为响应于所述第一节点和所述第二节点的电压信号，以驱动所述发光器件进行发光。
可选地，位于第n 1行的所述子像素电路的所述第一节点控制电路所响应的所述第一扫描信号，被配置为位于第n行的所述子像素电路的所述第二节点控制电路所响应的所述第二扫描信号。
可选地，所述第一节点控制子电路连接所述第一节点、数据线和第一扫描线；第二节点控制子电路连接读取线、第二节点、第二扫描线；其中，
第n 1行的所述子像素电路的所述第一节点控制电路所连接的第一扫描线，与第n行的所述子像素电路的所述第二节点控制电路所连接的第二扫描线共用；n为自然数。
可选地，由同一条所述感测控制线的各行所述子像素电路相邻设置。
可选地，每相邻两行或四行所述子像素电路由同一所述感测控制线控制。
可选地，所述第一节点控制子电路包括：第一晶体管；
所述第一晶体管的第一极连接数据线，第二极连接所述第一节点，控制极连接第一扫描线。
可选地，所述第二节点控制电路包括：第二晶体管；
所述第二晶体管的第一极连接读取线，第二极连接所述第二节点，控制极连接第二扫描线。
可选地，所述驱动子电路包括：第三晶体管；
所述第三晶体管的第一极连接第一电源电压端，第二极连接所述第二节点，控制极连接所述第一节点。
可选地，所述读取子电路包括：第四晶体管；
所述第四晶体管的第一极连接读取线，第二极连接所述第二节点，控制极连接所述感测控制线。
可选地，所述存储子电路包括存储电容；
所述存储电容的第一端连接所述第一节点，第二端连接所述第二节点。
可选地，所述发光器件包括有机电致发光二极管；
所述有机电致发光二极管的第一极连接所述第二节点，第二极连接第二电源电压端。
可选地，所述第一节点控制子电路包括：第一晶体管；所述第二节点控制电路包括：第二晶体管；所述驱动子电路包括：第三晶体管；所述读取子电路包括：第四晶体管；所述存储子电路包括存储电容；所述发光器件包括有机电致发光二极管；
所述第一晶体管的第一极连接数据线，第二极连接所述第一节点，控制极连接第一扫描线；
所述第二晶体管的第一极连接读取线，第二极连接所述第二节点，控制极连接第二扫描线；
所述第三晶体管的第一极连接第一电源电压端，第二极连接所述第二节点，控制极连接所述第一节点；
所述第四晶体管的第一极连接读取线，第二极连接所述第二节点，控制极连接所述感测控制线；
所述存储电容的第一端连接所述第一节点，第二端连接所述第二节点；
所述有机电致发光二极管的第一极连接所述第二节点，第二极连接第二电源电压端。
第二方面，本发明实施例提供一种像素电路的驱动方法，其包括：显示阶段和感侧阶段；其中，
显示阶段：在第一扫描信号的控制下，第一节点控制子电路向第一节点写入数据电压信号，在第二扫描信号的控制下，第二节点控制电路向第二节点写入参考电压信号，通过第一节点和第二节点的电位，控制驱动子电路驱动发光器件发光；
感测阶段：在第一扫描信号的控制下，第一节点控制子电路向第一节点写入感测信号，在感测控制线输入的感测控制信号的控制下，读取子电路读取第二节点的电位，以通过读取线进行输出。
第三方面，本发明实施例提供一种显示面板，其上述的像素电路。
可选地，所述显示面板还包括栅极驱动电路；所述栅极驱动电路包括p级移位寄存器；其中，第i行第一扫描线连接第i级移位寄存器的扫描信号输出端1≤i≤p；其中，i、p均为自然数；
连接同一所述感测控制线的各行所述子像素电路中的一行所连接的所述移位寄存器具有感测信号输出端，并与该感测控制线连接。
附图说明
图1为现有的子像素电路的电路图；
图2为图1所示的子像素电路的驱动时序图；
图3为本发明实施例的一种像素电路的结构框图；
图4为本发明实施例的另一种像素电路的结构框图；
图5为本发明实施例的另一种像素电路的结构框图；
图6为本发明实施例的一种像素电路的电路图；
图7为图6的像素电路的驱动时序图；
图8为一种移位寄存器的示意图；
图9为一种移位寄存器的示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在此需要说明的是，本发明实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本发明实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为n型和p型，以下实施例中是以n型晶体管进行说明的，当采用n型晶体管时，第一极为n型晶体管的源极，第二极为n型晶体管的漏极，栅极输入高电平时，源漏极导通，p型相反。可以想到的是采用p型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下轻易想到的，因此也是在本发明实施例的保护范围内的。
其中，由于在本发明实施例中以所采用晶体管为n型晶体管，故在本发明实施例中的工作电平信号则是指高电平信号，非工作电平信号为低电平信号；相应的工作电平端为高电平信号端，非工作电平端为低电平信号端。第一电源压端被写入的第一电源电压高于第二电源电压端被写入的第二电源电压，在本发明实施例中以第一电源电压为高电源电压，第二电源电压为低电源电压为例。
对于具有外部补偿功能的有机发光二极管显示面板而言，一帧画面可划分为两个阶段：显示驱动阶段和感测阶段；在显示驱动阶段中，显示面板中的各行像素单元完成显示驱动；在感测阶段，显示面板中的某些行像素单元完成电流抽取(即感测)。
在一个示例中，图1为有机发光二极管显示面板内的像素电路中的一个子像素电路结构示意图，图2为图1所示子像素电路的工作时序图，如图1和图2所示，该子像素电路包括第一晶体管t1(显示开关晶体管)、第二晶体管t2(感测开关晶体管)、第三晶体管t3(驱动晶体管)、存储电容cst、有机电致发光二极管oled；其中，第一晶体管t1的源极连接数据线data，第一晶体管t1的漏极连接第一节点n1，第一晶体管t1的栅极连接扫描线；第二晶体管t2的源极连接读取线readline，第二晶体管t2的漏极连接第二节点n2，第二晶体管t2的栅极连接感测控制线sense；第三晶体管t3的源极连接第一电源电压端vdd，第三晶体管t3的漏极连接第二节点n2，第三晶体管t3的栅极连接第一节点n1；存储电容cst的第一端连接第一节点n1，存储电容cst的第二端连接第二节点n2；有机电致发光二极管oled的阳极连接第二节点n2，有机电致发光二极管oled的阴极连接第二电源电压端vss。
在需要对该像素电路仅需外部补偿时，该子像素电路在工作过程中至少包括如下两个阶段：显示阶段(包括数据电压vdata写入过程)和感测阶段(包括电流读取过程)。
显示阶段：给扫描线写入高电平信号，第一晶体管t1打开，将数据线data中的数据电压vdata写入至第一节点n1，并给存储电容cst充电，通过第三晶体管t3驱动有机电致发光二极管oled发光。
感测阶段：给扫描线和感测控制线sense写入高电平信号，第二晶体管t2和第三晶体管t3打开，通过数据线data将一个测试电压vsense写入至第一节点n1，并通过第二晶体管t2将第三晶体管t3的漏极处的电信号读取，并通过读取线readline输出，以使外界补偿电路通过输出的电信号对第三晶体管t3的迁移率进行补偿。
需要说明的是，对显示面板中的子像素电路进行外部补偿，其过程属于本领域的常规技术，具体补偿过程和原理，此处不再赘述。
由于数据写入过程的时长大于电流读取过程的时长，因此对于连接第二晶体管t2的栅极的感测控制信号而言，其需要在一帧时间内输出一个双脉冲信号，且对应于电流读取过程的脉冲宽度大于对应于数据写入过程的脉冲，也即，图2中的scan2信号；因此，这就要求栅极驱动电路中的每个移位寄存器具有输出双脉冲且两个脉冲宽度不同的功能。
为实现移位寄存器能够输出双脉冲信号，现有技术中利用一个第一移位寄存器单元、一个第二移位寄存器单元和一个信号合并电路以构成一个移位寄存器。在栅极驱动电路中，各移位寄存器内的第一移位寄存器单元之间级联，各第二移位寄存器移单元之间级联，第一移位寄存器单元用于在显阶段输出用以驱动第三晶体管t3的驱动信号，第二移位寄存器单元用于在感测阶段输出用以驱动第二晶体管t2的驱动信号，信号合并电路将与其位于同一移位寄存器内的两个移位寄存器单元所输出的驱动信号进行合并，并通过信号输出端输出一个双脉冲信号，以满足驱动需求。
上述由两个移位寄存器单元和一个信号合并电路以构成栅极驱动单元的技术方案，虽能满足驱动需求，但是其结构复杂且所需设置的晶体管数量较多，不利于窄边框设计。
为解决上述技术问题，本发明实施例提供如下技术方案。
第一方面，如图3所示，本发明实施例提供一种像素电路，其包括：呈阵列排布的多个子像素电路；多个子像素电路中的每个包括：第一节点控制子电路1、第二节点控制子电路2、驱动子电路3、存储子电路5、读取子电路4、发光器件；其中，至少部分位于不同行的子像素电路中的读取子电路4由同一感测控制线sense控制；第一节点控制子电路1被配置为响应于第一扫描信号，而将数据电压vdata信号写入至第一节点n1，以对存储子电路5进行充电；第二节点控制子电路2被配置为响应于第二扫描信号，而将参考电压信号写入至第二节点n2；读取子电路4被配置为响应于感测控制线sense，而读取第二节点n2的电位，以便对第二节点n2进行补偿；驱动子电路3被配置为响应于第一节点n1和第二节点n2的电电压信号，而将驱动电流输出，以驱动发光器件进行发光。
在此需要说明的是，读取子电路4读取第二节点n2的电位，可以有助于对n2节点的节点为进行补偿，例如通过外部补偿电路对驱动子电路4中的驱动晶体管进行迁移率补偿。
由于在本发明实施例的像素电路中，至少部分行子像素电路中读取子电路4由同一感测控制线sense控制，故由同一感测控制线sense控制的各行子像素电路所对应连接的移位寄存器中，可以仅在一个移位寄存器设置第二移位寄存器单元，用以输出感测控制信号，这样一来，可以大大简化栅极驱动电路的结构，从而有助于显示面板实现窄边框。
在一些实施例中，位于第n 1行的所述子像素电路的所述第一节点n1控制电路所响应的所述第一扫描信号，被配置为位于第n行的所述子像素电路的所述第二节点n2控制电路所响应的所述第二扫描信号。
具体的，第一个子像素电路为例，第一节点控制子电路1连接第一节点n1、数据线data和第一扫描线scan11；第二节点控制子电路2连接读取线readline、第二节点n2、第二扫描线scan21；其中，第n 1行的子像素电路的第一节点n1控制电路所连接的第一扫描线，与第n行的子像素电路的第二节点n2控制电路所连接的第二扫描线共用；n为自然数。
如图3所以，以位于同一列的四个相邻设置的子像素电路为例，其中，包含四条第一扫描线scan11～scan14；第一个子像素电路中的第二节点控制子电路2连接第二个子像素电路中的第一节点控制子电路1所连接的第一扫描线scan12，也即连接第二行第一扫描线scan12；第二个子像素电路中的第二节点控制子电路2连接第三个子像素电流中第一节点控制子电路1所连接的第一扫描线scan13，也即连接第三行第一扫描线scan13；第三个子像素电路中的第二节点控制子电路2连接第四个子像素电路中的第一节点控制子电路1所连接的第一扫描线scan14，也即连接第四行第一扫描线scan14。
在一些实施例中，由同一感测控制线sense控制的各行子像素电路相邻设置，之所以如此设置，是为了方便感测控制线sense与各行子像素电路中的读取子电路4连接。
具体的，如图4所示，可以是每两相邻行的子像素电路由同一感测控制线sense控制，或者可以是每四行相邻的子像素电路由同一感测控制线sense控制。当然，如图5所示，还可以每相邻设置的几行子像素电路由同一感测控制线sense控制，在本发明实施例中并不做限制。
同样以图4所示像素电路为，其中，第一个和第二个子像素电路中的读取子电路4连接同一感测控制线sense1；第三个和第四个子像素电路中的读取子电路4连接同一感测控制线sense2这样一来，在感测阶段：给第一行扫描线写入高电平信号，数据线data写入的测试信号为测试电压vsense，此时测试电压vsense应用满足使得驱动子电路3能够将驱动电路输出，以驱动有机电致发光二极管oled发光。与此同时，给感测控制线sense写入高电平信号，以使读取子电路4工作，读取第二节点n2的电位，以供外部补偿，例如迁移率补偿。
在一些实施例中，每个子像素电路中的第一节点控制子电路1包括第一晶体管t1；第一晶体管t1的源极连接数据线data，第一晶体管t1的漏极连接第一节点n1，第一晶体管t1的栅极连接第一扫描线。
在此需要说明的是，在本发明实施例中，第一节点控制子电路1不局限于仅包括第一晶体管t1，只要是能够在第一扫描信号的控制下，将数据电压vdata写入至第一节点n1的任何电路结构，均在本发明实施例的保护范围内。
具体的，当第一扫描线写入高电平信号时，第一晶体管t1被打开，数据线data上被写入的数据电压vdata被传输至第一节点n1，此时则可以对存储子电路5进行充电。
在一些实施例中，每个子电路中的第二节点控制子电路2包括第二晶体管t2；第二晶体管t2的源极连接读取线readline，第二晶体管t2的漏极连接第二节点n2，第二晶体管t2的栅极连接第二扫描线。
在此需要说明的是，在本发明实施例中，第二节点控制子电路2不局限于仅包括第二晶体管t2，只要是能够在第二扫描信号的控制下，将读取线readline所传输的信号写入至第二节点n2的任何电路结构，均在本发明实施例的保护范围内。
具体的，当给第二扫描信号线写入高电平信号，第二晶体管t2被打开，读取线readline上写入参考电压，被写入至第二节点n2。
在一些实施例中，驱动子电路3包括第三晶体管t3，第三晶体管t3的源极连接第一电源电压端vdd，第三晶体管t3的漏极连接第二节点n2，第三晶体管t3的控制极连接第一节点n1。
在此需要说明的是，在本发明实施例中，驱动子电路3不局限于仅包括包括第三晶体管t3，只要是能够在第一节点和第二节点的的控制下，将驱动电路输出至有机电致发光二极管oled的任何电路结构，均在本发明实施例的保护范围内。
具体的，驱动晶体管的根据第一节点n1和第二节点n2的电压信号，并根据第一电源电压端vdd写入的第一电源电压向第二节点n2输出驱动电流，并传输给有机电致发光二极管oled，以使有机电致发光二极管oled进行发光。
在一些实施例中，读取子电路4包括第四晶体管t4，第四晶体管t4的源极连接连接读取线readline，第四晶体管t4的漏极连接第二节点n2，第四晶体管t4的栅极连接感测控制线sense。
在此需要说明的是，在本发明实施例中，读取子电路4不局限于仅包括第四晶体管t4，只要是能够在感测控制线sense写入的感测控制信号的控制下，将第二节点n2的电压信号输出给读取线readline的任何电路结构，均在本发明实施例的保护范围内。
具体的，当感测控制线sense输入高电平信号时，第四晶体管t4打开，通过读取线readline读取第二节点n2的电位，以便于外部补偿。
在一些实施例中，存储能子电路包括存储电容cst。其中，存储电容cst的第一端连接第一节点n1，存储电容cst的第二端连接第二节点n2。存储电容cst能够对数据线data写入的数据电压vdata进行存储。
在此需要说明的是，在本发明实施例中存储能子电路不局限于仅包括存储电容cst，还可以是其它具有储能功能的元件。
在一个示例中，如图5所示，以位于同一列的四个相邻设置的子像素电路为例进行说明。其中，每一个子像素电路均包括第一节点控制子电路1、第二节点控制子电路2，驱动子电路3、存储子电路5、发光器件；其中，第一节点控制子电路1包括第一晶体管t1；第二节点n2控制电路包括第二晶体管t2；驱动子电路3包括第三晶体管t3；读取子电路4包括第四晶体管t4；存储子电路5包括存储电容cst；发光器件包括有机电致发光二极管oled。
具体的，第一晶体管t1的源极连接数据线data，第一晶体管t1的漏极连接第一节点n1，第一晶体管t1的栅极连接第一扫描线；第二晶体管t2的源极连接读取线readline，第二晶体管t2的漏极连接所述第二节点n2，第二晶体管t2的栅极连接第二扫描线；第三晶体管t3的源极连接第一电源电压端vdd，第三晶体管t3的漏极连接第二节点n2，第三晶体管t3的栅极连接所述第一节点n1；第四晶体管t4的源极连接读取线readline，第四晶体管t4的漏极连接第二节点n2，第四晶体管t4的栅极连接感测控制线sense；存储电容cst的第一端连接第一节点n1，存储电容cst第二端连接所述第二节点n2；有机电致发光二极管oled的阳极连接所述第二节点n2，有机电致发光二极管oled的阴极连接第二电源电压端vss。
其中，如图6所示，第一个子像素电路中的第二晶体管t2的栅极所连接的第二扫描线与第二个子像素电路中的第一晶体管t1的栅极所连接的第一扫描线共用；第二个子像素电路中的第二晶体管t2的栅极所连接的第二扫描线与第三个子像素电路中的第一晶体管t1的栅极所连接的第一扫描线共用；第三个子像素电路中的第二晶体管t2的栅极所连接的第二扫描线与第四个子像素电路中的第一晶体管t1的栅极所连接的第一扫描线共用。
其中，如图6所示，第一和第二个子像素电路中第四晶体管t4的栅极连接同一条感测控制线sense1；第三和第四个子像素电路中第四晶体管t4的栅极连接同一条感测控制线sense。当然，第一、第二、第三、第四个子像素电路中第四晶体管t4的栅极均连接同一条感测控制线sense。
由于在本发明实施例的像素电路中，至少部分行子像素电路中读取子电路4的第四晶体管t4的栅极连接同一条感测控制线sense，故由同一感测控制线sense控制的各行子像素电路所对应连接的移位寄存器中，仅可以只在一个移位寄存器设置第二移位寄存器单元，用以输出感测控制信号，这样一来，可以大大简化栅极驱动电路的结构，从而有助于显示面板实现窄边框。
第二方面，本发明实施例提供一种像素电路的驱动方法，其包括显示阶段和感测阶段。
显示阶段：在第一扫描信号的控制下，第一节点控制子电路1向第一节点n1写入数据电压vdata信号，在第二扫描信号的控制下，第二节点n2控制电路向第二节点n2写入参考电压信号，通过第一节点n1和第二节点n2的电位，控制驱动子电路3驱动发光器件发光；
感测阶段：在第一扫描信号的控制下，第一节点控制子电路1向第一节点n1写入感测信号，在感测控制线sense输入的感测控制信号的控制下，读取子电路4读取第二节点n2的电位，以通过读取线readline进行输出。
由于在本发明实施例的像素电路中，至少部分行子像素电路中读取子电路4连接同一条感测控制线sense，故由同一感测控制线sense控制的各行子像素电路所对应连接的移位寄存器中，可以仅在一个移位寄存器中设置第二移位寄存器单元，用以输出感测控制信号，这样一来，可以大大简化栅极驱动电路的结构，从而有助于显示面板实现窄边框。
为了更清楚本发明实施例中的像素电路的驱动方法，以图6所示的像素电路，并结合图7所示的时序图，对本发明实施例中的像素电路的驱动方法进行说明。
以对第一个子像素电路进行驱动为例。
显示阶段：给第一行和第二行第一扫描线写入工作电平信号，第一晶体管t1和第二晶体管t2打开，给数据线data写入数据电压vdata，给读取线readline写入参考电压，此时第一节点n1的电位为数据电压vdata，第二节点n2的电位为参考电压，存储电容cst存储第一节点n1和第二节点n2的电荷，由于vdata-vref＞vth，其中vth为第三晶体管t3的阈值电压，此时第三晶体管t3打开，为有机电致发光二极管oled提供驱动电流。
感测阶段：给第一行第一扫描线和感测控制线sense写入写入工作电平信号，第一晶体管t1和第四晶体管t4打开，给数据线data写入测试电压vsense，此时第一节点n1电位为置为测试电压vsense，该测试电压vsense使得第三晶体管t3打开，驱动有机电致发光二极管oled发光；与此同时，第四晶体管t4读取第二节点n2的电位，并通过读取线readline输出以供外部补偿，例如对驱动晶体管的迁移率进行补偿。
在需要说明的是，在对第一个像素子电路的第二节点n2电位进行感测时，控制第二个子像素电路中的有机电致发光二极管oled不进行显示，以避免影响对第一个像素子电路的第二节点n2电位感测的准确性。
第三方面，本发明实施例提供一种显示面板，其包括上述的任意一种像素电路。
当然，该显示面板还包括栅极驱动电路，该栅极驱动电路包括与每一行子像素电路一一对应设置的p级移位寄存器；其中，第i行第一扫描线连接第i级移位寄存器的扫描信号输出端1≤i≤p；其中，i、p均为自然数；连接同一所述感测控制线sense的各行所述子像素电路中的一行所连接的所述移位寄存器具有感测信号输出端，并与该感测控制线sense连接。
如图8所示，给出一种用于输出第一扫描线号和感测控制信号的移位寄存器的结构示意图。其中，该移位寄存器包括第一寄存器单元和第二移位寄存器单元；第一移位寄存器单元用于输出第一扫描线号，第二移位寄存器单元用于输出感测控制线sense，该移位寄存器需要六个晶体管(m1～m6)和三个时钟信号端(clkd、clke、clkf)，一个低电平信号端vgl，一个l低电平信号端lvdl和一个级联端cr、一个扫描信号输出端scan、一个感测信号输出端sense。
如图9所示，给出一个仅用于输出第一扫描信号的移位寄存器的结构示意图。其中，该移位寄存器包括仅第一寄存器单元；第一移位寄存器单元用于输出第一扫描线号，该移位寄存器需要四个晶体管(m1～m6)和二个时钟信号端(clkd、clke)，一个低电平信号端vgl，一个l低电平信号端lvdl和一个级联端cr、一个扫描信号输出端scan。
由于在本发明实施例的显示面板的像素电路中，至少部分行子像素电路中读取子电路4由同一感测控制线sense控制，故由同一感测控制线sense控制的各行子像素电路所对应连接的移位寄存器中，仅可以只在一个移位寄存器设置第二移位寄存器单元，用以输出感测控制信号，这样一来，可以大大简化栅极驱动电路的结构，从而有助于显示面板实现窄边框。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
1.一种像素电路，其包括：呈阵列排布的多个子像素电路；所述多个子像素电路中的每个包括：第一节点控制子电路、第二节点控制子电路、驱动子电路、存储子电路、读取子电路、发光器件；其中，至少部分位于不同行的所述子像素电路中的所述读取子电路由同一感测控制线控制；
所述第一节点控制子电路，被配置为响应于第一扫描信号，以对所述存储子电路进行充电；
所述第二节点控制子电路，被配置为响应于第二扫描信号，而将参考电压信号写入至第二节点；
所述读取子电路，被配置为响应于感测控制线所写入的感测控制信号，而读取所述第二节点的电位，；
所述驱动子电路，被配置为响应于所述第一节点和所述第二节点的电压信号，以驱动所述发光器件进行发光。
2.根据权利要求1所述的像素电路，其中，位于第n 1行的所述子像素电路的所述第一节点控制电路所响应的所述第一扫描信号，被配置为位于第n行的所述子像素电路的所述第二节点控制电路所响应的所述第二扫描信号。
3.根据权利要求2所述的像素电路，其中，所述第一节点控制子电路连接所述第一节点、数据线和第一扫描线；第二节点控制子电路连接读取线、第二节点、第二扫描线；其中，
第n 1行的所述子像素电路的所述第一节点控制电路所连接的第一扫描线，与第n行的所述子像素电路的所述第二节点控制电路所连接的第二扫描线共用；n为自然数。
4.根据权利要求1所述的像素电路，其中，由同一条所述感测控制线的各行所述子像素电路相邻设置。
5.根据权利要求4所述的像素电路，其中，每相邻两行或四行所述子像素电路由同一所述感测控制线控制。
6.根据权利要求1-5中任一项所述像素电路，其中，所述第一节点控制子电路包括：第一晶体管；
所述第一晶体管的第一极连接数据线，第二极连接所述第一节点，控制极连接第一扫描线。
7.根据权利要求1-5中任一项述的像素电路，其中，所述第二节点控制电路包括：第二晶体管；
所述第二晶体管的第一极连接读取线，第二极连接所述第二节点，控制极连接第二扫描线。
8.根据权利要求1-5中任一项所述的像素电路，其中，所述驱动子电路包括：第三晶体管；
所述第三晶体管的第一极连接第一电源电压端，第二极连接所述第二节点，控制极连接所述第一节点。
9.根据权利要求1-5中任一项所述的像素电路，其中，所述读取子电路包括：第四晶体管；
所述第四晶体管的第一极连接读取线，第二极连接所述第二节点，控制极连接所述感测控制线。
10.根据权利要求1-5中任一项所述的像素电路，其中，所述存储子电路包括存储电容；
所述存储电容的第一端连接所述第一节点，第二端连接所述第二节点。
11.根据权利要求1-5中任一项所述的像素电路，其中，所述发光器件包括有机电致发光二极管；
所述有机电致发光二极管的第一极连接所述第二节点，第二极连接第二电源电压端。
12.根据权利要求1-5中任一项所述的像素电路，其中，所述第一节点控制子电路包括：第一晶体管；所述第二节点控制电路包括：第二晶体管；所述驱动子电路包括：第三晶体管；所述读取子电路包括：第四晶体管；所述存储子电路包括存储电容；所述发光器件包括有机电致发光二极管；
所述第一晶体管的第一极连接数据线，第二极连接所述第一节点，控制极连接第一扫描线；
所述第二晶体管的第一极连接读取线，第二极连接所述第二节点，控制极连接第二扫描线；
所述第三晶体管的第一极连接第一电源电压端，第二极连接所述第二节点，控制极连接所述第一节点；
所述第四晶体管的第一极连接读取线，第二极连接所述第二节点，控制极连接所述感测控制线；
所述存储电容的第一端连接所述第一节点，第二端连接所述第二节点；
所述有机电致发光二极管的第一极连接所述第二节点，第二极连接第二电源电压端。
13.一种如权利要求1-12中任一项所述像素电路的驱动方法，其包括：显示阶段和感侧阶段；其中，
显示阶段：在第一扫描信号的控制下，第一节点控制子电路向第一节点写入数据电压信号，在第二扫描信号的控制下，第二节点控制电路向第二节点写入参考电压信号，通过第一节点和第二节点的电位，控制驱动子电路驱动发光器件发光；
感测阶段：在第一扫描信号的控制下，第一节点控制子电路向第一节点写入感测信号，在感测控制线输入的感测控制信号的控制下，读取子电路读取第二节点的电位，以通过读取线进行输出。
14.一种显示面板，其包括权利要求1-12中任一项所述的像素电路。
15.根据权利要求14所述的显示面板，其中，所述显示面板还包括栅极驱动电路；所述栅极驱动电路包括p级移位寄存器；其中，第i行第一扫描线连接第i级移位寄存器的扫描信号输出端1≤i≤p；其中，i、p均为自然数；
连接同一所述感测控制线的各行所述子像素电路中的一行所连接的所述移位寄存器具有感测信号输出端，并与该感测控制线连接。
技术总结