本公开总体上涉及应答器。
背景技术：
非接触组件或设备可以是例如被称为“nfc”设备的组件或设备，即与nfc(近场通信)技术兼容的设备。
nfc设备可以是例如集成电路或包含nfc微控制器的芯片。
首字母缩写词nfc表示高频、短距离无线通信技术，其允许短距离(例如10cm)的两个非接触式设备之间进行数据交换。
nfc技术是例如在标准iso/iec18092、iso/iec21481、iso14443或emvco中标准化的开放技术平台。
除了其常规的电话功能外，蜂窝移动电话(如果配备了特定的装置)还可以被用来使用可以用在用于nfc技术中的非接触式通信协议，与另一个非接触式设备(例如，非接触式读取器)交换信息。
还可以引用其他的非接触式设备，诸如连接的手表。
这允许信息在非接触式读取器和位于移动电话内部的安全元件之间交换。因此许多应用是可能的，诸如用于公共交通的移动票务(移动电话充当交通票)，甚至移动支付(移动电话充当支付卡)。
当信息在读取器和非接触式标签或卡或以标签或卡模式仿真的对象之间传输时，读取器通过使用其天线生成磁场，该磁场通常符合常规的使用标准，即在13.56mhz下的正弦波。磁场的作用力例如在0.5安培/rms(均方根)米和7.5安培/rms(均方根)米之间。读取器或标签或卡越远，磁场的作用力就越低。相反，读取器与标签或卡越近，磁场的作用力越大。
然后存在两种操作模式，被动模式或主动模式。
在被动模式中，只有读取器会生成磁场，此时以标签模式或卡片模式仿真的对象是被动的，并且仍然充当目标。
更具体地，仿真标签或卡的对象的天线调制由读取器生成的场。
通过修改连接到对象的天线的端子的电荷来执行该修改。
通过修改在对象的天线的端子处的电荷，读取器的天线的输出阻抗由于两个天线之间的磁耦合而发生改变。这导致在读取器的天线和对象的天线处存在的电压和电流的振幅和/或相位发生改变。
而且，以这种方式，从对象传输到读取器的信息通过在读取器的天线电流处的电荷调制进行传输。
在主动操作模式中，对象可以例如在特定电源(例如，电池，如在移动电话的情况下)的协助下执行被动通信，以便提高对象的性能。
另外，为了进行通信，对象和读取器可以各自交替地生成磁场。在这种情况下，当对象需要将数据发送到读取器时，将以读取器模式仿真该对象，此时读取器将以接收器模式操作。该主动通信模式对于本领域技术人员来说被称为“对等”通信。
关于被动通信模式，其获得了更大的操作距离，根据所使用的协议，其操作距离可以达到20cm的范围。
在卡或标签处的磁场的强度主要取决于读取器及其相对于卡/标签的位置。高磁场会使以卡模式仿真的对象的集成电路降级。
技术实现要素：
本公开的实施例至少解决了限制源自由读取器发射的磁场的电压的问题。
根据本公开的第一方面，提供了一种应答器，包括：两个天线端子，被配置为耦合到天线；整流器电路，其包括两个晶体管，所述两个晶体管被交叉耦合在所述两个天线端子和被配置为接收基准电压的基准端子之间；以及控制电路，被配置为：在读取器和所述应答器之间的通信期间，控制所述两个晶体管的栅极电压，以便修改在所述两个天线端子处的输入阻抗。
在一些实施例中，所述两个天线端子被配置为：在所述通信期间，接收载波信号，所述载波信号交替且依次地使所述两个晶体管导通，并且其中所述控制电路被配置为：当由所述载波信号使所述两个晶体管中的一个晶体管导通时，将所述两个晶体管中的另一个晶体管作为电流源操作。
在一些实施例中，所述控制电路被配置为：通过向所述另一个晶体管的栅极施加控制电压，而将所述另一个晶体管作为电流源操作。
在一些实施例中，所述控制电路被配置为：通过两个不同的控制电压的分别施加，依次将所述两个晶体管作为电流源操作。
在一些实施例中，所述控制电路包括两个电容器和两个辅助晶体管，其中所述两个晶体管经由所述两个电容器被交叉耦合，并且其中所述两个辅助晶体管被分别耦合在所述两个晶体管的栅极与被配置为递送所述控制电压的端子之间。
在一些实施例中，所述控制电路包括被配置为生成所述控制电压的第一部分和第二部分，并且其中所述第一部分和所述第二部分中的每个部分包括经由相应的电阻器而被耦合到地的两个二极管。
在一些实施例中，所述两个晶体管是n型的金属氧化物半导体晶体管，并且其中所述基准电压是地。
在一些实施例中，所述两个晶体管是p型的金属氧化物半导体晶体管，并且其中所述基准电压是正电源电压。
在一些实施例中，所述应答器是智能卡或电话的一部分。
根据本公开的第二方面，提供了一种应答器，包括：第一天线端子和第二天线端子；以及整流器电路，耦合到所述第一天线端子和所述第二天线端子，其中所述整流器电路包括：整流器输出端子，第一二极管，耦合在所述第一天线端子和所述整流器输出端子之间，第二二极管，耦合在所述第二天线端子和所述整流器输出端子之间，第一晶体管，具有耦合在所述第一天线端子和基准端子之间的电流路径，第二晶体管，具有耦合在所述第二天线端子和所述基准端子之间的电流路径，以及控制电路，被配置为向所述第一晶体管和所述第二晶体管的相应控制端子提供第一电压和第二电压，使得当所述第二晶体管作为电流源操作时，所述第一晶体管导通，并且当所述第一晶体管作为电流源操作时，所述第二晶体管导通。
在一些实施例中，所述控制电路包括：第三二极管，耦合在所述第二天线端子和所述第一晶体管的所述控制端子之间；第四二极管，耦合在第一电压节点和所述第一晶体管的所述控制端子之间；第一电阻器，耦合在所述第一晶体管的所述控制端子和所述基准端子之间；第五二极管，耦合在所述第一天线端子和所述第二晶体管的所述控制端子之间；第六二极管，耦合在所述第一电压节点和所述第二晶体管的所述控制端子之间；以及第二电阻器，耦合在所述第二晶体管的所述控制端子和所述基准端子之间。
在一些实施例中，所述控制电路包括：第一电容器，耦合在所述第一天线端子和所述第二晶体管的所述控制端子之间；第二电容器，耦合在所述第二天线端子和所述第一晶体管的所述控制端子之间；第三晶体管，具有耦合在所述第一晶体管的所述控制端子和第一电压节点之间的电流路径、以及耦合到所述第一天线端子的控制端子；以及第四晶体管，具有耦合在所述第二晶体管的所述控制端子和所述第一电压节点之间的电流路径、以及耦合到所述第二天线端子的控制端子。
在一些实施例中，应答器还包括耦合到所述整流器输出端子的微处理器。
本公开的实施例有利地允许减小在天线的端子处的电压，并且因此减小在集成电路的输入处的电压。
因此，期望保护以卡模式仿真的对象的集成电路，同时限制源自由读取器发射的磁场的电压。
一些实施例涉及使用连接到天线的非接触式设备或电子组件的无线或非接触式通信。一些实施例涉及被配置为根据非接触式类型的通信协议，经由天线与读取器交换信息的设备。
一些实施例涉及诸如nfc设备的非接触式设备和读取器之间以13.56mhz的频率的非接触式通信。
根据另一个方面，提出了一种应答器，该应答器被配置为与读取器非接触式通信。应答器包括集成电路、天线和整流器电路以及控制电路，整流器电路包括在天线的端子和旨在接收基准电压的基准端子之间交叉耦合的两个晶体管，控制电路能够在读取器和应答器之间的通信期间控制晶体管的栅极电压，以便修改集成电路的输入阻抗。
根据一个实施例，天线的两个端子旨在通信期间接收载波信号，载波信号交替且依次地使两个晶体管导通，并且控制电路能够：当载波信号使两个晶体管中的一个晶体管导通时，将另一个晶体管配置为电流源。
根据一个实施例，为了将晶体管配置为电流源，控制电路能够向晶体管的栅极施加控制电压。
根据一个实施例，控制电路能够通过分别施加第一控制电压和第二不同的控制电压，将两个晶体管依次配置为电流源。
根据一个实施例，控制电路包括两个电容器，两个晶体管通过使用该两个电容器交叉耦合，并且两个辅助晶体管分别耦合在两个晶体管的栅极和递送控制电压的端子之间。
根据一个实施例，控制电路包括被配置为生成控制电压的第一部分和第二部分，每个部分包括通过使用电阻器耦合到地的两个二极管。
根据一个实施例，两个晶体管是nmos类型的，并且基准电压是地。
根据一个实施例，两个晶体管是pmos类型的，并且基准电压是电源电压。
根据另一方面，提出了一种包括应答器的设备，诸如智能卡或电话。
附图说明
通过阅读绝不是限制性的实施例的详细描述并且参考附图，本实用新型的其他优点和特征将变得显而易见，其中：
图1、图2a、图2b、图3a和图3b示意性地示出了本实用新型的各种实施例。
具体实施方式
在图1中，附图标记tg表示应答器，其可以例如经由天线(例如，感应线圈l)与读取器rd通信。应答器tg可以包括集成电路，该集成电路包括整流器电路red。在一些实施例中，集成电路还包括处理电路proc。在一些实施例中，集成电路还包括电容器ca和/或cv。在一些实施例中，整流器电路red被实施在第一集成电路中，并且处理电路proc被实施在第二集成电路中。其他实施方式也是可能的。
天线包括耦合到调谐电容器ca的两个端子ac1和ac2，调谐电容器ca被配置为将应答器的谐振频率调整在载波信号的频率附近。载波信号的频率例如等于13.56mhz。
端子ac1递送信号s1，端子ac2递送信号s2。信号s1和s2表示载波信号。
两个端子ac1和ac2在高状态和低状态之间交替。
术语“高状态”被理解为例如正电压，并且术语“低状态”被理解为例如负电压。
应答器tg还包括整流器电路red，整流器电路red被配置为对在两个端子ac1和ac2处接收的载波信号s1、s2的负半波进行整流并且将正半波保留。
整流器电路red耦合到电容器cv，电容器cv被配置为仅保留载波信号的直流分量vcc。换句话说，最初是交流的载波信号被转换为直流信号(或直流电压)vcc。
应答器tg还包括耦合到电容器cv的处理电路proc。处理电路proc可以是例如由直流信号vcc供电并且被配置为处理由读取器rd传输的数据的微处理器。
整流器电路red包括第一部分1，第一部分1包括第一二极管di1，第一二极管di1耦合到端子ac2，并且被配置为在端子ac2处于高状态时允许信号s2通过。第一部分1还包括第二二极管di2，第二二极管di2耦合到端子ac1，并且被配置为在端子ac1处于高状态时允许信号s1通过。
整流器电路red还包括第二部分2，第二部分2包括两个晶体管m0、m1，两个晶体管m0、m1通过使用控制电路cd在天线的端子ac1和ac2和基准电压之间交叉耦合。
更具体地，控制电路cd耦合到两个晶体管m0、m1的栅极，并且被配置为控制每个晶体管的栅极电压。
在该实施例中，两个晶体管m0、m1是nmos型的并且耦合到基准电压，在这种情况下基准电压是地。
图2a示出了包括两个晶体管m0和m1的整流器电路red的第二部分2的详细视图。
控制电路cd耦合到端子ac1并且被配置为接收信号s1。控制电路cd还耦合到端子ac2，并且被配置为接收信号s2。
晶体管m0的栅极g0和晶体管m1的栅极g1耦合到控制电路cd。控制电路cd被配置为使用控制信号vg2来控制晶体管m0的栅极g0。
控制电路cd还被配置为使用控制信号vg1来控制晶体管m1的栅极g1。
当由端子ac1递送的信号s1处于高状态时，控制电路cd递送处于高状态的控制信号vg1。晶体管m1被导通，并且因此将端子ac2连接到地。
同时，控制电路cd递送控制信号vg2，以便将晶体管m0配置为电流源。控制信号vg2是控制电压vlim，如图2b中所示。
控制信号vg2通过使电流从端子ac1循环到端子ac2来允许对信号s1的电压进行限制，并且因此允许减小天线处的阻抗。
减小天线的阻抗允许过多的能量在天线处被耗散，并且因此允许减小天线处的电压。
当由端子ac2递送的信号s2处于高状态时，控制电路cd递送处于高状态的控制信号vg2。晶体管m0被导通，并且因此将端子ac1连接到地。
同时，控制电路cd递送控制信号vg1(控制电压vlim)，以便将晶体管m1配置为电流源。
控制信号vg1通过使电流从端子ac2循环到端子ac1来允许对信号s2的电压进行限制，并且因此允许减小天线处的阻抗。
应当注意，控制电压vg1和vg2可以基本相等或不同。
图2b示出了第一图形gr1，其示出了电压s1和s2根据时间的演进。
图2b还示出了第二图形gr2，其示出了在两个晶体管m0、m1的栅极g0、g1由控制电路cd控制之后，两个电压vg1和vg2根据时间的演进。
第一图形gr1示出了载波信号的全波。
在第一图形gr1中，信号s1的振幅处于高状态是由于使用基本等于控制电压vlim的控制电压vg2来控制晶体管m0的栅极g0导致的。
在第一图形gr1中，信号s2的振幅处于高状态是由于使用基本等于控制电压vlim的控制电压vg1来控制晶体管m1的栅极g1导致的。
图3a示出了控制电路cd的一个实施例。
控制电路cd包括被配置为生成控制信号vg2的第一部分11和被配置为生成控制信号vg1的第二部分22。
第一部分11包括第三二极管d3和第四二极管d4，第三二极管d3的阳极耦合到递送控制电压vlim的端子，第四二极管d4的阳极耦合到端子ac2。
第三二极管d3的阴极和第四二极管d4的阴极通过电阻器r2耦合在一起并且耦合到地。
如果在端子ac2处的电压大于控制电压vlim，则控制信号vg2的电压将基本上等于在端子ac2处的电压。
如果在端子ac2处的电压小于控制电压vlim，则控制信号vg2的电压将基本上等于控制电压vlim。
第二部分22包括第五二极管d5和第六二极管d6，第五二极管d5的阳极耦合到递送控制电压vlim的端子，第六二极管d6的阳极耦合到端子ac1。
第五二极管d5的阴极和第六二极管d6的阴极通过电阻器r1耦合在一起并且耦合到地。
如果在端子ac1处的电压大于控制电压vlim，则控制信号vg1的电压将基本上等于在端子ac1处的电压。
如果在端子ac1处的电压小于控制电压vlim，则控制信号vg1的电压将基本上等于控制电压vlim。
图3b示出了控制电路cd的另一个实施例。
控制电路cd包括第一电容器c1、第二电容器c2、第一辅助晶体管m00和第二辅助晶体管m11，其中第一辅助晶体管m00和第二辅助晶体管m11为nmos类型。
端子ac1耦合到第一电容器c1和第一辅助晶体管m00的栅极。
端子ac2耦合到第二电容器c2和第二辅助晶体管m11的栅极。
第一电容器c1还耦合到第二晶体管m1的栅极和第一辅助晶体管m00的栅极。
第二电容器c2耦合到第一晶体管m0的栅极和第二辅助晶体管m11的栅极。
第一辅助晶体管m00的第一导电电极(漏极)耦合到第二电容器c2的电极，其第二导电电极(源极)耦合到递送控制电压vlim的端子。
第二辅助晶体管m11的第一导电电极(漏极)耦合到第一电容器c1的电极，其第二导电电极(源极)耦合到递送控制电压vlim的端子。
控制电路cd的操作如下：如果由端子ac1递送的信号s1处于高状态，则对第一电容器c1充电。在第一电容器处的等效电压vg1基本上等于信号s1的电压，并且因此等于载波信号的电压。
第二晶体管m1被导通。端子ac2耦合到地。
第一辅助晶体管m00也被导通，并且允许对应于控制电压vg2的第二电容器c2中存储的电荷的循环。控制电压vg2基本上等于控制电压vlim。
第一晶体管m0被配置为电流源，并且由控制电压vg2控制，这允许信号s1的电压被限制，并且因此载波信号的电压被限制。
在信号s2处于高状态之后，第一晶体管m0被导通。端子ac1耦合到地。
第二辅助晶体管m11也被导通，并且允许对应于控制电压vg1的第一电容器c1中存储的电荷的循环。控制电压vg1基本上等于控制电压vlim。
第二晶体管m1被配置为电流源，并且由控制电压vg1控制，这允许信号s2的电压被限制，并且因此载波信号的电压被限制。
因此，一些实施例通过当整流器的两个晶体管不在导通状态时使用它们，来有利地允许减小在天线的端子处的电压，并且因此减小在集成电路的输入处的电压。
因此，在没有电压vlim的情况下，对于1.5a/m的磁激励，在天线的端子处的最大电压将为例如28伏。
在一些实施例中，在电压vlim等于0.8伏的情况下，在天线的端子处的最大电压将是例如6.4伏，并且在电压vlim等于0.9伏的情况下，将会减小到例如3.1伏。
本实用新型不限于上述实施例。
因此，例如，尽管所描述的各种晶体管是nmos晶体管，但是也可以使用pmos晶体管，此时基准电压是电源电压而不是地。
1.一种应答器，其特征在于，包括：
两个天线端子，被配置为耦合到天线；
整流器电路，其包括两个晶体管，所述两个晶体管被交叉耦合在所述两个天线端子和被配置为接收基准电压的基准端子之间；以及
控制电路，被配置为：在读取器和所述应答器之间的通信期间，控制所述两个晶体管的栅极电压，以便修改在所述两个天线端子处的输入阻抗。
2.根据权利要求1所述的应答器，其特征在于，所述两个天线端子被配置为：在所述通信期间，接收载波信号，所述载波信号交替且依次地使所述两个晶体管导通，并且其中所述控制电路被配置为：当由所述载波信号使所述两个晶体管中的一个晶体管导通时，将所述两个晶体管中的另一个晶体管作为电流源操作。
3.根据权利要求2所述的应答器，其特征在于，所述控制电路被配置为：通过向所述另一个晶体管的栅极施加控制电压，而将所述另一个晶体管作为电流源操作。
4.根据权利要求3所述的应答器，其特征在于，所述控制电路被配置为：通过两个不同的控制电压的分别施加，依次将所述两个晶体管作为电流源操作。
5.根据权利要求3所述的应答器，其特征在于，所述控制电路包括两个电容器和两个辅助晶体管，其中所述两个晶体管经由所述两个电容器被交叉耦合，并且其中所述两个辅助晶体管被分别耦合在所述两个晶体管的栅极与被配置为递送所述控制电压的端子之间。
6.根据权利要求3所述的应答器，其特征在于，所述控制电路包括被配置为生成所述控制电压的第一部分和第二部分，并且其中所述第一部分和所述第二部分中的每个部分包括经由相应的电阻器而被耦合到地的两个二极管。
7.根据权利要求1所述的应答器，其特征在于，所述两个晶体管是n型的金属氧化物半导体晶体管，并且其中所述基准电压是地。
8.根据权利要求1所述的应答器，其特征在于，所述两个晶体管是p型的金属氧化物半导体晶体管，并且其中所述基准电压是正电源电压。
9.根据权利要求1所述的应答器，其特征在于，所述应答器是智能卡或电话的一部分。
10.一种应答器，其特征在于，包括：
第一天线端子和第二天线端子；以及
整流器电路，耦合到所述第一天线端子和所述第二天线端子，其中所述整流器电路包括：
整流器输出端子，
第一二极管，耦合在所述第一天线端子和所述整流器输出端子之间，
第二二极管，耦合在所述第二天线端子和所述整流器输出端子之间，
第一晶体管，具有耦合在所述第一天线端子和基准端子之间的电流路径，
第二晶体管，具有耦合在所述第二天线端子和所述基准端子之间的电流路径，以及
控制电路，被配置为向所述第一晶体管和所述第二晶体管的相应控制端子提供第一电压和第二电压，使得当所述第二晶体管作为电流源操作时，所述第一晶体管导通，并且当所述第一晶体管作为电流源操作时，所述第二晶体管导通。
11.根据权利要求10所述的应答器，其特征在于，所述控制电路包括：
第三二极管，耦合在所述第二天线端子和所述第一晶体管的所述控制端子之间；
第四二极管，耦合在第一电压节点和所述第一晶体管的所述控制端子之间；
第一电阻器，耦合在所述第一晶体管的所述控制端子和所述基准端子之间；
第五二极管，耦合在所述第一天线端子和所述第二晶体管的所述控制端子之间；
第六二极管，耦合在所述第一电压节点和所述第二晶体管的所述控制端子之间；以及
第二电阻器，耦合在所述第二晶体管的所述控制端子和所述基准端子之间。
12.根据权利要求10所述的应答器，其特征在于，所述控制电路包括：
第一电容器，耦合在所述第一天线端子和所述第二晶体管的所述控制端子之间；
第二电容器，耦合在所述第二天线端子和所述第一晶体管的所述控制端子之间；
第三晶体管，具有耦合在所述第一晶体管的所述控制端子和第一电压节点之间的电流路径、以及耦合到所述第一天线端子的控制端子；以及
第四晶体管，具有耦合在所述第二晶体管的所述控制端子和所述第一电压节点之间的电流路径、以及耦合到所述第二天线端子的控制端子。
13.根据权利要求10所述的应答器，其特征在于，还包括耦合到所述整流器输出端子的微处理器。
技术总结