本申请要求于2018年12月3日在韩国知识产权局(kipo)提交的第10-2018-0153800号韩国专利申请的优先权和权益，该韩国专利申请的公开内容通过引用全部包含于此。
与本发明构思一致的装置和系统涉及一种动态半导体存储器装置及一种包括其的存储器系统。
背景技术：
动态半导体存储器装置(例如，动态随机存取存储器(dram)装置)包括多个动态存储器单元，并且多个动态存储器单元中的每个可以包括一个晶体管和一个电容器。累积在动态半导体存储器装置的多个动态存储器单元的电容器中的电荷会泄露，因此，可以周期性地执行刷新操作以刷新在多个动态存储器单元的电容器中累积的电荷。随着动态半导体存储器装置的温度升高，累积在多个动态存储器单元的电容器中的电荷会更快地泄露。
技术实现要素：
本发明构思的示例实施例旨在提供一种动态半导体存储器装置以及一种包括该动态半导体存储器装置的存储器系统，所述动态半导体存储器装置被配置为随着动态半导体存储器装置的温度升高而补偿从动态半导体存储器装置的多个动态存储器单元泄漏的电荷。
发明构思的范围不限于上述目的，并且本领域技术人员可从以下描述清楚地理解其他未提及的目的。
根据本发明构思的示例实施例，提供了一种动态半导体存储器装置，所述动态半导体存储器装置包括：存储器单元阵列，具有包括连接在多条第一字线与多条第一位线之间的多个第一动态存储器单元的第一存储器单元阵列块、包括连接在多条第二字线与多条第二位线之间的多个第二动态存储器单元的第二存储器单元阵列块及包括多个感测放大器的感测放大块，所述多个感测放大器被配置为在感测放大操作期间将所述多条第一位线的电压和所述多条第二位线的电压放大至第一感测电源电压或比第一感测电源电压高的至少一个第二感测电源电压；温度传感器单元，被配置为感测温度并生成温度感测信号；以及电压生成器，被配置为响应于温度感测信号生成第一感测电源电压或至少一个第二感测电源电压，并且将第一感测电源电压或至少一个第二感测电源电压施加到存储器单元阵列，以及将感测接地电压施加到存储器单元阵列。
根据本发明构思的一种动态半导体存储器装置包括：存储器单元阵列，具有连接在多条字线与多条位线之间的多个动态存储器单元及被配置为放大多条位线的电压的多个感测放大器；温度传感器单元，被配置为感测温度并生成温度感测信号；以及电压生成器，被配置为响应于温度感测信号生成第一感测电源电压或比第一感测电源电压高的至少一个第二感测电源电压，并且将第一感测电源电压或至少一个第二感测电源电压施加到存储器单元阵列，以及将感测接地电压施加到存储器单元阵列。多个感测放大器还被配置为在感测放大操作期间将与连接到从所述多条字线中选择的至少一条字线的动态存储器单元对应的位线的电压放大至第一感测电源电压或至少一个第二感测电源电压。
根据本发明构思的示例实施例的一种存储器系统包括：控制器，被配置为发送命令和地址并且发送或接收数据；以及动态存储器，被配置为接收命令和地址并发送或接收数据。动态存储器包括：存储器单元阵列，具有连接在多条字线与多条位线之间的多个动态存储器单元及被配置为放大多条位线的电压的多个感测放大器；温度传感器单元，被配置为感测温度并生成温度感测信号；以及电压生成器，被配置为响应于温度感测信号生成第一感测电源电压或比第一感测电源电压高的至少一个第二感测电源电压，并且将第一感测电源电压或至少一个第二感测电源电压施加到存储器单元阵列，以及将感测接地电压施加到存储器单元阵列。所述多个感测放大器在感测放大操作期间将与连接到从所述多条字线中选择的至少一条字线的动态存储器单元对应的位线的电压放大至第一感测电源电压或至少一个第二感测电源电压。
附图说明
通过下面结合附图进行的详细描述，将更清楚地理解发明构思的实施例，在附图中：
图1是示出根据发明构思的一些实施例的动态半导体存储器装置的框图；
图2是根据发明构思的一些实施例的图1的温度传感器单元的框图；
图3是示出根据发明构思的一些实施例的电压生成器的一些组件的图；
图4a和图4b是示出根据发明构思的一些实施例的动态半导体存储器装置的操作的时序图；
图5和图6是示出根据发明构思的一些实施例的图1的存储器单元阵列的示意图；
图7是根据发明构思的一些实施例的行解码器的框图；
图8a和图8b是示出根据发明构思的一些实施例的图6的子字线驱动器的图；
图9a和图9b分别是示出根据发明构思的一些实施例的图6的预充电电路和感测放大器的图；
图10是示出根据发明构思的一些实施例的图1的存储器单元阵列的刷新操作的时序图；以及
图11是根据发明构思的一些实施例的存储器系统的框图。
具体实施方式
现在将参照附图更充分地描述发明构思，附图中示出了发明构思的示例实施例。贯穿本说明书，同样的附图标记可以表示同样的元件。如在此所使用的，术语“和/或”包括一个或更多个相关所列项的任何组合和所有组合。注意的是，关于一个实施例描述的多个方面可以包含在不同的实施例中，尽管没有进行与其相关的具体描述。也就是说，所有实施例和/或任何实施例的特征可以以任何方式和/或组合进行组合。
图1是根据本发明构思的一些实施例的动态半导体存储器装置的框图。动态半导体存储器装置100可以包括命令解码器和地址生成器10、模式设定寄存器12、刷新地址生成器14、行地址生成器16、列地址生成器18、行解码器20、列解码器22、存储器单元阵列24、电压生成器26、温度传感器单元28、数据写入路径单元30和数据读取路径单元32。动态半导体存储器装置可以是动态随机存取存储器(dram)装置。
下面将描述图1中示出的块的示例功能。
命令解码器和地址生成器10可以接收从dram装置100的外部施加的命令和地址ca，通过对包括在命令和地址ca中的命令信号进行解码来生成例如激活命令act、读取命令rd、写入命令wr、刷新命令ref和/或模式设定命令mrs的命令，并且从包括在命令和地址ca中的地址信号生成行地址radd、列地址cadd和/或模式设定代码opc。
模式设定寄存器12可以响应于模式设定代码opc生成温度传感器使能信号ten。
刷新地址生成器14可以响应于刷新命令ref生成刷新地址rra。
行地址生成器16可以响应于激活命令act从行地址radd生成行地址信号ra，以及响应于刷新命令ref从刷新地址rra生成行地址信号ra。
列地址生成器18可以响应于写入命令wr或读取命令rd从列地址cadd生成列地址信号ca。
行解码器20可以通过对行地址信号ra进行解码来生成字线选择信号wl。
列解码器22可以通过对列地址信号ca进行解码来生成列选择信号csl。
存储器单元阵列24可以包括多个动态存储器单元(未示出)，响应于写入命令wr将数据存储在由字线选择信号wl和列选择信号csl选择的动态存储器单元中，并且响应于读取命令rd从由字线选择信号wl和列选择信号csl选择的动态存储器单元输出数据。此外，存储器单元阵列24可以响应于刷新命令ref对由至少一个字线选择信号选择的动态存储器单元执行刷新操作。
电压生成器26可以生成高电压vpp、第一感测电源电压vdd或第二感测电源电压vdd α、感测接地电压gnd和预充电电压vbl。响应于温度感测信号td，电压生成器26可以在温度感测信号td为未激活时生成第一感测电源电压vdd，并且在温度感测信号td为激活时生成比第一感测电源电压vdd高的第二感测电源电压vdd α。作为另一示例，电压生成器26可以在温度感测信号td指示温度未超过特定温度时生成第一感测电源电压vdd，并且可以在温度感测信号td指示温度超过特定温度时生成随温度升高而成比例地增大的第二感测电源电压vdd α。这里，α可以表示随着温度升高而从第一感测电源电压vdd线性地或逐步地增大的电压。
温度传感器单元28可以响应于温度传感器使能信号ten来感测温度，在温度不超过特定温度时对温度感测信号td去激活，并且在温度超过特定温度时激活温度感测信号td。也就是说，在发明构思的一些实施例中，温度感测信号td可以是1位数字数据。在其他实施例中，温度感测信号td可以是多位数字数据。在这种情况下，温度传感器单元28可以生成具有预定数量的状态的温度感测信号td。也就是说，温度传感器单元28可以在温度不超过特定温度时生成具有第一状态的温度感测信号td，并且在温度超过特定温度时生成具有至少两种不同的状态的温度感测信号td。在其他实施例中，温度传感器单元28可以被配置为除了在响应于温度传感器使能信号ten而被启用之外，在响应于刷新命令ref来执行刷新操作时被启用，或者可以被配置为响应于写入命令wr或读取命令rd而被启用。
数据写入路径单元30可以接收从dram装置100的外部施加的数据dq，并且响应于写入命令wr将数据dq传输到存储器单元阵列24。
数据读取路径单元32可以响应于读取命令rd将从存储器单元阵列24输出的数据作为数据dq输出。
图2是根据本发明构思的一些实施例的温度传感器单元28的框图。温度传感器单元28可以包括温度传感器28-2、模数转换器(adc)28-4和温度感测信号生成器28-6。
下面将描述图2中示出的块的示例功能。
温度传感器28-2可以生成根据温度的升高而增大的温度信号temp。在一些实施例中，温度信号temp可以是根据温度的升高而增大的电压或电流。
adc28-4可以通过将作为模拟信号的温度信号temp转换为数字信号来生成数字信号code。数字信号code可以是预定位数的数字数据。
当数字信号code超过与特定温度对应的特定数字数据时，温度感测信号生成器28-6可以激活温度感测信号td。也就是说，温度感测信号生成器28-6可以在数字信号code不超过特定数字数据时对温度感测信号td去激活，并且在数字信号code超过特定数字数据时激活温度感测信号td。也就是说，在一些实施例中，温度感测信号td可以是1位数字数据。
图3是示出根据本发明构思的一些实施例的电压生成器26的一些组件的图。电压生成器26可以是电源电压生成器，所述电源电压生成器包括参考电压生成器26-2、开关26-4、比较器26-6和驱动器d。驱动器d可以是pmos晶体管。
下面将描述根据发明构思的一些实施例的在图3中示出的电压生成器26的操作。
参考电压生成器26-2可以被供应有外部电源电压evdd，并且生成第一参考电压vref1和第二参考电压vref2。
响应于温度感测信号td，开关26-4可以使第一参考电压vref1或第二参考电压vref2生成为参考电压vref。第二参考电压vref2可以高于第一参考电压vref1。
比较器26-6可将参考电压vref与第一感测电源电压vdd或第二感测电源电压vdd α进行比较，并且在第一感测电源电压vdd或第二感测电源电压vdd α低于参考电压vref时生成驱动信号d。例如，当第一感测电源电压vdd或第二感测电源电压vdd α低于参考电压vref时，比较器26-6可以生成具有“低”电平的驱动信号d。
驱动器d可以响应于驱动信号d而被导通并且驱动第一感测电源电压vdd或第二感测电源电压vdd α。
图4a和图4b是示出根据本发明构思的一些实施例的温度传感器单元28和电压生成器26的操作的操作时序图。
参照图2至图4a，温度传感器28-2可以生成温度信号temp。温度信号temp可以是随着温度升高而增大的电压或电流。adc28-4可以将作为模拟信号的温度信号temp转换为数字信号code。例如，如果数字信号code为4位数字数据，特定温度ts1为90℃并且对应于特定温度ts1的特定数字数据为c1(例如，“0111”)，那么温度感测信号生成器28-6可以在特定数字数据超过c1时激活温度感测信号td。当温度感测信号td为未激活时，开关26-4可以生成第一参考电压vref1，并且电压生成器26可以生成第一感测电源电压vdd。当温度感测信号td为激活时，开关26-4可以生成第二参考电压vref2，并且电压生成器26可以生成作为固定电压的第二感测电源电压vdd α。也就是说，电压生成器26可以在特定数字数据指示温度不超过特定温度ts1时生成第一感测电源电压vdd，并且在特定数字数据指示温度超过特定温度ts1时生成第二感测电源电压vdd α。
在发明构思的其他实施例中，参照图2、图3和图4b，adc28-4可以将作为模拟信号的温度信号temp转换为数字信号code。例如，如果数字信号code为4位数字数据，第一特定温度ts1为90℃，对应于第一特定温度ts1的第一特定数字数据为c1(例如，“0111”)，第二特定温度ts2为110℃并且对应于第二特定温度ts2的第二特定数字数据为c2(例如，“1101”)，那么温度感测信号生成器28-6可以在数字信号code不超过c1时生成具有第一状态td1的温度感测信号td，在数字信号code超过c1且不超过c2时生成具有第二状态td2的温度感测信号td，并且在数字信号code超过c2时生成具有第三状态td3的温度感测信号td。因此，根据发明构思的一些实施例，参考电压生成器26-2可以生成三个第一参考电压至第三参考电压，并且开关26-4可以响应于具有第一状态td1的温度感测信号td生成第一参考电压，响应于具有第二状态td2的温度感测信号td生成第二参考电压，并且响应于具有第三状态td3的温度感测信号td生成第三参考电压。因此，电压生成器26可以在数字信号code指示温度不超过第一特定温度ts1时生成第一感测电源电压vdd，在数字信号code指示温度超过第一特定温度ts1且不超过第二特定温度ts2时生成第二感测电源电压vdd δv1，并且在数字信号code指示温度超过第二特定温度ts2时生成第三感测电源电压vdd δv2。
如上所述，温度传感器单元28和电压生成器26可以生成随着温度升高而逐步增大的具有至少一个状态的温度感测信号td，并且在数字信号code指示温度超过特定温度时生成第二感测电源电压vdd α或vdd δv1和第三感测电源电压vdd δv2中的至少一个。然而，与附图中示出的不同，温度传感器单元28可以生成随着温度升高而线性增大的温度感测信号td，并且电压生成器26可以在数字信号code指示温度超过特定温度时生成线性增大的第二感测电源电压。
图5是示意性地示出根据本发明构思的一些实施例的存储器单元阵列24的图。
下面将描述图5中示出的存储器单元阵列24。
存储器单元阵列24可以包括32个存储器单元阵列块blk1至blk32以及31个感测放大块sa12至sa3132。32个存储器单元阵列块blk1至blk32中的每个可以包括n个子存储器单元阵列块smca11至smca1n、smca21至smca2n、……或smca321至smca32n以及n个子字线驱动器块swd11至swd1n、swd21至swd2n、……或swd321至swd32n。31个感测放大块sa12至sa3132中的每个可以包括n个子感测放大块sa121至sa12n、sa231至sa23n、……或sa31321至sa3132n以及n个结区块cj121至cj12n、cj231至cj23n、……或cj31321至cj3132n。有128条主字线nwel1至nwel128以及1024条子字线wl1至wl1024，它们可以布置在32个存储器单元阵列块blk1至blk32中的每个中。32个存储器单元阵列块blk1至blk32中的每个可以包括连接在1024条子字线wl1至wl1024与多条位线(未示出)之间的多个动态存储器单元(未示出)。31个感测放大块sa12至sa3132中的每个可以布置在相邻的存储器单元阵列块之间。有8条字线选择信号线pxl1至pxl8，它们可以布置在31个感测放大块sa12至sa3132中的每个中。
布置在子存储器单元阵列块smca11至smca1n、smca21至smca2n、……和smca321至smca32n-中的每个的左侧的子字线驱动器块swd11至swd1n、swd21至swd2n、……、和swd321至swd32n可以在选择主字线nwel1至nwel128中的一条和字线选择信号线pxl1至pxl8中的一条被选择时选择子字线wl1至wl1024中的一条。例如，存储器单元阵列块blk1至blk32的子字线驱动器块swd11至swd1n、swd21至swd2n、……或swd321至swd32n可以在主字线nwel1被选择并且感测放大块sa12至sa3132中的每个的字线选择信号线pxl1被选择时选择存储器单元阵列块blk1至blk32中的每个的子存储器单元阵列块smca11至smca1n、smca21至smca2n、……或smca321至smca32n-的子字线wl1。存储器单元阵列块blk1至blk32中的每个的子字线驱动器块swd11至swd1n、swd21至swd2n、……或swd321至swd32n可以在存储器单元阵列块blk1至blk32中的每个的主字线nwel128被选择并且感测放大块sa12至sa3132中的每个的字线选择信号线pxl8被选择时选择存储器单元阵列块blk1至blk32中的每个的子存储器单元阵列块smca11至smca1n、smca21至smca2n、……或smca321至smca32n的子字线wl1024。也就是说，当主字线nwel1至nwel128中的一条和字线选择信号线pxl1至pxl8中的一条被选择时，可以选择存储器单元阵列块blk1至blk32中的每个的子字线驱动器块swd11至swd1n、swd21至swd2n、……或swd321至swd32n中的子字线wl1至wl1024。
31个感测放大块sa12至sa3132中的每个可以被与其相邻的存储器单元阵列块共享。在刷新操作期间，31个感测放大块sa12至sa3132中的每个可以放大通过位线(未示出)从多个动态存储器单元读取的数据并改写放大的数据，所述多个动态存储器单元连接到与这31个感测放大块sa12至sa3132中的每个相邻的一个存储器单元阵列块的选择的字线。31个感测放大块sa12至sa3132被配置为被两个相邻的存储器单元阵列块共享，但是可以不同时地用于对两个相邻的存储器单元阵列块执行刷新操作。
在一些实施例中，由图1的电压生成器26生成的高电压vpp可以被施加到子字线驱动器块swd11至swd1n、swd21至swd2n、……和swd321至swd32n，感测电源电压vdd或vdd α以及感测接地电压gnd可以被施加到结区块cj121至cj12n、cj231至cj23n、……和cj31321至cj3132n，并且预充电电压vbl可以被施加到感测放大块sa12、sa23、……、sa3132。
图6是示出根据本发明构思的一些实施例的存储器单元阵列24的一些组件的详细图，其中详细示出了存储器单元阵列24的子字线驱动器块swd11、子存储器单元阵列块smca11、结区块cj121、子感测放大块sa121、子字线驱动器块swd21和子存储器单元阵列块smca21的结构。存储器单元阵列24可以具有开放位线结构。
参照图6，子存储器单元阵列块smca11和smca21中的每个可以包括128×k个部分块pmca11至pmca1k、……、pmca1281至pmca128k。128×k个部分块pmca11至pmca1k、……、pmca1281至pmca128k中的每个可以包括连接在八条子字线wl1至wl8与四条奇数和偶数位线bl1至bl4之间的32个动态存储器单元mc。动态存储器单元mc中的每个可以包括连接在子字线和奇数或偶数位线之间的存取晶体管at以及连接在存取晶体管at与电压(例如，接地电压)之间的电容器c。存储器单元阵列24可以具有开放位线结构，在该开放位线结构中子存储器单元阵列块smca11中的奇数位线bl1和bl3中的每条以及子存储器单元阵列块smca21中的偶数位线bl2和bl4中的每条形成一对位线。子字线驱动器块swd11可以包括子字线驱动器d1。子字线驱动器d1中的每个可以被供应有高电压vpp，并且可以通过响应于对应的主字线选择信号nwe11、……或nwe1128驱动从结区块cj121生成的子字线驱动选择信号px11至px18来选择子存储器单元阵列块smca11中的八条子字线wl1至wl8。子字线驱动器d1中的每个可以被供应有高电压vpp，并且可以将高电压vpp施加到选择的子字线。子字线驱动器块swd21可以包括子字线驱动器d1'。子字线驱动器d1'中的每个可以通过响应于对应的主字线选择信号nwe21至nwe2128驱动从结区块cj121生成的子字线驱动选择信号px11、px13、px15、px17和从结区块cj231(未示出)生成的子字线驱动选择信号px22、px24、px26和px28来选择子存储器单元阵列块smca21中的八条子字线wl1至wl8。子字线驱动器d1'中的每个可以被供应有高电压vpp，并且将高电压vpp施加到选择的子字线。存储器单元阵列24中的每个子字线驱动器块可以用于如图5中所示的在字线方向x上与其右侧相邻的存储器单元阵列块。
结区块cj121可以包括子字线选择信号驱动器d2和控制信号驱动器csd。子字线选择信号驱动器d2可以通过响应于稍后将描述的y块选择信号yb1驱动字线选择信号px11至px18来生成子字线驱动选择信号px11至px18。y块选择信号yb1可以通过对列地址cadd的一些位进行解码来生成。控制信号驱动器csd可以响应于x块选择信号xb1或xb2、位线隔离门控制信号isogc1和感测放大器控制信号se1来生成第一位线隔离门驱动控制信号isogc1和第二位线隔离门驱动控制信号isogc2以及一对感测放大电压la和lab。控制信号驱动器csd可以被供应有第一感测电源电压vdd或第二感测电源电压vdd α以及感测接地电压gnd，并将它们作为一对感测放大电压la和lab传输。所述一对感测放大电压la和lab中的正感测电压la可以是第一感测电源电压vdd或第二感测电源电压vdd α，负感测电压lab可以是感测接地电压gnd。因此，在存储器单元阵列24的刷新操作期间，当温度超过特定温度时，正感测电压la可以被放大到第二感测电源电压vdd α，因此，可以增大在多个动态存储器单元mc的电容器c中累积的电荷量。因此，即使当从存储器单元阵列24的多个动态存储器单元mc的电容器c泄漏的电荷量因温度的升高而增大时，在电容器c中累积的电荷量也增加，从而防止或减少存储器单元阵列24中存储的数据的丢失。在存储器单元阵列24中，每个结区块可以用于在位线方向y上与每个结区块的顶部和/或底部相邻的子字线驱动器块以及在字线方向x上与每个结区块的右侧相邻的子感测放大块。
感测放大块sa121可以包括k个感测放大电路psa1至psak，k个感测放大电路psa1至psak中的每个包括预充电电路p1和p2、感测放大器sa1和sa2、第一位线隔离门isog1和第二位线隔离门isog2以及输入/输出门iog1和iog2。预充电电路p1和p2可以响应于预充电控制信号pre执行对包括在子存储器单元阵列块smca11中的奇数位线bl1和bl3、包括在子存储器单元阵列块smca21中的偶数位线bl2和bl4以及包括在子感测放大块sa121中的感测位线sbl1至sbl4进行预充电至预充电电压vbl的预充电操作。预充电操作可以是同时或基本同步地将包括在存储器单元阵列24中的全部位线和全部感测位线预充电至预充电电压vbl的操作。在子感测放大块sa121中，包括在感测放大电路psa1至psak中的感测放大器sa1和sa2可以分别响应于所述一对感测放大电压la和lab放大与子存储器单元阵列块smca11的奇数位线bl1和bl3连接的奇数感测位线sbl1和sbl3的数据以及与子存储器单元阵列块smca21的偶数位线bl2和bl4连接的偶数感测位线sbl2和sbl4的电压。在子感测放大块sa121中，感测放大电路psa1至psak中的每个的第一位线隔离门isog1可以包括nmos晶体管n1和n2，nmos晶体管n1和n2响应于第一位线隔离门驱动控制信号isogc1而被导通以连接子存储器单元阵列块smca11的奇数位线bl1和bl3以及子感测放大块sa121的奇数感测位线sbl1和sbl3。在子感测放大块sa121中，感测放大电路psa1至psak中的每个的第二位线隔离门isog2可以包括nmos晶体管n3和n4，nmos晶体管n3和n4响应于第二位线隔离门驱动控制信号isogc2而被导通以连接子存储器单元阵列块smca21的偶数位线bl2和bl4以及子感测放大块sa121的偶数感测位线sbl2和sbl4。在子感测放大块sa121中，感测放大电路psa1至psak中的每个的输入/输出门iog1可以包括nmos晶体管n5和n6，nmos晶体管n5和n6响应于对应的列选择信号csl11、csl12(未示出)、……或csl1k而被导通以连接感测位线sbl1和sbl2以及一对输入/输出线lio1。在子感测放大块sa121中，感测放大电路psa1至psak中的每个的输入/输出门iog2可以包括nmos晶体管n7和n8，nmos晶体管n7和n8响应于对应的列选择信号csl11、csl12(未示出)、……、csl1k而被导通以连接感测位线sbl3和sbl4以及一对输入/输出线lio2。
图7是根据本发明构思的一些实施例的行解码器20的框图。行解码器20可以包括第一行地址解码器20-2和第二行地址解码器20-4。第二行地址解码器20-4可以包括第一块行解码器brd1至brd32以及第二块行解码器brd12至brd3132。
在图7中，基于如下假设示出行解码器20：在图5的32个存储器单元阵列块blk1至blk32中大约同时选择了四个存储器单元阵列块，并且大约同时对与这四个存储器单元阵列块中的每个的一条字线连接的多个动态存储器单元执行刷新操作。
下面将描述图7中示出的块的示例功能。
第一行地址译码器20-2可以通过响应于激活命令act或刷新命令ref对5位第一行地址信号ra1进行解码来生成块选择信号b1至b32。第一行地址解码器20-2可以响应于激活命令act激活块选择信号b1至b32中的一个，或者可以响应于刷新命令ref同时或基本同步激活四个块选择信号b1、b9、b17和b25、四个块选择信号b2、b10、b18和b26、四个块选择信号b3、b11、b19和b27、四个块选择信号b4、b12、b20和b28、四个块选择信号b5、b13、b21和b29、四个块选择信号b6、b14、b22和b30、四个块选择信号b7、b15、b23和b31或者四个块选择信号b8、b16、b24和b32。例如，响应于刷新命令ref，第一行地址解码器20-2可以通过对除了5位第一行地址信号ra1的高两位之外的较低三位进行解码来同时或基本同步激活四个块选择信号。
第一块行解码器brd1至brd32中的每个可以通过响应于对应的块选择信号b1、b2、……或b32对第二行地址信号ra2的x位进行解码来生成对应的主字线选择信号nwe1、nwe2、……或nwe32。例如，第一块行解码器brd1至brd32中的每个可以通过对10位第二行地址信号ra2的高七位进行解码来生成对应的主字线选择信号nwe1、nwe2、……或nwe32。主字线选择信号nwe1至nwe32中的每个的数量可以是128个。
第二块行解码器brd12至brd3132中的每个可以响应于对应的块选择信号b1、b2、……或b32通过对第二行地址信号ra2的y位进行解码来生成对应的字线选择信号px12、px23、……或px3132。例如，第二块行解码器brd12至brd3132中的每个可以通过对10位第二行地址ra2的低三位进行解码来生成对应的字线选择信号px12、px23、……或px3132。字线选择信号px12至px3132中的每个的数量可以是八个。
可以通过对应的128个主字线选择信号nwe1、nwe2、……或nwe32和对应的八个字线选择信号px12、px23、……或px3132的组合来选择图5中示出的存储器单元阵列块blk1至blk32中的每个的子字线wl1至wl1024。
图8a是示出根据本发明构思的一些实施例的子字线驱动器d1的结构的图。子字线驱动器d1可以包括第一逻辑门g1至第八逻辑门g8。第一逻辑门g1至第八逻辑门g8可以分别包括nand门na1至na8以及反相器i1至i8。
在图8a中，第一逻辑门g1至第八逻辑门g8中的每个可以通过对主字线选择信号nwe11和对应的子字线驱动选择信号px11、px12、……、px18执行and操作来选择对应的子字线wl1、wl2、……、wl8。当分别选择子字线wl1至wl8时，第一逻辑门g1至第八逻辑门g8可以生成高电压vpp。
图8b是示出根据本发明构思的一些实施例的子字线驱动器d2的结构的图。子字线选择信号驱动器d2可以包括第九逻辑门g9至第十六逻辑门g16。第九逻辑门g9至第十六逻辑门g16可以分别包括与nand门na9至na16以及反相器i9至i16。
在图8b中，第九逻辑门g9至第十六逻辑门g16中的每个可以通过对y块选择信号yb1和对应的字线选择信号px11、px12、……或px18执行and操作来生成对应的子字线驱动选择信号px11、px12、……或px18。
图9a是示出根据本发明构思的一些实施例的预充电电路p1的结构的图。预充电电路p1可以包括nmos晶体管n9至n11。
在图9a中，nmos晶体管n9和n10可以响应于预充电控制信号pre而被导通以对感测位线sbl1和sbl3进行预充电至预充电电压vbl。nmos晶体管n11可以响应于预充电控制信号pre而被导通以使感测位线sbl1和sbl3的电压相等。
图9b是示出根据本发明构思的一些实施例的感测放大器sa1的结构的图。感测放大器sa1可以包括pmos晶体管p1和p2以及nmos晶体管n12和n13。
在图9b中，当正感测电压la从预充电电压vbl变为第一感测电源电压vdd或第二感测电源电压vdd α并且负感测电压lab从预充电电压vbl变为感测接地电压gnd时，pmos晶体管p1和p2可在感测位线sbl1或sbl2变为“低”电平时被导通以将感测位线sbl2或sbl1放大到第一感测电源电压vdd或第二感测电源电压vdd α，nmos晶体管n12和n13可在感测位线sbl1或sbl2变为“高”电平时被导通以将感测位线sbl2或sbl1放大到感测接地电压gnd。也就是说，感测放大器sa1可以感测这对感测位线sbl1和sbl2的电压之间的差异，并且可以将感测位线sbl2和sbl1放大到第一感测电源电压vdd和感测接地电压gnd或者放大到第二感测电源电压vdd α和感测接地电压gnd。
图10是示出根据本发明构思的一些实施例的存储器单元阵列24的刷新操作的操作时序图，其中“高”电平数据存储在与存储器单元阵列24的存储器单元阵列块blk1、blk9、blk17和blk25的子字线wl1连接的全部多个动态存储器单元中，存储器单元阵列块blk1、blk9、blk17和blk25的子字线wl1同时或基本同步被激活以对与存储器单元阵列块blk1、blk9、blk17和blk25的子字线wl1连接的多个动态存储器单元执行刷新操作。
参照图5至图10，在第一时段t1中，当将预充电控制信号pre被驱动至“高”电平时，启用存储器单元阵列24的全部预充电电路p1和p2，因此，可以对存储器单元阵列24的全部的位线和感测位线进行预充电到预充电电压vbl。也就是说，第一时段t1可以是执行预充电操作的预充电操作时段。在第一时段t1中，感测放大块中的每个的全部结区块的控制信号驱动器csd可以生成具有“高”电平的第一位线隔离门驱动控制信号isogc1和第二位线隔离门驱动控制信号isogc2并生成具有预充电电压vbl的一对感测放大电压la和lab。因此，可以导通存储器单元阵列24的全部感测放大块的全部子感测放大块的第一位线隔离门isog1和第二位线隔离门isog2两者，并且可以截止存储器单元阵列24的全部感测放大器sa1和sa2。
参照图1至图10，在第二时段t2中，可以将高电压vpp施加到存储器单元阵列块blk1、blk9、blk17和blk25的子存储器单元阵列块smca11至smca1n、smca91至smca9n、smca171至smca17n以及smca251至smca25n的子字线wl1。此外，感测放大块sa12、sa910、sa1718和sa2526的结区块cj121至cj12n、cj9101至cj910n、cj17181至cj1718n以及cj25261至cj2526n的控制信号驱动器csd可以生成具有“低”电平的第一位线隔离门驱动控制信号isogc1和第二位线隔离门驱动控制信号isogc2并生成具有预充电电压vbl的一对感测放大电压la和lab。因此，可以截止感测放大块sa12、sa910、sa1718和sa2526的子感测放大块sa121至sa12n、sa9101至sa910n、sa17181至sa1718n以及sa25261至sa2526n的全部第一位线隔离门isog1和第二位线隔离门isog2，并且可以截止它们的全部感测放大器sa1和sa2。因此，可以在连接在存储器单元阵列块blk1、blk9、blk17和blk25的子字线wl1与子存储器单元阵列块smca11至smca1n、smca91至smca9n、smca171至smca17n以及smca251至smca25n的奇数位线bl1和bl3之间的每个动态存储器单元中累积的电荷同与对应的奇数位线bl1或bl3的预充电电压vbl对应的电荷之间执行电荷共享。因此，存储器单元阵列块blk1、blk9、blk17和blk25的子存储器单元阵列块smca11至smca1n、smca91至smca9n、smca171至smca17n以及smca251至smca25n的奇数位线bl1和bl3的电压可以从预充电电压vbl增大第三预定电压δva。也就是说，第二时段t2可以是执行电荷共享的电荷共享时段。在这种情况下，当动态存储器单元中累积的电荷随着温度升高而减少时，如图10中的交替长-短划线所指示的，奇数位线bl1和bl3的电压可以从预充电电压vbl增大第四预定电压δva'(δva'低于第三预定电压δva)。
参照图1至图10，在第三时段t3中，可以将高电压vpp施加到存储器单元阵列块blk1、blk9、blk17和blk25的子存储器单元阵列块smca11至smca1n、smca91至smca9n、smca171至smca17n以及smca251至smca25n的子字线wl1。感测放大块sa12、sa910、sa1718和sa2526的结区块cj121至cj12n、cj9101至cj910n、cj17181至cj1718n以及cj25261至cj2526n的控制信号驱动器csd可以生成具有“高”电平的第一位线隔离门驱动控制信号isogc1和第二位线隔离门驱动控制信号isogc2并生成具有第一感测电源电压vdd和感测接地电压gnd的一对感测放大电压la和lab。因此，可以导通感测放大块sa12、sa910、sa1718和sa2526的子感测放大块sa121至sa12n、sa9101至sa910n、sa17181至sa1718n以及sa25261至sa2526n的全部第一位线隔离门isog1和第二位线隔离门isog2，并且可以启用它们的全部感测放大器sa1和sa2，从而将奇数位线bl1和lb3的电压放大至第一感测电源电压vdd(见图10的曲线sl)。因此，可以通过感测电源电压vdd恢复连接在存储器单元阵列块blk1、blk9、blk17和blk25的子字线wl1与子存储器单元阵列块smca11至smca1n、smca91至smca9n、smca171至smca17n以及smca251至smca25n的奇数位线bl1和bl3之间的动态存储器单元。也就是说，第三时段t3可以是感测放大时段。在这种情况下，当动态存储器单元中累积的电荷由于温度的升高而减少时，第二感测电源电压vdd α和感测接地电压gnd可以施加到感测放大块sa12、sa910、sa1718、sa2526的子感测放大块sa121至sa12n、sa9101至sa910n、sa17181至sa1718n以及sa25261至sa2526n的感测放大器sa1和sa2，并且如图10中的交替长-短划线所指示的，奇数位线bl1和bl3的电压可被放大至第二感测电源电压vdd α(参见图10的曲线sl')。因此，即使当动态存储器单元中累积的电荷因温度的升高而泄漏并减少时，也可以通过将第二感测电源电压vdd α施加到感测放大器sa1和sa2来将奇数位线bl1和bl3放大到第二感测电源电压vdd α，从而补偿动态存储器单元的电荷泄漏。
如上所述，根据发明构思的一些实施例，可以通过重复执行刷新操作来刷新存储器单元阵列24的全部动态存储器单元。
根据本发明构思的一些实施例的动态半导体存储器装置可以被配置为：甚至在写入操作和读取操作期间以及在刷新操作期间，当温度超过特定温度时，生成固定的第二感测电源电压vdd α或者生成随温度升高而逐步或线性增大的第二感测电源电压vdd α。
可以在写入或读取操作期间以及在刷新操作期间执行上述的感测放大操作。
上述动态半导体存储器装置的存储器单元阵列在一些实施例中可以具有开放位线结构，但是在其他实施例中可以具有折叠位线结构。在具有开放位线结构的存储器单元阵列中，参考位线位于与其相邻的存储器单元阵列块中，而在具有折叠位线结构的存储器单元阵列中，参考位线可位于同一存储器单元阵列块中。根据本发明构思的一些实施例的动态半导体存储器装置的存储器单元阵列可以被配置为在感测放大操作期间将与连接到从多条字线中选择的至少一条字线的动态存储器单元对应的位线中的每条的电压放大至根据温度施加的第一感测电源电压vdd或至少一个第二感测电源电压vdd α或者放大至感测接地电压gnd，而不管位线结构如何。
图11是根据本发明构思的一些实施例的存储系统的框图。存储系统1000可以包括控制器200和动态存储器300。动态存储器300可以是动态半导体存储器装置，或者是包括多个动态半导体存储器装置的存储器模块。
下面将描述图11中示出的块的示例功能。
控制器200可以发送命令和地址ca并且接收或输出数据dq。
动态存储器300可以接收命令和地址ca并且接收或输出数据dq。动态存储器300可以是根据发明构思的一些实施例的上面参照图1至图10描述的动态半导体存储器装置。也就是说，当温度超过特定温度时，动态存储器300可以生成比第一感测电源电压vdd高的固定的第二感测电源电压vdd α，或者生成随着温度升高而逐步或线性增大的第二感测电源电压vdd α。
根据本发明构思的示例实施例，即使当动态半导体存储器装置的动态存储器单元中累积的电荷随着温度升高而快速泄漏时，也可以通过在感测放大操作期间感测温度并增大感测电源电压来补偿泄漏电荷。因此，可改善动态半导体存储器装置及包括该动态半导体存储器装置的存储器系统的操作的可靠性。
虽然已经参照附图描述了本发明构思的实施例，但是本领域技术人员应理解的是，在不脱离本发明构思的范围且不改变本发明构思的必要特征的情况下，可进行各种修改。因此，上述实施例应仅以描述性意义来考虑，而不是为了限制的目的。
1.一种动态半导体存储器装置，所述动态半导体存储器装置包括：
存储器单元阵列，包括：第一存储器单元阵列块，包括连接在多条第一字线与多条第一位线之间的多个第一动态存储器单元；第二存储器单元阵列块，包括连接在多条第二字线与多条第二位线之间的多个第二动态存储器单元；及感测放大块，包括多个感测放大器，所述多个感测放大器被配置为在感测放大操作期间将多条第一位线的电压和多条第二位线的电压放大至第一感测电源电压或比第一感测电源电压高的至少一个第二感测电源电压；
温度传感器单元，被配置为感测温度并生成温度感测信号；以及
电压生成器，被配置为：响应于温度感测信号生成第一感测电源电压或所述至少一个第二感测电源电压，并且将第一感测电源电压或所述至少一个第二感测电源电压施加到存储器单元阵列，以及将感测接地电压施加到存储器单元阵列。
2.根据权利要求1所述的动态半导体存储器装置，其中，温度传感器单元还被配置为在温度不超过特定温度时生成具有第一状态的温度感测信号，并且在温度超过特定温度时生成具有与第一状态不同的至少一种第二状态的温度感测信号；并且
电压生成器还被配置为响应于具有第一状态的温度感测信号生成第一感测电源电压，以及响应于具有所述至少一种第二状态的温度感测信号生成所述至少一个第二感测电源电压。
3.根据权利要求2所述的动态半导体存储器装置，其中，温度传感器单元包括：
温度传感器，被配置为感测温度并生成温度信号；
模数转换器，被配置为接收温度信号并将温度信号从模拟信号转换为数字信号；以及
温度感测信号生成器，被配置为接收数字信号并响应于数字信号生成温度感测信号。
4.根据权利要求3所述的动态半导体存储器装置，其中，电压生成器包括：
参考电压生成器，被配置为接收外部电源电压，并且生成第一参考电压和比第一参考电压高的至少一个第二参考电压；
开关，被配置为响应于温度感测信号使第一参考电压或所述至少一个第二参考电压生成为参考电压；
比较器，被配置为将参考电压与第一感测电源电压或所述至少一个第二感测电源电压进行比较，并且在第一感测电源电压或所述至少一个第二感测电源电压低于参考电压时生成驱动信号；以及
驱动器，被配置为响应于驱动信号来驱动第一感测电源电压或所述至少一个第二感测电源电压。
5.根据权利要求1所述的动态半导体存储器装置，所述动态半导体存储器装置还包括：
命令解码器和地址生成器，被配置为从动态半导体存储器装置外部的源接收命令和地址，通过对包括在命令和地址中的命令信号进行解码来生成模式设定命令，并从包括在命令和地址中的地址信号生成模式设定代码；以及
模式设定寄存器，被配置为响应于模式设定代码生成温度传感器使能信号，并且
其中，温度传感器单元被进一步配置为响应于温度传感器使能信号来感测温度并生成温度感测信号。
6.根据权利要求1所述的动态半导体存储器装置，所述动态半导体存储器装置还包括：命令解码器和地址生成器，被配置为从动态半导体存储器装置外部的源接收命令和地址，并且通过对包括在命令和地址中的命令信号进行解码来生成刷新命令、写入命令或读取命令；并且
其中，温度传感器单元被进一步配置为响应于刷新命令、写入命令或读取命令来感测温度并生成温度感测信号。
7.根据权利要求6所述的动态半导体存储器装置，其中，感测放大块还包括：
预充电电路，被配置为在预充电操作期间对所述多条第一位线和所述多条第二位线进行预充电，并且
其中，所述多个感测放大器中的每个感测放大器连接在所述多条第一位线中的对应的一条第一位线与所述多条第二位线中的对应的一条第二位线之间，并且被配置为当在响应于刷新命令、写入命令或读取命令执行的感测放大操作期间选择所述多条第一字线和所述多条第二字线中的至少一条字线时，将所述多条第一位线中的所述对应的一条第一位线的电压和所述多条第二位线中的所述对应的一条第二位线的电压放大至第一感测电源电压或至所述少一个第二感测电源电压。
8.一种动态半导体存储器装置，所述动态半导体存储器装置包括：
存储器单元阵列，包括：多个动态存储器单元，连接在多条字线与多条位线之间；及多个感测放大器，被配置为放大所述多条位线的电压；
温度传感器单元，被配置为感测温度并生成温度感测信号；以及
电压生成器，被配置为：响应于温度感测信号生成第一感测电源电压或比第一感测电源电压高的至少一个第二感测电源电压，并且将第一感测电源电压或所述至少一个第二感测电源电压施加到存储器单元阵列，以及将感测接地电压施加到存储器单元阵列，
其中，所述多个感测放大器还被配置为在感测放大操作期间将与连接到从所述多条字线中选择的至少一条字线的动态存储器单元对应的位线的电压放大至第一感测电源电压或所述至少一个第二感测电源电压。
9.根据权利要求8所述的动态半导体存储器装置，其中，温度传感器单元还被配置为在温度不超过特定温度时生成具有第一状态的温度感测信号，并且在温度超过特定温度时生成具有与第一状态不同的至少一种第二状态的温度感测信号；并且
电压生成器还被配置为响应于具有第一状态的温度感测信号生成第一感测电源电压，以及响应于具有所述至少一种第二状态的温度感测信号生成所述至少一个第二感测电源电压。
10.根据权利要求9所述的动态半导体存储器装置，其中，温度传感器单元包括：
温度传感器，被配置为感测温度并生成温度信号；
模数转换器，被配置为接收温度信号并将温度信号从模拟信号转换为数字信号；以及
温度感测信号生成器，被配置为接收数字信号并响应于数字信号生成温度感测信号。
11.根据权利要求10所述的动态半导体存储器装置，其中，电压生成器包括：
参考电压生成器，被配置为接收外部电源电压，并且生成第一参考电压和比第一参考电压高的至少一个第二参考电压；
开关，被配置为响应于温度感测信号使第一参考电压或所述至少一个第二参考电压生成为参考电压；
比较器，被配置为将参考电压与第一感测电源电压或所述至少一个第二感测电源电压进行比较，并且在第一感测电源电压或所述至少一个第二感测电源电压低于参考电压时生成驱动信号；以及
驱动器，被配置为响应于驱动信号来驱动第一感测电源电压或所述至少一个第二感测电源电压。
12.根据权利要求8所述的动态半导体存储器装置，所述动态半导体存储器装置还包括：
命令解码器和地址生成器，被配置为从动态半导体存储器装置外部的源接收命令和地址，通过对包括在命令和地址中的命令信号进行解码来生成模式设定命令，并从包括在命令和地址中的地址信号生成模式设定代码；以及
模式设定寄存器，被配置为响应于模式设定代码生成温度传感器使能信号，并且
其中，温度传感器单元被进一步配置为响应于温度传感器使能信号来感测温度并生成温度感测信号。
13.根据权利要求8所述的动态半导体存储器装置，所述动态半导体存储器装置还包括：命令解码器和地址生成器，被配置为从动态半导体存储器装置外部的源接收命令和地址，并且通过对包括在命令和地址中的命令信号进行解码来生成刷新命令、写入命令或读取命令；并且
其中，温度传感器单元被进一步配置为响应于刷新命令、写入命令或读取命令来感测温度并生成温度感测信号。
14.根据权利要求13所述的动态半导体存储器装置，其中，感测放大操作是响应于刷新命令、写入命令或读取命令而执行的。
15.一种存储器系统，所述存储器系统包括：
控制器，被配置为发送命令和地址并且发送或接收数据；以及
动态存储器，被配置为接收命令和地址并发送或接收数据，
其中，动态存储器包括：
存储器单元阵列，包括：多个动态存储器单元，连接在多条字线与多条位线之间；及多个感测放大器，被配置为放大多条位线的电压；
温度传感器单元，被配置为感测温度并生成温度感测信号；以及
电压生成器，被配置为：响应于温度感测信号生成第一感测电源电压或比第一感测电源电压高的至少一个第二感测电源电压，并且将第一感测电源电压或所述至少一个第二感测电源电压施加到存储器单元阵列，以及将感测接地电压施加到存储器单元阵列，并且
其中，所述多个感测放大器在感测放大操作期间将与连接到从所述多条字线中选择的至少一条字线的动态存储器单元对应的位线的电压放大至第一感测电源电压或所述至少一个第二感测电源电压。
16.根据权利要求15所述的存储器系统，其中，温度传感器单元还被配置为在温度不超过特定温度时生成具有第一状态的温度感测信号，并且在温度超过特定温度时生成具有与第一状态不同的至少一种第二状态的温度感测信号；以及
电压生成器还被配置为响应于具有第一状态的温度感测信号生成第一感测电源电压，以及响应于具有所述至少一种第二状态的温度感测信号生成所述至少一个第二感测电源电压。
17.根据权利要求16所述的存储器系统，其中，温度传感器单元包括：
温度传感器，被配置为感测温度并生成温度信号；
模数转换器，被配置为接收温度信号并将温度信号从模拟信号转换为数字信号；以及
温度感测信号生成器，被配置为接收数字信号并生成温度感测信号。
18.根据权利要求17所述的存储器系统，其中，电压生成器包括：
参考电压生成器，被配置为接收外部电源电压，并且生成第一参考电压和比第一参考电压高的至少一个第二参考电压；
开关，被配置为响应于温度感测信号使第一参考电压或所述至少一个第二参考电压生成为参考电压；
比较器，被配置为将参考电压与第一感测电源电压或所述至少一个第二感测电源电压进行比较，并且在第一感测电源电压或所述至少一个第二感测电源电压低于参考电压时生成驱动信号；以及
驱动器，被配置为响应于驱动信号来驱动第一感测电源电压或所述至少一个第二感测电源电压。
19.根据权利要求15所述的存储器系统，其中，动态存储器还包括命令解码器和地址生成器，命令解码器和地址生成器被配置为通过对包括在命令和地址中的命令信号进行解码来生成刷新命令、写入命令或读取命令，并且
温度传感器单元被进一步配置为响应于刷新命令、写入命令或读取命令来感测温度并生成温度感测信号。
20.根据权利要求19所述的存储器系统，其中，感测放大操作是响应于刷新命令、写入命令或读取命令而执行的。
技术总结