本发明是有关于一种非易失性存储器及其读取方法，且特别是有关于一种可提升读取数据的稳定度的非易失性存储器及其读取方法。
背景技术：
已知的技术领域中，提出一种所谓的累积电压向量阵列乘法(voltage-accumulationvector-matrixmultiplication)结构的非易失性存储器的读取机制。以下参照图1绘示的已知技术的存储单元的特性曲线图。在图1中，曲线110、120表示多个被编程为低阈值电压状态的存储单元的特性曲线，曲线130则表示被编程为高阈值电压状态的存储单元的特性曲线。而曲线120、130用以分别表示在一存储单元串中的部分存储单元(被编程为低阈值电压状态)以及另一部份存储单元(被编程为高阈值电压状态)的特性曲线。此外，已知技术并依据曲线120、130设定工作电压vs1、vs2，并依据工作电压vs1、vs2来对存储单元施加输入电压，以执行存储单元的读取动作。
在已知技术中，对应工作电压vs1、vs2，曲线110～130分别具有工作点wp1～wp4，其中有三个工作点wp1、wp3、wp4对应存储单元的高电阻值状态，一个工作点wp2对应存储单元的低电阻值状态。
值得注意的，在本已知技术中，存储单元串的累积电压主要依据被编程为高电阻值的存储单元来决定。由曲线130可以得知，当曲线130对应的存储单元因工艺漂移，或其他任意因素而产生所提供的电阻值的变化(如偏移var)时，将降低累积电压的线性度，并影响到读取动作的准确度。
技术实现要素：
本发明提供一种非易失式存储器及其读取方法，提高累积电压的线性度。
本发明的非易失式存储器的读取方法，包括擦除存储单元串的多个存储单元；设定存储单元中的目标存储单元，设定初始电压，依据步阶值以递增初始电压来产生多个编程电压，并使目标存储单元分别依据编程电压以依序执行多个编程动作，并在编程动作中验证目标存储单元以获得第一验证电流；依据判断第一验证电流以及第一参考电流以设定对应的编程电压为目标电压；以及，依据目标电压对目标存储单元外的多个其他存储单元进行编程动作，并使存储单元串为读取参考存储单元串。
本发明的非易失性存储器包括存储单元阵列以及控制器。存储单元阵列包括多个存储单元串，各存储单元串包括多个存储单元。控制器耦接存储单元阵列。控制器用以擦除这些存储单元串的其中之一选中存储单元串的这些存储单元；设定选中存储单元串的存储单元中的目标存储单元，设定初始电压，依据步阶值以递增初始电压来产生多个编程电压，并使目标存储单元分别依据编程电压以依序执行多个编程动作，并在编程动作中验证目标存储单元以获得第一验证电流；依据判断第一验证电流以及第一参考电流以设定对应的编程电压为目标电压；以及，依据目标电压对目标存储单元外的多个其他存储单元进行编程动作，并使存储单元串为读取参考存储单元串。
基于上述，本发明实施例通过针对被选定的目标存储单元进行编程动作，并在编程动作的过程中，依据目标电压的验证电流，来找出存储单元串的工作电压(工作点)。如此一来，本发明实施例的存储单元串的特性曲线中，对应至高电阻状态的工作点的数量可以减少，可提升存储单元串中，在不同的存储单元的被编程状态下，累积电压的线性度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1绘示已知技术的存储单元的特性曲线图。
图2绘示本发明一实施例的非易失式存储器的读取方法的流程图。
图3a至图3c绘示本发明实施例的非易失式存储器的读取方法的动作波形图。
图4a绘示本发明实施例的多个存储单元的特性曲线示意图。
图4b绘示本发明图4a实施例的曲线图的局部放大示意图。
图5绘示本发明另一实施例的存储单元的特性曲线示意图。
图6绘示本发明另一实施例的非易失性存储器的示意图。
图7绘示本发明实施例的存储单元串的实施方式的示意图。
【符号说明】
110、120、130、310～350：曲线
vs1、vs2：工作电压
wp1～wp4、wp31～wp34：工作点
var：偏移
s210～s240：读取步骤
410～430：特性曲线
a41：区域
rg1：范围
r1～r5：阻值
600：非易失性存储器
610：存储单元阵列
620：控制器
611～61n、700：存储单元串
gsw、ssw：选择开关
mc1～mcn：存储单元
bl：位线
iv1～ivn：输入电压
wl1～wln：位线
is：电流
具体实施方式
请参照图2，图2绘示本发明一实施例的非易失式存储器的读取方法的流程图。本实施例可应用于累积电压向量阵列乘法结构的非易失性存储器。其中，步骤s210擦除存储单元串的多个存储单元。接着，步骤s220设定存储单元串中的多个存储单元中的一个或多个以作为目标存储单元。步骤s220另设定初始电压，依据一个步阶值来递增初始电压来依序产生多个编程电压，并使目标存储单元依据上述的编程电压依序进行编程动作。上述的编程动作可通过逐步递增脉冲写入(incremental-step-pulseprogramming，ispp)的方式来执行。
在步骤s220中，目标存储单元可依据逐次递增的编程电压以执行编程动作，以进行其阈值(threshold)电压的调整动作。在本实施例中，随着编程电压的逐渐上升，目标存储单元的阈值电压可逐渐升高。
此外，步骤s220并随着多次的编程动作，分别针对目标存储单元执行验证动作，并分别产生多个验证电流。在关于验证动作的细节，在执行目标存储单元的验证动作时，可针对目标存储单元的输入端施加一输入电压，在目标存储单元所连接的位线上提供一验证电压，并通过量测流通目标存储单元上的电流以获得验证电流。
接着，步骤s230依据判断第一验证电流以及第一参考电流以设定目标电压。其中，第一参考电流为一预设电流。步骤s230针对第一验证电流以及第一参考电流进行比较，并依据比较结果来进行目标电压的设定动作。其中，随着编程动作逐次的执行，目标存储单元的阈值电压随之提高。如此一来，随着每次编程动作所执行的验证动作中，所获得的第一验证电流也逐渐下降。在步骤s230中，在当第一验证电流小于第一参考电流时，可设定此时的编程电压为目标电压。
在另一方面，当目标变压完成设定的同时，步骤s230可依据存储单元的输入电压来设定一第一工作电压。
接着，步骤s240依据上述步骤设定的目标电压来对存储单元串中，目标存储单元外的多个其他存储单元进行编程动作，并使存储单元串成为读取参考存储单元串。
关于上述步骤的动作细节，请参照图3a至图3c的本发明实施例的非易失式存储器的读取方法的动作波形图。其中，以存储单元串具有5个存储单元为示例，存储单元的输入电压以及电流的关系特性曲线分别为曲线310～350。在图3a中，对应步骤s210，所有的5个存储单元均被擦除，并均具有相对低的阈值电压。接着，在图3b中，对应步骤s220，5个存储单元中的3个存储单元被设定为目标存储单元，并通过逐步递增脉冲写入(ispp)的方式来执行编程动作，其中曲线330～350分别为3个目标存储单元的特性曲线。
在图3b中，当针对3个目标存储单元进行验证动作所获得的验证电流小于参考电流时，编程动作可以停止。并可依据此时的编程电压来设定目标电压。其中，目标电压可以等于此时的编程电压，或者等于此时的编程电压加上或减去一个偏移值。
在另一方面，在本发明实施例中，当在目标电压被设定后，可依据目标存储单元所接收的输入电压来设定一第一工作电压vs1，其中曲线330～350通过工作点wp31对应到第一工作电压vs1，曲线310～320通过工作点wp33对应到第一工作电压vs1。
此外，本发明实施例中，更可设定一第二工作电压vs2。其中以第二工作电压vs2作为输入电压的条件下，非目标存储单元以及目标存储单元所产生的验证电流均可大于预设的一第二参考电流。其中，第二参考电流大于第一参考电流，第二工作电压vs2则大于第一参考电压vs1。并且，曲线330～350通过工作点wp32对应到第二工作电压vs2，曲线310～320通过工作点wp34对应到第二工作电压vs2。在本实施例中，工作点wp32以及wp34几乎相互重叠。
由图3b可以清楚发现，本发明实施例中，仅有一个工作点wp31对应至存储单元的高电阻值状态，而有3个工作点对应至存储单元的低电阻值状态。基于存储单元串的累积电压主要依据被编程为高电阻值的存储单元来决定，本发明实施例，因存储单元的高电阻状态的下的电阻漂移所造成的累积电压的影响，将可以有效的被降低，使存储单元串的累积电压的线性度可以被提升。
接着，在图3c中，对应步骤s240，并依据目标电压以对存储单元串中，所有的非目标存储单元的其他存储单元进行编程动作，并使所有的存储单元的曲线310～350相互集中。在完成步骤240后，存储单元串可以作为非易失性存储器中，在针对任一存储单元串进行读取动作时的读取参考存储单元串。
附带一提的，在本发明实施例中，存储单元串中的各存储单元，可被编程为两种不同的状态，其一为第一阈值电压状态，另一为第二阈值电压状态(第一阈值电压小于第二阈值电压)。而上述的第一工作电压vs1以及第二工作电压vs2，在当针对任一存储单元串进行读取动作时，可以作为提供至各存储单元的输入电压的设定依据。也就是说，各存储单元所接收的输入电压。可以为第一工作电压vs1或第二工作电压vs2。
特别值得一提的，请参照图4a绘示的本发明实施例的多个存储单元的特性曲线示意图。以存储单元串具有多个存储单元，并完成编程动作为示例，其中分别对应存储单元串中的3个存储单元被编程为高电阻状态。在分别对应这3个存储单元的特性曲线410～430中，在对应第一工作电压vs1的电流的大小几乎是相同的。并且，存储单元串的累积电压将会由这3个具有相对高阻值的存储单元所主导，特别适于应用于类神经网路的计算。
再请参照图4b绘示的本发明图4a实施例的曲线图的局部放大示意图。其中，针对图4a中的区域a41进行放大，可以得知在对应第一工作电压vs1的条件下，各存储单元具有高均匀度的电阻值，并产生相对低的电流差异。如此一来，存储单元串的累积电压的电压值可以稳定被产生。
请参照图5，图5绘示本发明另一实施例的存储单元的特性曲线示意图。在图5中，存储单元串的部分存储单元被编程为高电阻的状态，而另一部分的存储单元维持在被擦除的状态。依据图5的特性曲线，被编程为高电阻的状态的多个存储单元，对应第一工作电压vs1可具有多个不同的电阻值。也就是说，在本发明实施例中，在以第一工作电压vs1为输入电压的条件下，被编程为高电阻的状态的多个存储单元的电阻值可以分布在一个范围rg1中。基于这样的特性，在当针对存储单元串进行读取动作时，通过提供第一工作电压vs1以作为输入电压，被编程为高电阻的状态的多个存储单元可分别提供多个不同的读出阻值，并通过这些不同的读出阻值，来产生多位阶的读出数据。
举例来说明，当进行读取动作时，有5个被编程为高电阻的状态的存储单元分别提供不同的读出阻值r1～r5，且读出阻值r1～r5的比值为1∶2∶4∶8∶16。如此一来，可提供25＝32位阶的读出数据。
以下请参照图6，图6绘示本发明另一实施例的非易失性存储器的示意图。非易失性存储器600包括存储单元阵列610以及控制器620。存储单元阵列610包括多个存储单元串611～61n。控制器620耦接至存储单元阵列610。其中，在针对存储单元串611～61n进行数据读取动作时，控制器620可针对存储单元串611～61n的其中之一执行如图2所绘示的步骤，并从而设定第一工作电压、第二工作电压及/或产生读取参考存储单元串。如此一来，控制器620可依据第一工作电压、第二工作电压及/或产生读取参考存储单元串，来执行存储单元串611～61n中的一个或多个的储存数据的读取动作。
请参照图7，图7绘示本发明实施例的存储单元串的实施方式的示意图。存储单元串700包括选择开关gsw、ssw以及多个存储单元mc1～mcn。存储单元mc1～mcn相互串联耦接。选择开关gsw耦接在位线bl以及存储单元mc1间，选择开关ssw则耦接在存储单元mcn以及参考电压vr间。选择开关gsw、ssw的控制端分别接收选择控制信号gsl以及ssl。存储单元mc1～mcn分别通过位线wl1～wln来接收输入电压iv1～ivn。其中，各输入电压iv1～ivn可以为前述的第一工作电压及第二工作电压的其中之一。在当存储单元串700被读取时，选择开关gsw、ssw被导通，并通过使存储单元串700流通电流is，可计算出存储单元串700所提供的累积电压。以存储单元mc1～mcn分别提供电阻值r1～rn为示例，累积电压等于r1×is r2×is … rn×is。其中，在本实施例中，各存储单元mc1～mcn可以被编程为高电阻的状态，或维持在擦除(低电阻)的状态。基于高电阻的状态的存储单元所提供的电阻值远大于低电阻的状态的存储单元所提供的电阻值，累积电压由高电阻的状态的存储单元所提供的电阻值来主导，低电阻的状态的存储单元所提供的电阻值可被忽略。
综上所述，本发明针对存储单元串中的部分目标存储单元进行多个编程动作，并通过验证目标存储单元的验证电流，来设定目标电压。基于目标电压，本发明实施例通过针对存储单元串中的其他存储单元进行编程动作，并因此使存储单元串成为读取参考存储单元串。通过上述的设定方式，存储单元串所提供的累积电压，在存储单元的阈值电压具有各种不同组合的条件下，累积电压的线性度可以有效被维持。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视随附的权利要求范围所界定为准。
1.一种非易失式存储器的读取方法，包括：
擦除一存储单元串的多个存储单元；
设定这些存储单元中的一目标存储单元，设定一初始电压，依据一步阶值以递增该初始电压来产生多个编程电压，并使该目标存储单元分别依据这些编程电压以依序执行多个编程动作，并在这些编程动作中验证该目标存储单元以获得一第一验证电流；以及
依据判断该第一验证电流以及一第一参考电流以设定对应的编程电压为一目标电压；以及
依据该目标电压对该目标存储单元外的多个其他存储单元进行编程动作，并使该存储单元串为一读取参考存储单元串。
2.根据权利要求1所述的读取方法，更包括：
设定该目标电压的输入电压为一第一工作电压。
3.根据权利要求1所述的读取方法，其中依据判断该第一验证电流以及该第一参考电流以设定该目标电压的步骤包括：
比较该第一验证电流以及该第一参考电流，并在递增的该第一验证电流大于该第一参考电流时，依据对应的编程电压来设定该目标电压。
4.根据权利要求1所述的读取方法，其中这些存储单元的至少一第一存储单元被编程为第一阻值状态，这些存储单元的多个第二存储单元被编程为第二阻值状态，这些第二存储单元依据该输入电压提供多个读出阻值，并产生多位阶的一读出数据，
其中该至少一第一存储单元的阻值低于这些第二存储单元的阻值。
5.一种非易失性存储器，包括：
一存储单元阵列，包括多个存储单元串，各该存储单元串包括多个存储单元；以及
一控制器，耦接该存储单元阵列，用以：
擦除这些存储单元串的其中之一选中存储单元串的这些存储单元；
设定该选中存储单元串的这些存储单元中的一目标存储单元，设定一初始电压，依据一步阶值以递增该初始电压来产生多个编程电压，并使该目标存储单元分别依据这些编程电压以依序执行多个编程动作，并在这些编程动作中验证该目标存储单元以获得一第一验证电流；
依据判断该第一验证电流以及一第一参考电流以设定一目标电压；以及
依据该目标电压对该目标存储单元外的多个其他存储单元进行编程动作，并使该存储单元串为一读取参考存储单元串。
6.根据权利要求5所述的非易失性存储器，其中该控制器更用以：
设定该目标电压的输入电压为一第一工作电压。
7.根据权利要求5所述的非易失性存储器，其中该控制器更用以：
比较该第一验证电流以及该第一参考电流，并在递增的该第一验证电流大于该第一参考电流时，依据该目标存储单元对应的编程电压来设定该目标电压。
8.根据权利要求5所述的非易失性存储器，其中这些存储单元的至少一第一存储单元被编程为第一阻值状态，这些存储单元的多个第二存储单元被编程为第二阻值状态，这些第二存储单元依据该输入电压提供多个读出阻值，并产生多位阶的一读出数据，
其中该至少一第一存储单元的阻值低于这些第二存储单元的阻值。
9.根据权利要求5所述的非易失性存储器，其中各该存储单元串更包括：
一第一选择开关，耦接在一位线以及这些存储单元间，受控于一第一选择控制信号；以及
一第二选择开关，耦接在这些存储单元以及一参考电压间，受控于一第二选择控制信号，
其中，这些存储单元相互串连耦接。
10.根据权利要求5所述的非易失性存储器，其中各该存储单元串的这些存储单元分别耦接至多条字元线，从而分别接收多个输入电压。
技术总结