本发明的实施例涉及用于制造半导体布置的方法。
背景技术：
在半导体制造期间，不同的技术用于去除在制造半导体布置中使用的层或层的一部分。去除层或层的一部分的一种技术是蚀刻。蚀刻是将蚀刻剂(诸如化学品)施加到要去除的层或层的一部分的工艺。通常去除该层或该层的一部分以暴露下面的层或部件，或在该层中限定特定图案。施加了蚀刻剂的层或层的一部分相对于蚀刻剂具有特定的蚀刻选择性，使得该层或层的一部分被蚀刻剂去除或蚀刻掉。该层的其他未被去除的部分通常由光刻胶或硬掩模覆盖，该光刻胶或硬掩模对蚀刻剂不敏感或在较小程度上对蚀刻剂敏感。因此，通过光刻胶或硬掩模保护了层中未被去除的部分免受蚀刻剂的影响。一旦蚀刻掉该层或该层的一部分，就去除光刻胶或硬掩模以露出图案化的层或该层的未被蚀刻剂蚀刻掉的剩余部分。
技术实现要素：
本发明的实施例提供了一种用于制造半导体布置的方法，包括：执行半导体结构的第一蚀刻以暴露与所述半导体结构相邻的第一层的侧壁的第一部分，其中：所述第一蚀刻在所述第一层的侧壁的所述第一部分上形成第一保护层，并且所述第一保护层由所述第一蚀刻的蚀刻剂与所述半导体结构相互作用而形成的副产物材料的第一累积形成；以及执行第一闪蒸以去除所述第一保护层的至少一些。
本发明的另一实施例提供了一种用于制造半导体布置的方法，包括：执行半导体结构的第一蚀刻以暴露与所述半导体结构相邻的第一层的侧壁的第一部分，其中，执行所述第一蚀刻包括：将所述半导体结构暴露于第一蚀刻剂以去除包括硅锗层、硅层、氧化物层、碳氮化硅层或氮化硅层中的至少一个的材料的堆叠件；以及在所述第一层的侧壁的所述第一部分上形成第一保护层。
本发明的又一实施例提供了一种用于制造半导体布置的方法，包括：在第一层中形成第一凹槽以暴露所述第一层下方的第一半导体结构；通过去除所述第一半导体结构的至少一些而在所述第一层中形成第二凹槽，其中，限定所述第二凹槽的所述第一层的上表面位于与所述第一半导体结构相邻的第二半导体结构的最上表面之上。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图10示出了根据一些实施例的处于制造的各个阶段的半导体布置。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明在各个示例中可以重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
根据一些实施例，由于形成在介电层的一个或多个表面上的保护层，因此蚀刻具有相对较高的纵横比的半导电结构，诸如鳍，而相邻的介电层在蚀刻工艺期间几乎没有被蚀刻。蚀刻工艺与闪蒸工艺一起循环执行以去除保护层。由介电层的侧壁和半导体结构的顶面限定的凹槽或沟槽在循环蚀刻工艺期间被加深。通过蚀刻工艺去除半导体结构的第一部分，同时在介电层的侧壁上形成保护层。该保护层抑制了来自蚀刻工艺的副产物在沟槽中的累积。然后通过闪蒸操作去除保护层。再次执行蚀刻操作以去除半导体结构的第二部分以进一步加深沟槽，同时再次在介电层的表面上形成保护层以抑制蚀刻工艺的副产物累积在沟槽中。执行另一次闪蒸操作以去除保护层。根据需要重复循环该工艺，以去除所需量的半导体结构。保护层还在蚀刻操作期间抑制介电层的去除，使得介电层的上表面保持在期望的高度，诸如不低于相邻的半导体结构(诸如相邻的鳍)的最上表面。
图1示出了根据一些实施例的包括第一混合鳍106a和第二混合鳍106b的半导体布置100，该第一混合鳍106a和第二混合鳍106b形成在衬底102上或由衬底102形成。在一些实施例中，尽管示出了两个鳍106a、106b，但是预期更多或更少的鳍。根据一些实施例，衬底102包括外延层、绝缘体上硅(soi)结构、晶圆或由晶圆形成的管芯中的至少一个。在一些实施例中，蚀刻衬底102以形成至少一些第一混合鳍106a或至少一些第二混合鳍106b中的至少一个。在一些实施例中，在蚀刻之前掺杂衬底102。在一些实施例中，在蚀刻之后掺杂衬底102。在一些实施例中，至少一些第一混合鳍106a或至少一些第二混合鳍106b中的至少一个从衬底102生长。在一些实施例中，晶种层用于生长至少一些第一混合鳍106a或至少一些第二混合鳍106b中的至少一个。
在一些实施例中，在衬底102上形成一个或多个层并且例如通过蚀刻图案化该一个或多个层，以形成至少一些第一混合鳍106a或至少一些第二混合鳍106b中的至少一个。在一些实施例中，第一混合鳍106a或第二混合鳍106b中的至少一个包括多层。在一些实施例中，第一混合鳍106a或第二混合鳍106b中的至少一个包括第一硅(si)层108、硅锗(sige)层110、第二si层112、衬垫氧化物层114、碳氮化硅(sicn)层116、衬垫si层118、氮化硅(sin)层120或其他合适的材料中的至少一种。考虑了其他实施例，并且本发明不限于前述层。在一些实施例中，第一混合鳍106a和第二混合鳍106b具有相同的组分。在一些实施例中，第一混合鳍106a和第二混合鳍106b不具有相同的组分。
在一些实施例中，介电层104形成在第一混合鳍106a的最上表面和侧壁或第二混合鳍106b的最上表面和侧壁中的至少一个上方。在一些实施例中，第一混合鳍106a与第二混合鳍106b相邻。在一些实施例中，在第一混合鳍106a和第二混合鳍106b之间没有中间结构。在一些实施例中，仅介电层104位于第一混合鳍106a和第二混合鳍106b之间。在一些实施例中，介电层104包括聚合物、聚苯并双恶唑(pbo)、聚酰亚胺(pi)、氧化物、氮化物、硅、锗、碳化物、镓、砷化物、锗、砷、铟、氧化硅、蓝宝石或其他合适的材料中的至少一种。在一些实施例中，介电层104由物理气相沉积(pvd)、旋涂溅射、化学气相沉积(cvd)、低压cvd(lpcvd)、原子层化学气相沉积(alcvd)、超高真空cvd(uhvcvd)、减压cvd(rpcvd)、分子束外延(mbe)、液相外延(lpe)或其他合适的技术中的至少一种形成。
图2示出了根据一些实施例的具有在介电层104上方形成的硬掩模层202和光刻胶层204的半导体布置100。在一些实施例中，光刻胶层204包括光敏材料，使得光刻胶层204的性质(诸如溶解度)受到光的影响。光刻胶层204是负性光刻胶或正性光刻胶。关于负性光刻胶，当被光源照射时，负性光刻胶的区域变得不溶，使得在随后的显影阶段期间将溶剂施加到负性光刻胶去除了负性光刻胶的未照射区域。因此，在负性光刻胶中形成的图案是由光源和负性光刻胶之间的模板的不透明区域限定的图案的负像。在正性光刻胶中，正性光刻胶的被照射区域变得可溶，并且在显影期间通过施加溶剂或蚀刻剂被去除。因此，形成在正性光刻胶中的图案是光源和正性光刻胶之间的模板的不透明区域的正像。
在一些实施例中，光刻胶层204包括多层(未示出)。根据一些实施例，光刻胶层204包括三层：顶层、位于顶层之下的中间层以及位于中间层之下的底层。在一些实施例中，顶层包括如上所述的光敏材料。在一些实施例中，中间层包括抗反射材料，以帮助对光敏材料进行曝光或聚焦中的至少一种。在一些实施例中，底层包括硬掩模材料，诸如氮化物或其他合适材料中的至少一种。在一些实施例中，通过物理气相沉积(pvd)、旋涂溅射、化学气相沉积(cvd)、低压cvd(lpcvd)、原子层化学气相沉积(alcvd)、超高真空cvd(uhvcvd)、减压cvd(rpcvd)、分子束外延(mbe)、液相外延(lpe)或其他合适的技术形成光刻胶层204。
在一些实施例中，硬掩模层202包括氧化物、氮化物、硅或其他合适的材料中的至少一种。在一些实施例中，通过物理气相沉积(pvd)、旋涂溅射、化学气相沉积(cvd)、低压cvd(lpcvd)、原子层化学气相沉积(alcvd)、超高真空cvd(uhvcvd)、减压cvd(rpcvd)、分子束外延(mbe)、液相外延(lpe)或其他合适的技术形成硬掩模层202。
在一些实施例中，光刻胶层204与硬掩模层202直接接触。在一些实施例中，光刻胶层204和硬掩模层202具有不同的蚀刻选择性，使得施加到光刻胶层204和硬掩模层202的蚀刻剂蚀刻或去除硬掩模层202，但不会蚀刻或蚀刻较小程度的光刻胶层204。因此，根据一些实施例，在光刻胶层204中形成的图案通过蚀刻转移到硬掩模层202。在一些实施例中，光刻胶层204和介电层104具有不同的蚀刻选择性，使得施加至光刻胶层204和介电层104的蚀刻剂蚀刻或去除介电层104，但是不会蚀刻或蚀刻较小程度的光刻胶层204。根据一些实施例，因此通过蚀刻将形成在光刻胶层204中的图案转移至介电层104以形成第一凹槽206。在一些实施例中，硬掩模层202和介电层104具有不同的蚀刻选择性，使得施加到硬掩模层202和介电层104的蚀刻剂蚀刻或去除介电层104，但是不蚀刻或蚀刻较小程度的介电层104。因此，根据一些实施例，通过蚀刻将形成在硬掩模层202中的图案转移到介电层104以形成第一凹槽206。在一些实施例中，将形成在光刻胶层204中的图案转移至硬掩模层202，去除光刻胶层204，然后将硬掩模层202中的图案转移至介电层104以形成第一凹槽206。在一些实施例中，第二混合鳍106b通过第一凹槽206暴露。在一些实施例中，实施采用氯化氢(hcl2)的蚀刻、采用硫化氢(h2s)的蚀刻、干蚀刻、湿蚀刻、等离子体蚀刻或其他合适的技术中的至少一种以形成第一凹槽206。在一些实施例中，用于形成第一凹槽206的蚀刻剂是气体。
图3示出了根据一些实施例的通过去除至少一些第二混合鳍106b而在介电层104中形成的第二凹槽208。在一些实施例中，在形成第二凹槽208之前，去除光刻胶层204或硬掩模层202中的至少一个。在一些实施例中，在形成第二凹槽208之前不去除光刻胶层204或硬掩模层202中的至少一个。
在一些实施例中，实施采用四氟化硅(sif4)的蚀刻、采用氯化氢(hcl2)的蚀刻、采用硫化氢(h2s)的蚀刻、采用四氯化硅(sicl4)的蚀刻、采用氧气(o2)的蚀刻、采用氮气(n2)的蚀刻、采用氯气(cl2)的蚀刻、干蚀刻、湿蚀刻、等离子蚀刻或其他合适的技术中的至少一种以形成第二凹槽208。在一些实施例中，用于形成第二凹槽208的蚀刻剂是气体。在一些实施例中，当形成第二凹槽208时，去除了更多的介电层104，从而加深了第一凹槽206。在一些实施例中，当形成第二凹槽208时，限定第一凹槽206的介电层104的最上表面122诸如由光刻胶层204或硬掩模层202中的至少一个保护。在一些实施例中，当保护介电层104的最上表面122时，即使随着形成第二凹槽208使第一凹槽206加深，介电层104的整体高度几乎没有减小。
在一些实施例中，使用初始蚀刻来形成第一凹槽206。在一些实施例中，使用第一蚀刻来形成第二凹槽208。在一些实施例中，初始蚀刻与第一蚀刻的不同之处在于蚀刻时间、蚀刻压力、蚀刻温度、蚀刻偏压/电压、蚀刻剂组分、蚀刻剂浓度、蚀刻剂状态(诸如固体、液体、等离子体或气体)或任何其他蚀刻条件、参数等中的至少一个。在一些实施例中，当通过第一蚀刻去除一些第二混合鳍106b时，暴露介电层104的侧壁126的第一部分124。在一些实施例中，初始蚀刻或第一蚀刻中的至少一个是动态的，因为蚀刻压力、蚀刻温度、蚀刻偏压/电压、蚀刻剂组分、蚀刻剂浓度、蚀刻剂状态(诸如固体、液体、等离子体或气体)或任何其他蚀刻条件、参数等中的至少一个在初始蚀刻或第一次蚀刻中的至少一个期间发生变化。在一些实施例中，在一个或多个阶段中执行至少一个初始蚀刻或第一蚀刻，在该一个或多个阶段中，蚀刻停止或几乎停止，然后在随后的阶段中恢复。在一些实施例中，蚀刻时间、蚀刻压力、蚀刻温度、蚀刻偏压/电压、蚀刻剂组分、蚀刻剂浓度、蚀刻剂状态(诸如固体、液体、等离子体或气体)或任何其他蚀刻条件、参数中的至少一个在初始刻蚀、第一刻蚀或其他刻蚀的至少一个的一个或多个阶段期间或之间变化。
图4示出了根据一些实施例的具有第一保护层406的半导体布置100，该第一保护层406形成在限定第一凹槽206的介电层104的最上表面122、限定第一凹槽206的介电层104的侧壁128、限定第二凹槽208的介电层104的上表面130和限定第二凹槽的介电层104的侧壁126的第一部分124上方。在一些实施例中，在第一蚀刻期间形成第一保护层406。在一些实施例中，第一保护层406由副产物材料的第一累积形成，该副产物材料由与第二混合鳍106b相互作用的第一蚀刻的蚀刻剂形成。在一些实施例中，第一保护层406包括以下中的至少一种：sio2、cl2、sioxfy(其中x和y是整数)、富氧制剂或sioxcly(其中x和y是整数)。在一些实施例中，sio2是固体。在一些实施例中，sio2由sicl4和o2形成。在一些实施例中，形成sio2的sicl4是气体。在一些实施例中，形成sio2的o2是气体。在一些实施例中，cl2是气体。在一些实施例中，cl2由sicl4和o2形成。在一些实施例中，形成cl2的sicl4是气体。在一些实施例中，形成cl2的o2是气体。在一些实施例中，sioxfy由f自由基和氧形成。在一些实施例中，形成sioxfy的f自由基是气体。在一些实施例中，形成sioxfy的氧是气体。在一些实施例中，富氧制剂由sif4和o2形成。在一些实施例中，形成富氧制剂的sif4是气体。在一些实施例中，形成富氧制剂的o2是气体。在一些实施例中，sioxcly由sicl4和o2形成。在一些实施例中，形成sioxcly的sicl4是气体。在一些实施例中，形成sioxcly的o2是气体。
在一些实施例中，当通过第一蚀刻形成第二凹槽208时形成第一保护层406抑制了通过第一蚀刻的一种或多种蚀刻剂对至少介电层104的不期望的去除。抑制这种不期望的去除还抑制了不期望的颗粒、碎片等(诸如来自介电层104的颗粒、碎片等)在第一次蚀刻发生时掉入、堵塞第二凹槽208等。在一些实施例中，第二凹槽208中的这种颗粒、碎片等在去除第二混合鳍106b以形成或加深第二凹槽208中延迟了第一蚀刻的进展。在一些实施例中，第二凹槽208中的这种颗粒、碎片等延迟了第一刻蚀的进展，因为与第二混合鳍106b的材料相比，这种颗粒、碎片等具有不同的刻蚀选择性。在一些实施例中，当这种颗粒、碎片等位于第二凹槽208中时，第一蚀刻的一种或多种蚀刻剂比期望的横向蚀刻更多。在一些实施例中，抑制这种不期望的去除进一步抑制了对第一混合鳍106a的不利影响。在一些实施例中，在第一混合鳍106a周围没有足够的介电层104保留的情况下，诸如在发生过多的横向蚀刻的情况下，发生对第一混合鳍106a的不利影响。在一些实施例中，在没有足够的介电层104保留在第一混合鳍106a周围的情况下，第一混合鳍106a本身受到第一蚀刻的一种或多种蚀刻剂的影响，诸如第一凹槽206或第二凹槽208中的至少一个被制成太大或太宽，可能使第一混合鳍106a暴露于第一蚀刻的一种或多种蚀刻剂。在一些实施例中，第一混合鳍106a用作垂直晶体管。在一些实施例中，当垂直晶体管具有高纵横比时，改善了垂直晶体管的操作。在一些实施例中，第一混合鳍106a具有相对高的纵横比，使得第一混合鳍106a在用作垂直晶体管时如期望的那样起作用。在一些实施例中，第二混合鳍106b在初始蚀刻或第一蚀刻中的至少一个之前具有相对高的纵横比。在一些实施例中，第二凹槽208形成为具有高的纵横比，反映了第二混合鳍106b的高纵横比增加第一混合鳍106a不会受到第一蚀刻的不利影响的可能性，诸如第一蚀刻横向蚀刻太多，并使第一混合鳍106a暴露于第一蚀刻的一种或多种蚀刻剂，蚀刻剂改变(诸如减小)第一混合鳍106a的纵横比。
图5示出了根据一些实施例的在执行第一闪蒸以去除第一保护层406中的至少一些之后的半导体布置100。在一些实施例中，第一闪蒸从限定第一凹槽206的介电层104的最上表面122的至少一些、限定第一凹槽206的介电层104的侧壁128的至少一些、限定第二凹槽208的介电层104的上表面130中的至少一些或者限定第二凹槽的介电层104的侧壁126的第一部分124的至少一些去除至少一些第一保护层406。在一些实施例中，第一闪蒸包括使用氧气、氮气、二氧化硫或其他合适的材料中的至少一种。在一些实施例中，第一闪蒸包括使用等离子体。在一些实施例中，第一闪蒸去除了第二凹槽208中的至少一些颗粒、碎片等。在一些实施例中，在第一闪蒸之后执行化学机械抛光(cmp)以诸如从介电层104的最上表面122去除残余量的第一保护层406。在一些实施例中，实施一个或多个附加的蚀刻和闪蒸循环以将第二凹槽208形成至期望的深度。在一些实施例中，实施一个或多个附加的蚀刻和闪蒸循环以将第二凹槽208形成为具有期望的纵横比。
图6示出了根据一些实施例的在使用第二蚀刻加深第二凹槽208之后的半导体布置100。在一些实施例中，在第二蚀刻中实施采用四氟化硅(sif4)的蚀刻、采用氯化氢(hcl2)的蚀刻、采用硫化氢(h2s)的蚀刻、采用四氯化硅(sicl4)的蚀刻、采用氧气(o2)的蚀刻、采用氮气(n2)的蚀刻、采用氯气(cl2)的蚀刻、干蚀刻、湿蚀刻、等离子蚀刻或其他合适的技术中的至少一种。在一些实施例中，第二蚀刻中使用的蚀刻剂是气体。在一些实施例中，在第二蚀刻期间去除更多的介电层104，从而加深第一凹槽206。在一些实施例中，当执行第二蚀刻时，限定第一凹槽206的介电层104的最上表面122诸如由光刻胶层或硬掩模层的至少一个保护。在一些实施例中，当保护介电层104的最上表面122时，即使随着执行第二蚀刻而加深第一凹槽206，介电层104的总高度几乎没有减小。
在一些实施例中，第二蚀刻与初始蚀刻或第一蚀刻中的至少一个的不同之处在于蚀刻时间、蚀刻压力、蚀刻温度、蚀刻偏压/电压、蚀刻剂组分、蚀刻剂浓度、蚀刻剂状态(诸如固体、液体、等离子体或气体)或任何其他蚀刻条件、参数等中的至少一个。在一些实施例中，随着更多的第二混合鳍106b由第二蚀刻去除，介电层104的侧壁126的第二部分132暴露。在一些实施例中，第二蚀刻是动态的，因为蚀刻压力、蚀刻温度、蚀刻偏压/电压、蚀刻剂组分、蚀刻剂浓度、蚀刻剂状态(诸如固体、液体、等离子体或气体)或任何其他蚀刻条件、参数等中的至少一个在第二蚀刻期间变化。在一些实施例中，第二蚀刻在一个或多个阶段中执行，在该一个或多个阶段中，蚀刻停止或几乎停止，然后在后续阶段中恢复。在一些实施例中，蚀刻时间、蚀刻压力、蚀刻温度、蚀刻偏压/电压、蚀刻剂组分、蚀刻剂浓度、蚀刻剂状态(诸如固体、液体、等离子体或气体)或任何其他蚀刻条件、参数等中的至少一个在第二蚀刻的一个或多个阶段期间或之间变化。
图7示出了根据一些实施例的具有第二保护层606的半导体布置100，该第二保护层606形成在限定第一凹槽206的介电层104的最上表面122、限定第一凹槽206的介电层104的侧壁128、限定第二凹槽208的介电层104的上表面130、限定第二凹槽208的介电层104的侧壁126的第一部分124以及限定第二凹槽208的介电层104的侧壁126的第二部分132上方。在一些实施例中，第二保护层606在第二蚀刻期间形成。在一些实施例中，第二保护层606由副产物材料的第二累积形成，副产物材料由与第二混合鳍106b相互作用的第二蚀刻的蚀刻剂形成。在一些实施例中，第二保护层606包括以下中的至少一种：sio2、cl2、sioxfy(其中x和y是整数)、富氧制剂或sioxcly(其中x和y是整数)。在一些实施例中，sio2是固体。在一些实施例中，sio2由sicl4和o2形成。在一些实施例中，形成sio2的sicl4是气体。在一些实施例中，形成sio2的o2是气体。在一些实施例中，cl2是气体。在一些实施例中，cl2由sicl4和o2形成。在一些实施例中，形成cl2的sicl4是气体。在一些实施例中，形成cl2的o2是气体。在一些实施例中，sioxfy由f自由基和氧形成。在一些实施例中，形成sioxfy的f自由基是气体。在一些实施例中，形成sioxfy的氧是气体。在一些实施例中，富氧制剂由sif4和o2形成。在一些实施例中，形成富氧制剂的sif4是气体。在一些实施例中，形成富氧制剂的o2是气体。在一些实施例中，sioxcly由sicl4和o2形成。在一些实施例中，形成sioxcly的sicl4是气体。在一些实施例中，形成sioxcly的o2是气体。在一些实施例中，第二保护层606具有与第一保护层406相同的组分。在一些实施例中，第二保护层606不具有与第一保护层406相同的组分。
在一些实施例中，当通过第二蚀刻加深第二凹槽208时的第二保护层606的形成抑制了第二蚀刻的一种或多种蚀刻剂对至少介电层104的不期望的去除。抑制这种不期望的去除还抑制了不期望的颗粒、碎片等(诸如来自介电层104的颗粒、碎片等)在第二蚀刻发生时掉入、堵塞第二凹槽208等。在一些实施例中，在去除第二混合鳍106b以加深第二凹槽208中，第二凹槽208中的这种颗粒、碎片等延迟了第二蚀刻的进展。在一些实施例中，第二凹槽208中的这种颗粒、碎片等延迟了第二刻蚀的进展，因为与第二混合鳍106b的材料相比，这种颗粒、碎片等具有不同的刻蚀选择性。在一些实施例中，当这种颗粒、碎片等位于第二凹槽208中时，第二蚀刻的一种或多种蚀刻剂比期望的横向蚀刻更多。在一些实施例中，抑制这种不期望的去除进一步抑制了对第一混合鳍106a的不利影响。在一些实施例中，在第一混合鳍106a周围没有足够的介电层104保留的情况下，诸如在发生过多的横向蚀刻的情况下，发生对第一混合鳍106a的不利影响。在一些实施例中，在没有足够的介电层104保留在第一混合鳍106a周围的情况下，第一混合鳍106a本身受到第二蚀刻的一种或多种蚀刻剂的影响，诸如第一凹槽206或第二凹槽208中的至少一个被制成太大或太宽，可能使第一混合鳍106a暴露于第二蚀刻的一种或多种蚀刻剂。在一些实施例中，第二凹槽208形成为具有高的纵横比，反映了第二混合鳍106b的高纵横比增加第一混合鳍106a不会受到第二蚀刻的不利影响的可能性，诸如第二蚀刻横向蚀刻太多，并使第一混合鳍106a暴露于第二蚀刻的一种或多种蚀刻剂，蚀刻剂改变(诸如减小)第一混合鳍106a的纵横比。
图8示出了根据一些实施例的在执行第二闪蒸以去除第二保护层606中的至少一些之后的半导体布置100。在一些实施例中，第二闪蒸从限定第一凹槽206的介电层104的最上表面122的至少一些、限定第一凹槽206的介电层104的侧壁128的至少一些、限定第二凹槽208的介电层104的上表面130中的至少一些或者限定第二凹槽的介电层104的侧壁126的第一部分124的至少一些或限定第二凹槽的介电层104的侧壁126的第二部分132的至少一些去除至少一些第二保护层606。在一些实施例中，第二闪蒸包括使用氧气、氮气、二氧化硫或其他合适的材料中的至少一种。在一些实施例中，第二闪蒸包括使用等离子体。在一些实施例中，第二闪蒸去除了第二凹槽208中的至少一些颗粒、碎片等。在一些实施例中，在第二闪蒸之后执行cmp以诸如从介电层104的最上表面122去除残余量的第二保护层606。在一些实施例中，以与第一闪蒸相同的方式实施第二闪蒸。在一些实施例中，第二闪蒸以与第一闪蒸不同的方式实施，诸如使用一种或多种不同的化学物质。在一些实施例中，实施一个或多个附加的蚀刻和闪蒸循环，以将第二凹槽208形成为期望的深度。在一些实施例中，实施一个或多个附加的蚀刻和闪蒸循环以将第二凹槽208形成为具有期望的纵横比。在一些实施例中，以与一个或多个其他闪蒸相同或不同的方式来实施一个或多个闪蒸。根据一些实施例，循环蚀刻/闪蒸适用于宽范围的高纵横比应用，诸如纳米线，并且不限于本文描述的特定结构、材料等。
在一些实施例中，限定第二凹槽208的介电层104的上表面130的最小期望高度在诸如第一混合鳍106a的相邻混合鳍的最上表面之上的高度处。在一些实施例中，第一混合鳍106a的最上表面不包括第二si层112、衬垫氧化物层114、碳氮化硅(sicn)层116、衬垫si层118或氮化硅(sin)层120中的至少一个。在一些实施例中，第一混合鳍106a的最上表面对应于硅锗(sige)层110，但是本发明不限于此。在一些实施例中，第一混合鳍106a用作晶体管或其他合适的布置，并且将限定第二凹槽208的介电层104的上表面130的最小期望高度维持在第一混合鳍106a的最上表面之上的高度处促进了第一混合鳍106a的期望操作。
图9示出了根据一些实施例的半导体布置100的放大图，以示出一个或多个临界尺寸(cd)。在一些实施例中，第一凹槽206具有约50nm的第一宽度804。在一些实施例中，第二凹槽208具有约10nm的第二宽度806。在一些实施例中，第二宽度806与第二混合鳍106b的宽度相同或近似。在一些实施例中，第一宽度804大于第二宽度806。在一些实施例中，第二凹槽208具有约100nm的深度808。在一些实施例中，第二凹槽208具有100nm/10nm或10的相对高的纵横比。在一些实施例中，减小第二宽度806中的至少一个或增大深度808，以实现更大的纵横比。
图10示出了根据一些实施例的诸如在关于图3和图4所述的第一蚀刻期间施加到半导体布置100的电偏压。根据一些实施例，将电偏压施加到本文所述的任何一个或多个操作的任何阶段，诸如蚀刻或闪蒸中的至少一个。在一些实施例中，蚀刻是具有反应速率的化学工艺，并且电偏压904用作改变(诸如增加)反应速率的催化剂。根据一些实施例，将产生dc或ac电偏压904的电压源902施加到半导体布置100。在一些实施例中，将电偏压904施加到蚀刻剂和半导体布置100的一个或多个层(诸如衬底102)，以在蚀刻剂和一个或多个层之间建立电势差。在一些实施例中，通过向阴极或阳极(诸如设置在室中，在室中引入或存在蚀刻剂等)施加电偏压而将电偏压施加至蚀刻剂。在一些实施例中，将电偏压904施加至半导体布置100的一个或多个层，以在第一层和第二层之间建立电势差，其中第一层或第二层可以是或可以不是衬底102，并且第一层和第二层可以是或可以不是彼此接触。根据一些实施例，可以预期其他配置。在一些实施例中，电偏压用于生成等离子体，诸如用于闪蒸。在一些实施例中，电偏压通过施加到阴极或阳极(诸如设置在室中，在室中引入、存在一种或多种化学物质、试剂等)以及施加到半导体布置100的一个或多个层(诸如衬底102)，以在阴极或阳极与一个或多个层之间建立电势差来生成等离子体。根据一些实施例，在蚀刻期间施加电偏压904有助于保护层的形成。根据一些实施例，在蚀刻期间施加电偏压904提高了蚀刻效率，并减少了形成第一凹槽206或第二凹槽中的至少一个所需的时间。在一些实施例中，在蚀刻期间施加电偏压904改善了蚀刻深度的均匀性，并形成了第一凹槽206的更垂直的第一轮廓或第二凹槽208的更垂直的第二轮廓中的至少一个。在一些实施例中，电偏压904具有1000伏特或更高的幅度，这取决于第一凹槽206的期望深度、第二凹槽208的期望深度、期望的蚀刻时间、要显影的期望的等离子体、被蚀刻的一种或多种材料、被闪蒸的一种或多种材料或其他合适的因素、考虑中的至少一个。
根据一些实施例，一种用于制造半导体布置的方法包括执行半导体结构的第一蚀刻以暴露与半导体结构相邻的第一层的侧壁的第一部分。在一些实施例中，第一蚀刻在第一层的侧壁的第一部分上形成第一保护层。在一些实施例中，第一保护层由副产物材料的第一累积形成，该副产物材料由第一蚀刻的蚀刻剂与半导体结构相互作用而形成。在一些实施例中，该方法包括执行第一闪蒸以去除第一保护层的至少一些。
在一些实施例中，该方法包括在第一闪蒸之后执行半导体结构的第二蚀刻以暴露第一层的侧壁的第二部分。在一些实施例中，第二蚀刻在第一层的侧壁的第一部分上和第一层的侧壁的第二部分上形成第二保护层。在一些实施例中，第二保护层由副产物材料的第二累积形成，副产物材料由第二蚀刻的第二蚀刻剂与半导体结构相互作用而形成。
在一些实施例中，该方法包括执行第二闪蒸以去除第二保护层的至少一些。
在一些实施例中，执行第一闪蒸包括使用等离子体。
在一些实施例中，执行第一闪蒸包括使用氧气、氮气或二氧化硫中的至少一种。
在一些实施例中，执行第一蚀刻包括向半导体布置施加电偏压。
在一些实施例中，电偏压大于或等于1000伏。
在一些实施例中，第一保护层包括sioxfy或sioxcly中的至少一种，其中x是正整数，并且y是正整数。
在一些实施例中，该方法包括在第一闪蒸之后执行化学机械抛光(cmp)以去除残余量的第一保护层。
根据一些实施例，一种用于制造半导体布置的方法包括执行半导体结构的第一蚀刻以暴露与半导体结构相邻的第一层的侧壁的第一部分。在一些实施例中，执行第一蚀刻包括将半导体结构暴露于第一蚀刻剂以去除包括硅锗层、硅层、氧化物层、碳氮化硅层或氮化硅层中的至少一个的材料的堆叠件，以及在第一层的侧壁的第一部分上形成第一保护层。
在一些实施例中，第一保护层由副产物材料的第一累积形成，所述副产物材料由第一蚀刻剂与半导体结构相互作用而形成。
在一些实施例中，该方法包括执行第一闪蒸以去除第一保护层的至少一些。
在一些实施例中，该方法包括在第一闪蒸之后执行半导体结构的第二蚀刻以暴露第一层的侧壁的第二部分，其中第二蚀刻在第一层的侧壁的第一部分上和第一层的侧壁的第二部分上形成第二保护层。
在一些实施例中，第一蚀刻剂包括sicl4或o2中的至少一种。
在一些实施例中，执行第一蚀刻包括施加电偏压以形成第一保护层。
在一些实施例中，第一保护层包括sioxfy或sioxcly中的至少一种，其中x是正整数，并且y是正整数。
根据一些实施例，一种用于制造半导体布置的方法包括：在第一层中形成第一凹槽以暴露第一层下方的第一半导体结构。在一些实施例中，该方法包括通过去除第一半导体结构的至少一些而在第一层中形成第二凹槽，其中限定第二凹槽的第一层的上表面位于与第一半导体结构相邻的第二半导体结构的最上表面之上。
在一些实施例中，形成第二凹槽包括执行第一半导体结构的第一蚀刻以暴露与第一半导体结构相邻的第一层的侧壁的第一部分，其中第一蚀刻在第一层的侧壁的第一部分上形成第一保护层，并且第一保护层由副产物材料的第一累积形成，该副产物材料由第一蚀刻的蚀刻剂与第一半导体结构相互作用而形成。
在一些实施例中，形成第二凹槽包括执行第一闪蒸以去除第一保护层的至少一些。
在一些实施例中，该方法包括在第一闪蒸之后执行第一半导体结构的第二蚀刻以暴露第一层的侧壁的第二部分，其中第二蚀刻在第一层的侧壁的第一部分和第一层的侧壁的第二部分上形成第二保护层，并且第二保护层由副产物材料的第二累积形成，所述副产物材料由第二蚀刻的蚀刻剂与第一半导体结构相互作用而形成。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。
尽管已经用特定于结构部件或方法动作的语言描述了主题，但是应该理解，所附权利要求的主题不必限于上述特定部件或动作。而是，上述特定部件和动作被公开为实现至少一些权利要求的示例形式。
在此提供实施例的各种操作。描述某些或所有操作的顺序不应解释为暗示这些操作必定与顺序有关。受益于该描述，将意识到替代的排序。此外，将理解的是，并非在本文提供的每个实施例中必须存在所有操作。另外，将理解，在一些实施例中并非所有操作都是必需的。
应当理解，例如出于简化和易于理解的目的，以具有相对于彼此的特定尺寸(诸如结构尺寸或取向)的方式示出了本文所示的层、部件、元件等，但是在一些实施例中，它们的实际尺寸与本文所示的不同。另外，存在用于形成本文提及的层、区域、部件、元件等的多种技术，诸如蚀刻技术、平坦化技术、注入技术、掺杂技术、旋涂技术、溅射技术、生长技术、或诸如化学气相沉积(cvd)的沉积技术中的至少一种。
此外，“示例性”在本文中用来表示充当示例、实例、说明等，并且不一定是有利的。如在本申请中使用的，“或”旨在表示包括性的“或”而不是排他性的“或”。另外，在本申请和所附权利要求书中使用的“一个”和“一种”通常被解释为意指“一个或多个”，除非另有说明或从上下文清楚地指向单数形式。而且，a和b等中的至少一个通常表示a或b或a和b两者。此外，在一定程度上，使用“包括”、“具有”、“有”、“带有”或其变体，这种术语旨在以类似于术语“包括”的方式是包含性的。另外，除非另有说明，否则“第一”、“第二”等并非暗示时间方面、空间方面、排序等。相反，此类术语仅用作部件、元件、项等的标识符、名称等。例如，第一元件和第二元件通常对应于元件a和元件b或两个不同的元件或两个相同的元件或同一元件。
此外，尽管已经相对于一个或多个实施方式示出和描述了本发明，但是基于对本说明书和附图的阅读和理解，本领域的其他普通技术人员将想到等同的变更和修改。本发明包括所有这样的修改和变更，并且仅由所附权利要求的范围限制。特别地，关于由上述组件执行的各种功能，除非另有说明，否则用于描述此类组件的术语旨在与执行所描述组件的指定功能的任何组件相对应(例如，在功能上等效)，即使在结构上不等同于所公开的结构。另外，尽管可能已经仅针对几种实施方式中的一种实施方式公开了本发明的特定特征，但是根据任何给定的或特定的应用可能期望和有利的，这种特征可以与其他实施方式的一个或多个其他特征组合。
1.一种用于制造半导体布置的方法，包括：
执行半导体结构的第一蚀刻以暴露与所述半导体结构相邻的第一层的侧壁的第一部分，其中：
所述第一蚀刻在所述第一层的所述侧壁的所述第一部分上形成第一保护层，并且
所述第一保护层由所述第一蚀刻的蚀刻剂与所述半导体结构相互作用而形成的副产物材料的第一累积形成；以及
执行第一闪蒸以去除所述第一保护层的至少一些。
2.根据权利要求1所述的方法，包括：
在所述第一闪蒸之后，执行所述半导体结构的第二蚀刻以暴露所述第一层的所述侧壁的第二部分，其中：
所述第二蚀刻在所述第一层的所述侧壁的所述第一部分上和所述第一层的所述侧壁的所述第二部分上形成第二保护层，并且
所述第二保护层由所述第二蚀刻的第二蚀刻剂与所述半导体结构相互作用而形成的副产物材料的第二累积形成。
3.根据权利要求2所述的方法，包括：
执行第二闪蒸以去除所述第二保护层的至少一些。
4.根据权利要求1所述的方法，其中，执行所述第一闪蒸包括使用等离子体。
5.根据权利要求1所述的方法，其中，执行所述第一闪蒸包括使用氧气、氮气或二氧化硫中的至少一种。
6.根据权利要求1所述的方法，其中，执行所述第一蚀刻包括向所述半导体布置施加电偏压。
7.根据权利要求6所述的方法，其中，所述电偏压大于或等于1000伏。
8.根据权利要求1所述的方法，其中，所述第一保护层包括sioxfy或sioxcly中的至少一种，其中x是正整数，并且y是正整数。
9.一种用于制造半导体布置的方法，包括：
执行半导体结构的第一蚀刻以暴露与所述半导体结构相邻的第一层的侧壁的第一部分，其中，执行所述第一蚀刻包括：
将所述半导体结构暴露于第一蚀刻剂以去除包括硅锗层、硅层、氧化物层、碳氮化硅层或氮化硅层中的至少一个的材料的堆叠件；以及
在所述第一层的所述侧壁的所述第一部分上形成第一保护层。
10.一种用于制造半导体布置的方法，包括：
在第一层中形成第一凹槽以暴露所述第一层下方的第一半导体结构；
通过去除所述第一半导体结构的至少一些而在所述第一层中形成第二凹槽，其中，限定所述第二凹槽的所述第一层的上表面位于与所述第一半导体结构相邻的第二半导体结构的最上表面之上。
技术总结