本公开实施例涉及到半导体技术，特别是涉及一种半导体配置的形成方法。
背景技术：
随着半导体工业已进展至纳米技术制程节点(processnode)，以追求更高的装置密度、更高的效能、以及更低的成本，来自制造和设计问题的考验促成了三维设计的发展，例如全绕式栅极(gate-all-around,gaa)晶体管。全绕式栅极晶体管包括一或多个纳米片(nano-sheet)或纳米线(nano-wire)通道区，其具有栅极环绕此纳米片或纳米线。全绕式栅极晶体管可减少短通道效应(shortchanneleffect)。
技术实现要素：
本公开实施例提供一种半导体配置的形成方法，包括：形成第一鳍片于半导体层上；形成第一牺牲栅极结构于此第一鳍片的第一部分上；形成第一侧壁间隔物，邻近此第一牺牲栅极结构；移除此第一牺牲栅极结构，以形成由此第一侧壁间隔物所定义的第一栅极空腔；执行第一扩散制程以形成包括第一掺质的第一掺杂区，其位于暴露在此第一栅极空腔中的此第一鳍片的第二部分中；以及形成第一栅极结构于此第一掺杂区上的此第一栅极空腔中。
本公开实施例提供一种半导体配置的形成方法，包括：形成一第一鳍片，其包含第一半导体材料层、此第一半导体材料层上的第二半导体材料层、以及此第二半导体材料层上的第三半导体材料层；形成第一牺牲栅极结构于此第一鳍片的第一部分上；形成第一侧壁间隔物，邻近此第一牺牲栅极结构；移除此第一牺牲栅极结构，以形成由此第一侧壁间隔物所定义的第一栅极空腔并暴露此第二半导体材料层的一部分；移除此第二半导体材料层的此部分以定义第一中间空腔，其位于此第一半导体材料层的第二部分和此第三半导体材料层的第二部分之间；执行第一扩散制程，以形成包括第一掺质的第一掺杂区于此第一半导体材料层的此第二部分中，及形成第二掺杂区于此第三半导体材料层的此第二部分中；以及形成第一栅极结构于此第一栅极空腔中。
本公开实施例提供一种半导体配置的形成方法，包括形成鳍片；形成包括第一掺质的第一层于此鳍片的通道区上；执行退火制程，以扩散部分此第一掺质至此鳍片的此通道区中；移除此第一层；以及在移除此第一层后，形成第一栅极结构于此鳍片的此通道区上。
附图说明
本公开实施例可由以下的详细叙述配合附图最好地理解。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制。事实上，可任意地放大或缩小各种元件的尺寸，以清楚地表现出本公开实施例所讨论的内容。
图1-图7、及图8a-图8d是根据一些实施例，示出半导体配置在各种制造阶段的示意图。
图8e及图8f是根据一些实施例，示出掺质浓度在固相扩散(solidphasediffusion,spd)制程前和后的曲线图。
图9a-图9b、图10、及图11是根据一些实施例，示出半导体配置在各种制造阶段的示意图。
其中，附图标记说明如下：
100半导体配置
102a第一区
102b第二区
105半导体层
110a、110b鳍片
115隔离结构
115a、115b半导体材料层
117a、117b通道区
120牺牲栅极结构
120a、120b牺牲半导体层
125第一栅极介电层
126端间隔物
130牺牲栅极电极
130a、130b中间空腔
135、170、180盖层
136遮罩层
140侧壁间隔物
145源极/漏极区
150介电层
155a、155b栅极空腔
160a、160b掺杂区
175第一掺杂层
185、193、197图案化遮罩层
190第二掺杂层
191退火制程
195、199等离子体辅助扩散制程
具体实施方式
以下公开提供了许多的实施例或范例，用于实施本公开实施例的不同元件。各元件和其配置的具体范例描述如下，以简化本公开实施例的说明。当然，这些仅仅是范例，并非用以限定本公开实施例。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接触的实施例，也可能包含额外的元件形成在第一和第二元件之间，使得它们不直接接触的实施例。此外，本公开实施例可能在各种范例中重复参考数值以及/或字母。如此重复是为了简明和清楚的目的，而非用以表示所讨论的不同实施例及/或配置之间的关系。
再者，其中可能用到与空间相对用词，例如“在…之下”、“下方”、“较低的”、“上方”、“较高的”等类似用词，是为了便于描述附图中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。
此中提供一或多个半导体配置的制造技术。一些实施例中，半导体配置包含纳米结构晶体管，例如纳米片晶体管或纳米线晶体管，其具有单一纳米结构，例如单一纳米片或纳米线、或位于半导体层上的多个纳米结构。一些实施例中，使用扩散制程将掺杂区形成于纳米结构的通道区上。一些实施例中，掺杂层形成于通道区之上并执行退火制程将掺质扩散至通道区中。一些实施例中，执行等离子体辅助扩散制程将掺质扩散至通道区中。一些实施例中，为n型晶体管和p型晶体管提供不同掺质。
图1-图7、图8a-图8d、图9a-图9b、图10及图11是根据一些实施例，示出半导体配置100在各种制造阶段的示意图。图1-图7、图8a-图8d、图9a-图9b、图10及图11包含一简化俯视图，示出各种剖面示意图的位置。参照图1，视图x-x是半导体配置100沿栅极鳍片的长度方向穿过在不同区域中形成的鳍片的剖面示意图，且视图y1-y1及y2-y2是半导体配置100沿栅极长度方向穿过栅极结构的剖面示意图。并非剖面示意图中所示的制程的所有方面都示出在俯视图中。一些实施例中，视图y1-y1中所示的装置是形成于半导体配置100的第一区102a中，且视图y2-y2中所示的装置是形成于半导体配置100的第二区102b中。一些实施例中，第一区102a包含具有第一掺质类型的装置，且第二区102b包含具有第二掺质类型的装置，其与第一掺质类型不同。
参照图1，根据一些实施例，示出用于形成半导体配置100的多个层。此多个层形成于半导体层105上。一些实施例中，半导体层105是基底的一部分，其包含至少一外延层、一单晶半导体材料、一绝缘体上覆硅(silicon-on-insulator,soi)结构、一晶圆、或由晶圆形成的一晶粒。前述的单晶半导体材料如下，其作为范例而非限制：si、ge、sige、ingaas、gaas、insb、gap、gasb、inalas、gasbp、gaassb、及inp。一些实施例中，半导体层105包含结晶硅。
一些实施例中，半导体配置100包括以纳米结构为主的晶体管。此处使用的纳米结构是指大致上平坦、几乎二维的结构，例如有时称作纳米片的结构、以及规模(magnitude)类似的二维结构，例如有时称作纳米线的结构。
一些实施例中，形成鳍片110a、110b是通过形成半导体材料层的堆叠及执行蚀刻制程以移除一些此半导体材料层的堆叠，由此定义鳍片110a、110b。一些实施例中，鳍片110a、110b包含半导体材料层115a、115b及牺牲半导体层120a、120b。一些实施例中，半导体材料层115a、115b的材料与牺牲半导体层120a、120b的材料不同，以提供蚀刻选择性及使牺牲半导体层120a、120b得以移除。
一些实施例中，半导体材料层115a、115b包括相同的材料构成(composition)且牺牲半导体层120a、120b包括相同的材料构成。一些实施例中，半导体材料层115a、115b包括近乎纯粹的硅，且牺牲半导体层120a、120b包括sixge(1-x)(x范围从0.25到0.85)。
一些实施例中，半导体材料层115a、115b是不同的材料且牺牲半导体层120a、120b是不同的材料。一些实施例中，半导体材料层115a包括近乎纯粹的硅，且半导体材料层115b包括sixge(1-x)(x范围从0.25到0.85)。一些实施例中，牺牲半导体层120a、120b包括不同的锗合金浓度，以提供关于半导体材料层115a、115b的蚀刻选择性。
一些实施例中，半导体材料层115a、115b和牺牲半导体层120a、120b的数量多于2。一些实施例中，半导体材料层115a、115b和牺牲半导体层120a、120b的顺序不固定。一些实施例中，半导体材料层115a、115b和牺牲半导体层120a、120b的厚度不固定，且这些厚度不必相同。
一些实施例中，在进行蚀刻制程以移除一些半导体材料层的堆叠的期间或后续的蚀刻制程期间，蚀刻部分半导体层105以定义鳍片110a、110b之间的凹槽。一些实施例中，将例如浅沟槽隔离(sti)的隔离结构115形成于此凹槽中。一些实施例中，形成隔离结构115是通过在鳍片110a、110b之间沉积介电层，并使此介电层凹入以暴露至少部分鳍片110a、110b的侧壁。一些实施例中，隔离结构115包含硅和氧或其他适合的介电质材料。
一些实施例中，牺牲栅极结构120形成于鳍片110a、110b上以及隔离结构115上。一些实施例中，牺牲栅极结构120包括第一栅极介电层125及牺牲栅极电极130。一些实施例中，第一栅极介电层125包括高介电常数介电质材料。此处使用的用语“高介电常数介电质(high-kdielectric)”是指材料的介电常数k大于或等于约3.9，此值为sio2的介电常数。高介电常数介电层的材料可为任何适合的材料。高介电常数介电层的材料如下，其作为范例而非限制：al2o3、hfo2、zro2、la2o3、tio2、srtio3、laalo3、y2o3、al2oxny、hfoxny、zroxny、la2oxny、tioxny、srtioxny、laaloxny、y2oxny、sion、sinx、前述的硅酸盐、及前述的合金。各个x的值独立地从0.5至3，且各个y的值独立地从0至2。
一些实施例中，第一栅极介电层125包括原生氧化层(nativeoxidelayer)，其形成是通过在制程流程的各种时点(variouspoints)将半导体配置100暴露到氧中，使二氧化硅形成于鳍片110a、110b所暴露的表面上。一些实施例中，额外的介电质材料层，例如高介电常数介电质材料或其他适合的材料，形成于原生氧化层上，以形成第一栅极介电层125。根据一些实施例，形成牺牲栅极结构120是通过形成牺牲材料层及硬遮罩层于鳍片110a、110b和隔离结构115上。一些实施例中，执行图案化制程使硬遮罩层图案化至所对应的将要形成的栅极结构图案，且使用此图案化硬遮罩层对牺牲层执行蚀刻制程以定义牺牲栅极电极130。一些实施例中，硬遮罩层的剩余部分形成盖层135于牺牲栅极电极130上。
一些实施例中，形成侧壁间隔物140，邻近牺牲栅极结构120。一些实施例中，形成侧壁间隔物140是通过沉积顺应性(conformal)间隔物层于牺牲栅极结构120上并执行异向性(anisotropic)蚀刻制程以移除位于盖层135、鳍片110a、110b、及隔离结构115的水平表面上的部分间隔物层。一些实施例中，侧壁间隔物140包括与盖层135相同的材料构成。一些实施例中，侧壁间隔物140包括氮和硅或其他适合的材料。
参照图2，根据一些实施例，使用侧壁间隔物140和牺牲栅极结构120作为蚀刻遮罩，蚀刻半导体材料层115a、115b、及牺牲半导体层120a、120b。一些实施例中，在蚀刻半导体材料层115a、115b、及牺牲半导体层120a、120b所使用的蚀刻制程期间，使半导体层105暴露。
参照图3，根据一些实施例，形成端间隔物(endspacer)126邻近于牺牲半导体层120a、120b的边端(end)、形成源极/漏极区145于鳍片110a、110b中、且形成介电层150于鳍片110a、110b上且邻近牺牲栅极结构120。一些实施例中，在形成鳍片110a、110b后执行等向(isotropic)蚀刻制程，使牺牲半导体层120a、120b凹入以定义端空腔(endcavity)。一些实施例中，执行沉积制程以形成介电质间隔物层于鳍片110a、110b上且执行等向蚀刻制程将端空腔外的部分介电质间隔物层移除，以定义端间隔物126。一些实施例中，端间隔物126包括与侧壁间隔物140相同的材料构成。
一些实施例中，在形成牺牲栅极结构120后及形成端间隔物126后，形成源极/漏极区145于鳍片110a、110b中。一些实施例中，执行外延成长制程以形成源极/漏极区145。
一些实施例中，在形成源极/漏极区145后，形成介电层150于鳍片110a、110b上且邻近牺牲栅极结构120。一些实施例中，移除部分介电层150以暴露盖层135。一些实施例中，平坦化介电层150以暴露盖层135。一些实施例中，介电层150包括二氧化硅或低介电常数材料。一些实施例中，介电层150包括一或多层低介电常数介电质材料。介电层150的材料至少包括si、o、c、或h的其中之一，例如sicoh和sioc、或其他适合的材料。有机材料例如聚合物可使用于介电层150。一些实施例中，介电层150包括一或多层含碳材料、碳化硅玻璃(organo-silicateglass)、含成孔剂(porogen-containing)材料、或前述的组合。一些实施例中，介电层150也可包括氮。形成介电层150可通过使用以下所举范例的至少其中之一：低压化学气相沉积(lpcvd)、原子层化学气相沉积(alcvd)、或旋转(spin-on)技术。
参照图4，根据一些实施例，移除盖层135且降低侧壁间隔物140及介电层150的高度。一些实施例中，执行平坦化制程以移除盖层135且降低侧壁间隔物140及介电层150的高度。一些实施例中，平坦化制程使牺牲栅极电极130暴露。一些实施例中，平坦化制程是平坦化介电层150所执行的制程的延伸。
参照图5，根据一些实施例，移除牺牲栅极电极130及第一栅极介电层125以定义栅极空腔155a、155b且暴露部分鳍片110a、110b。一些实施例中，执行蚀刻制程以移除第一栅极介电层125及牺牲栅极电极130。一些实施例中，蚀刻制程为湿蚀刻制程，其对牺牲栅极电极130的材料和第一栅极介电层125的材料具选择性。
参照图6，根据一些实施例，移除牺牲半导体层120a、120b以定义半导体材料层115a、115b之间的中间空腔130a、130b。一些实施例中，执行蚀刻制程以移除牺牲半导体层120a、120b。一些实施例中，在牺牲半导体层120a、120b包含相同材料构成的情况下，执行并行的(concurrent)蚀刻制程以移除牺牲半导体层120a、120b。一些实施例中，在牺牲半导体层120a、120b包含不同材料构成的情况下，使用有遮罩的个别(separate)蚀刻制程，例如使用遮罩层136以移除至少一些牺牲半导体层120a、120b。举例而言，遮罩层136遮罩第一栅极空腔155a，使牺牲半导体层120b得以选择性(selective)移除。一些实施例中，在移除牺牲半导体层120b后，使用额外的遮罩层遮罩第二栅极空腔155b及中间空腔130b，使牺牲半导体层120a得以选择性移除。
参照图7，根据一些实施例，在由栅极空腔155a、155b所暴露的半导体材料层115a、115b的通道区117a、117b中，形成掺杂区160a、160b。以下将详细描述关于图8a-图8d，一些实施例中，扩散制程包括固相扩散制程，其采用含掺质的牺牲层以形成掺杂区160a、160b。一些实施例中，在固相扩散制程期间，执行退火制程将掺质从牺牲层扩散至半导体材料层115a、115b中。以下将详细描述关于图9a-图9b，一些实施例中，扩散制程使用等离子体辅助扩散，以形成掺杂区160a、160b。一些实施例中，掺杂区160a、160b包含不同掺质类型的掺质。举例而言，第一掺杂区160a或第二掺杂区160b的其中之一包含p型掺质，例如硼、bf2、或其他适合的p型掺质，且此掺杂区160a、160b的其中之另一包含n型掺质，例如磷、砷、或其他适合的n型掺质。
参照图8a-图8d，根据一些实施例，使用含掺质的牺牲层执行扩散制程，以形成图7中所示的掺杂区160a、160b。参照图8a，根据一些实施例，形成第一掺杂层175于栅极空腔155a、155b中的半导体材料层115a、115b上及介电层150上，且形成盖层180于此第一掺杂层175上。
一些实施例中，盖层180的厚度范围从
一些实施例中，例如在第一掺杂区160a包含p型掺质的情况下，第一掺杂层175包含硼硅玻璃(borosilicateglass,bsg)或其他适合的p型材料。一些实施例中，例如在第一掺杂区160a包含n型掺质的情况下，第一掺杂层175包含磷硅玻璃(phosphosilicateglass,psg)或其他适合的n型材料。一些实施例中，形成第一掺杂层175是使用化学气相沉积制程、低压化学气相沉积制程、原子层沉积制程、或一些其他适合的沉积制程。一些实施例中，形成盖层180是使用化学气相沉积制程、低压化学气相沉积制程、原子层沉积制程、或另一些适合的沉积制程。一些实施例中，在形成第一掺杂层175之前，原生氧化物可形成于半导体材料层115a、115b上。一些此类的实施例中，在形成第一掺杂层175之前，执行原位(insitu)清洗制程以移除形成于半导体材料层115a、115b上的原生氧化物，且在清洗制程后执行等离子体增强原子层沉积(plasmaenhancedald,peald)制程，以形成第一掺杂层175于半导体材料层115a、115b上。
参照图8b，根据一些实施例，形成图案化遮罩层185于第一区102a的第一栅极空腔155a中且将第一掺杂层175和盖层180从第二栅极空腔155b移除。图案化遮罩层185暴露侧壁间隔物140及半导体材料层115b，其定义第二区102b的第二栅极空腔155b。一些实施例中，图案化遮罩层185包括光阻。一些实施例中，执行一或多道蚀刻制程以移除第一掺杂层175和盖层180。
参照图8c，根据一些实施例，移除图案化遮罩层185且形成第二掺杂层190于第一栅极空腔155a中的盖层180上和第二栅极空腔155b中的半导体材料层115b上。一些实施例中，例如在第二掺杂区160b包含n型掺质的情况下，第二掺杂层190包含磷硅玻璃或其他适合的n型材料。一些实施例中，例如在第二掺杂区160b包含p型掺质的情况下，第二掺杂层190包含硼硅玻璃或其他适合的p型材料。一些实施例中，形成第二掺杂层190是使用化学气相沉积制程、低压化学气相沉积制程、原子层沉积制程、或另一些适合的沉积制程。一些实施例中，在将第一掺杂层175和盖层180从第二栅极空腔155b移除以暴露半导体材料层115b后，原生氧化物可形成于此半导体材料层115b上。一些此类的实施例中，在形成第二掺杂层190之前，执行原位清洗制程以移除半导体材料层115b上的原生氧化物，且在清洗制程后执行等离子体增强原子层沉积制程，以形成第二掺杂层190。
参照图8d，根据一些实施例，执行退火制程191。一些实施例中，退火制程期间，掺质从第一栅极空腔155a中的第一掺杂层175扩散至半导体材料层115a以形成第一掺杂区160a，且掺质从第二栅极空腔155b中的第二掺杂层190扩散至半导体材料层115b以形成第二掺杂区160b。一些实施例中，退火制程191是在温度范围从约400至1100℃执行。一些实施例中，退火制程191是在温度范围从约500至1000℃执行。一些实施例中，在退火制程191后，将第一掺杂层175、盖层180、及第二掺杂层190的剩余部分移除以暴露第一掺杂区160a及第二掺杂区160b。一些实施例中，执行蚀刻制程以移除第一掺杂层175、盖层180、及第二掺杂层190。一些实施例中，蚀刻制程为湿蚀刻制程，其对第一掺杂层175、盖层180、及第二掺杂层190的材料具选择性。
一些实施例中，退火制程191为尖波退火(spikeanneal)制程或浸渍退火(soakanneal)制程。一些实施例中，退火制程191是5秒浸渍退火制程或10秒浸渍退火制程。一些实施例中，退火制程191的参数由通道区中的预期掺质浓度而定，由此产生的晶体管的临界电压取决于通道区中的预期掺质浓度。一些实施例中，用于调整临界电压的掺质浓度小于形成源极/漏极区或微掺杂延伸区(lightlydopedextensionregion)所用的浓度。一些实施例中，掺质浓度介于约1×1016掺质/cm3至约1×1019掺质/cm3。一些实施例中，退火温度和浸渍时间影响扩散浓度及均匀度。一些实施例中，低掺质浓度，例如约1×1016掺质/cm3的掺质浓度，可使低温退火制程得以使用，因此减低半导体配置100中热致缺陷(thermalinduceddefect)的可能性。
参照图8e及图8f，根据一些实施例，提供例示曲线图，其显示掺质浓度取决于固相扩散退火制程之前和之后的深度(也就是图8d所描述的退火制程191之前和之后)。一些实施例中，第一掺杂层175或第二掺杂层190的其中之一包含磷硅玻璃且此第一掺杂层175或此第二掺杂层190的其中之另一包含硼硅玻璃。
参照图8e，根据一些实施例，曲线图示出掺质浓度取决于固相扩散退火制程之前的深度。一些实施例中，如此曲线图所示出，第一掺杂层175和第二掺杂层190内的掺质浓度因深度而变化。举例而言，一些实施例中，最高掺质浓度在接近第一掺杂层175和第二掺杂层190的中间(middle)或中心(center)区域，且通常从第一掺杂层175和第二掺杂层190的中心(center)区域往第一掺杂层175和第二掺杂层190的边缘或边缘区域降低，其方向是朝向半导体材料层115a、115b及远离半导体材料层115a、115b。一些实施例中，第一掺杂层175和第二掺杂层190的中心区域的掺质与第一掺杂层175和第二掺杂层190的边缘区域的掺质的比例介于约1000至10000。
参照图8f，根据一些实施例，曲线图示出掺质浓度取决于固相扩散退火制程之后及移除第一掺杂层175、盖层180、和第二掺杂层190之后的深度。一些实施例中，掺质从第一掺杂层175扩散至第一掺杂区160a中且掺质从第二掺杂层190扩散至第二掺杂区160b中。一些实施例中，如所示出的，最高掺质浓度在接近第一掺杂区160a和第二掺杂区160b的边缘或边缘区域，且通常从第一掺杂区160a和第二掺杂区160b的边缘区域往第一掺杂区160a和第二掺杂区160b的中间或中心区域降低。一些实施例中，第一掺杂区160a和第二掺杂区160b的中心区域的掺质与第一掺杂区160a和第二掺杂区160b的边缘区域的掺质的比例随第一掺杂区160a和第二掺杂区160b的厚度增加而降低。举例而言，当其后变成第一掺杂区160a的半导体材料层115a的厚度为75nm且第一掺杂层175包含磷硅玻璃，第一掺杂区160a的中心区域的掺质与第一掺杂区160a的边缘区域的掺质的比例可为约0.1，以及当其后变成第一掺杂区160a的半导体材料层115a的厚度为125nm且第一掺杂层175包含磷硅玻璃，第一掺杂区160a的中心区域的掺质与第一掺杂区160a的边缘区域的掺质的比例可为约0.01。
一些实施例中，在第一掺杂层175和第二掺杂层190内的给定深度的掺质浓度取决于退火制程191。举例而言，在给定深度，当退火制程191是尖波退火制程而不是5秒浸渍退火制程时，掺质浓度可能较低，且当退火制程191是5秒浸渍退火制程而不是15秒浸渍退火制程时，掺质浓度可能较低。一些实施例中，在深度大于特定值，例如125nm，不论退火制程191是尖波退火制程、5秒浸渍退火制程、或15秒浸渍退火制程，掺质浓度都大致相同。
一些实施例中，盖层180减低掺质从第一掺杂层175向外扩散(out-diffusion)且抑制掺质从第一栅极空腔155a中的第二掺杂层190扩散至半导体材料层115a中。一些实施例中，盖层180是被省略的。举例而言，一些实施例中，退火制程191的退火时间少于掺质从第一栅极空腔155a中的第二掺杂层190扩散至半导体材料层115a中所花的时间，因此盖层180是被省略的。举例而言，一些实施例中，由于第一掺杂层175的厚度及退火制程191的退火时间，可用于将第一栅极空腔155a中的第二掺杂层190的掺质扩散至半导体材料层115a中的时间不足，因此盖层180是被省略的。
一些实施例中，在退火制程191完成之后的移除第一掺杂层175、盖层180、及第二掺杂层190的剩余部分的期间，因为第二掺杂区160b仅被第二掺杂层190环绕而第一掺杂区160a被第二掺杂层190、盖层180、以及第一掺杂层175环绕，所以相较于第一掺杂区160a，较多的第二掺杂区160b被蚀刻。因此在一些实施例中，第二掺杂区160b的厚度或宽度的至少其一小于第一掺杂区160a的厚度或宽度的至少其一。一些实施例中，第二掺杂区160b的厚度(纸面上垂直测量)为约
参照图9a-图9b，根据一些实施例，使用等离子体辅助扩散执行扩散制程，以定义掺杂区160a、160b，如图10所示。参照图9a，根据一些实施例，形成图案化遮罩层193于第二区102b内的第二栅极空腔155b中且执行第一等离子体辅助扩散195制程。一些实施例中，使用含第一掺质的第一前驱物气体执行此等离子体辅助扩散制程195，并扩散此第一掺质至第一栅极空腔155a中的半导体材料层115a，以形成第一掺杂区160a。一些实施例中，例如在第一掺杂区160a包含n型掺质的情况下，前驱物气体包含ash3。一些实施例中，例如在第一掺杂区160a包含p型掺质的情况下，前驱物气体包含b2h6。
参照图9b，根据一些实施例，移除图案化遮罩层193，形成图案化遮罩层197于第一区102a的第一栅极空腔155a中且执行第二等离子体辅助扩散制程199。一些实施例中，使用含第二掺质的第二前驱物气体执行此等离子体辅助扩散制程199，并扩散此第二掺质至第二栅极空腔155b中的半导体材料层115b，以形成第二掺杂区160b。一些实施例中，第二前驱物气体与第一前驱物气体不同。一些实施例中，第一前驱物气体包含一n型掺质或一p型掺质的其中之一且第二前驱物气体包含此n型掺质或此p型掺质的其中之另一。一些实施例中，例如在第二掺杂区160b包含n型掺质的情况下，第二前驱物气体包含ash3以提供n型掺质。一些实施例中，例如在第二掺杂区160b包含p型掺质的情况下，第二前驱物气体包含b2h6。
参照图10，根据一些实施例，形成栅极结构165于栅极空腔155a、155b中。一些实施例中，栅极结构165包括栅极介电层、栅极电极层、及其他适合的层。一些实施例中，栅极电极层包含高介电常数介电质材料。一些实施例中，栅极电极层包含金属填充层(metalfilllayer)。一些实施例中，金属填充层包含w或其他适合的材料。沉积栅极结构165的栅极介电层、栅极电极层、及其他适合的层可由以下制程中的至少其一：原子层沉积、物理气相沉积、化学气相沉积或其他适合的制程。根据一些实施例，执行平坦化制程，以移除形成栅极结构165的材料其在介电层150上的部分。
参照图11，根据一些实施例，栅极结构165是凹入的且形成盖层170于此栅极结构165上。一些实施例中，用蚀刻制程使栅极结构165凹入。一些实施例中，使用沉积制程形成盖层170。一些实施例中，盖层170包括介电质材料。一些实施例中，盖层170包括硅和氮、硅和氧、或其他适合的材料。
相较于布植为主(implantation-based)的掺杂，使用扩散形成掺杂区160a、160b可改善掺杂的均匀度。扩散制程也可减低通道半导体材料的损坏。掺杂层175、190的运用可在具有高(high)深度宽度比(aspectratio)的栅极空腔中提供更好的顺应性(enhancedconformality)。一些实施例中，掺杂区160a、160b使个别晶体管的临界电压得以分开控制而不需要在栅极结构中采用功函数材料层。
一些实施例中，形成半导体配置的方法包括形成第一鳍片于半导体层上。形成第一牺牲栅极结构于此第一鳍片的第一部分上。形成第一侧壁间隔物，邻近此第一牺牲栅极结构。移除此第一牺牲栅极结构，以形成由此第一侧壁间隔物所定义的第一栅极空腔。执行第一扩散制程以形成包括第一掺质的第一掺杂区，其位于暴露在此第一栅极空腔中的此第一鳍片的第二部分中。形成第一栅极结构于此第一掺杂区上的此第一栅极空腔中。
一些实施例中，执行第一扩散制程包括：形成包括第一掺质的第一层于第一鳍片的第二部分上；以及执行第一退火制程，以扩散部分此第一掺质至此第一鳍片的此第二部分中。一些实施例中，执行第一扩散制程包括使用含第一掺质的前驱物执行等离子体辅助扩散制程。一些实施例中，形成半导体配置的方法包括：形成第二鳍片于半导体层上；形成第二牺牲栅极结构于此第二鳍片的第一部分上；形成第二侧壁间隔物，邻近此第二牺牲栅极结构；移除此第二牺牲栅极结构，以形成由此第二侧壁间隔物所定义的第二栅极空腔；执行第二扩散制程以形成包括第二掺质的第二掺杂区，其位于暴露在第二栅极空腔中的此第二鳍片的第二部分中；以及形成第二栅极结构于第二掺杂区上的此第二栅极空腔中。一些实施例中，执行第一扩散制程及第二扩散制程包括：形成包括第一掺质的第一层于第一鳍片的第二部分上；以及形成包括第二掺质的第二层于第二鳍片的第二部分上；执行退火制程，以扩散部分此第一掺质至此第一鳍片的此第二部分中，及扩散部分此第二掺质至此第二鳍片的此第二部分中；以及移除此第一层和此第二层。一些实施例中，形成第一层包括形成此第一层于第二鳍片的第二部分上，此方法包括：形成第一遮罩层于第一鳍片的第二部分上；以及执行蚀刻制程以移除此第二鳍片的此第二部分上的此第一层，以及形成第二层包括：在执行该蚀刻制程以移除此第二鳍片的此第二部分上的此第一层后，形成此第二层于此第二鳍片的此第二部分上。一些实施例中，包括形成盖层于第一鳍片的第二部分上的第一层上，其中形成第二层包括形成此第二层于此盖层上。一些实施例中，包括：形成盖层于第二鳍片的第二部分上；形成第二遮罩层于此盖层上，其位于第一鳍片的第二部分上及第一栅极空腔中。移除此第二鳍片的此第二部分上的此盖层；以及在形成第二层之前，移除此第二遮罩层。一些实施例中，执行第一扩散制程包括：当遮罩第二鳍片的第二部分时，使用含第一掺质的第一前驱物执行第一等离子体辅助扩散制程，以及执行第二扩散制程包括：当遮罩第一鳍片的第二部分时，使用含第二掺质的第二前驱物执行第二等离子体辅助扩散制程。一些实施例中，第一掺质包括一p型掺质或一n型掺质的其中之一，且第二掺质包括此p型掺质或此n型掺质的其中之另一。一些实施例中，第一鳍片包括第一半导体材料层及此第一半导体材料层上的第二半导体材料层，移除第一牺牲栅极结构以定义第一栅极空腔的步骤露出此第一半导体材料层的一部分及此第二半导体材料层的一部分，以及于执行第一扩散制程前，移除此第一半导体材料层的此部分或此第二半导体材料层的此部分的其中之一。
一些实施例中，形成半导体配置的方法包括形成第一鳍片，其包含第一半导体材料层、此第一半导体材料层上的第二半导体材料层、以及此第二半导体材料层上的第三半导体材料层。形成第一牺牲栅极结构于第一鳍片的第一部分上。形成第一侧壁间隔物，邻近此第一牺牲栅极结构。移除该第一牺牲栅极结构，以形成第一栅极空腔于介电层中并暴露此第二半导体材料层的一部分。移除此第二半导体材料层的此部分以定义第一中间空腔，其位于此第一半导体材料层的第二部分和此第三半导体材料层的第二部分之间。执行第一扩散制程，以形成包括第一掺质的第一掺杂区于此第一半导体材料层的此第二部分中，及形成第二掺杂区于此第三半导体材料层的此第二部分中。形成第一栅极结构于此第一栅极空腔中。
一些实施例中，执行第一扩散制程包括：形成包括第一掺质的第一层于第一半导体材料层的第二部分上及第三半导体材料层的第二部分上；以及执行第一退火制程，以扩散部分此第一掺质至此第一半导体材料层的此第二部分中及此第三半导体材料层的此第二部分中。一些实施例中，执行第一扩散制包括使用含第一掺质的前驱物执行等离子体辅助扩散制程。一些实施例中，包括：形成第二鳍片，其包括第四半导体材料层、此第四半导体材料层上的第五半导体材料层、此第五半导体材料层上的第六半导体材料层；形成第二牺牲栅极电极于此第二鳍片的第一部分上；形成第二侧壁间隔物，邻近此第二牺牲栅极电极；移除此第二牺牲栅极电极，以形成由此第二侧壁间隔物所定义的第二栅极空腔并暴露此第五半导体材料层的一部分；移除此第五半导体材料层的此部分以定义第二中间空腔，其位于此第四半导体材料层的第二部分和此第六半导体材料层的第二部分之间；执行第二扩散制程，以形成包括第二掺质的第三掺杂区于此第四半导体材料层的此第二部分中且形成第四掺杂区于此第六半导体材料层的此第二部分中；形成第一栅极结构于第一栅极空腔中；以及形成第二栅极结构于此第二栅极空腔中。一些实施例中，执行第一扩散制程及第二扩散制程包括：形成包括第一掺质的第一层于第一半导体材料层的第二部分上及第三半导体材料层的第二部分上；形成包括第二掺质的第二层于第四半导体材料层的第二部分上及第六半导体材料层的第二部分上；执行退火制程，以扩散部分此第一掺质至此第一半导体材料层的此第二部分中及此第三半导体材料层的此第二部分上，及扩散部分此第二掺质至此第四半导体材料层的此第二部分中及此第六半导体材料层的此第二部分中；以及移除此第一层和此第二层。一些实施例中，第一掺质包括一p型掺质或一n型掺质的其中之一，且第二掺质包括此p型掺质或此n型掺质的其中之另一。
一些实施例中，形成半导体配置的方法包括形成鳍片。形成包括第一掺质的第一层于此鳍片的通道区上。执行退火制程，以扩散部分此第一掺质至此鳍片的此通道区中。移除此第一层。在移除此第一层后，形成第一栅极结构于此鳍片的此通道区上。
一些实施例中，包括：形成盖层于第一层上；以及在执行退火制程前，形成包括第二掺质的第二层于此盖层上。一些实施例中，第一掺质包括一p型掺质或一n型掺质的其中之一，且第二掺质包括此p型掺质或此n型掺质的其中之另一。
以上概述数个实施例的特点，以便在本公开所属技术领域中技术人员可更好地了解本公开实施例的各个方面。在本公开所属技术领域中技术人员，应理解其可轻易地利用本公开实施例为基础，设计或修改其他制程及结构，以达到和此中介绍的各种实施例的相同的目的及/或优点。在本公开所属技术领域中技术人员，也应理解此类等效的结构并无背离本公开的精神与范围，且其可于此作各种的改变、取代、和替换而不背离本公开的精神与范围。
虽然本标的物已用结构部件(structuralfeature)或方法论表现(methodologicalact)的特定用语描述，应理解的是，本申请专利范围的标的物并不局限于上述的特定部件或表现。更确切地说，上述特定部件和表现的公开是以实施至少一些本申请专利范围的范例形式。
此中提供实施例的各种操作。其中所述的某些或全部的操作顺序不应理解为这些操作必定要依照顺序。替代的顺序可得到此处描述的助益。进一步地说，应了解的是，并非所有操作都必需在此处提供的各个实施例中。并且，应理解的是，在一些实施例中，并非所有的操作都是必要的。
应了解的是，一些实施例中，为了简明易懂，所描述的层、部件、元件等等，是以相对于另一者的特定尺寸示出，例如结构尺寸(dimension)或方向(orientation)，且实际尺寸实质上与此处所述的不同。此外，此处提及各种用于形成层、区、部件、元件等等的技术，举例而言，至少是以下的其中之一：蚀刻技术、平坦化技术、布植技术、掺杂技术、旋转技术、溅镀(sputtering)技术、成长(growth)技术、或沉积技术如化学气相沉积。
此外，此处使用的“例示的”意指当作范例、实例、说明等等，不一定是有助益的。此处使用的“或”指的是包含性的(inclusive)“或者”而非排除性的(exclusive)“否则”。除此之外，此处和本申请专利范围中使用的“一(a,an)”通常理解为“一或多”，除非明确指出是其他用法或上下文中清楚表明其为单数形式。并且，a和b中的至少其一及/或类似用法通常意指a或b、或a和b两者。再者，倘若使用“包含(include)”、“具有(having,has)”、“带有(with)”，此类的用语指的是包含性的，与用语“包括(comprising)”类似。并且，除非明确指出是其他用法，“第一”、“第二”或类似用法并非意指时间方面(temporalaspect)、空间方面(spatialaspect)、顺序(ordering)等等。更准确地说，此类用语仅使用于部件、元件、项目等等的识别、名称等等。举例而言，第一元件和第二元件通常对应元件a和元件b、或两个不同的元件、或两个相同的元件、或同一元件。
并且，虽然本公开实施例已展示或描述一或多个实施方式，在本公开所属技术领域中技术人员可以阅读及理解本公开实施例及附图作为基础而想到等效的替换和修改。本公开实施例包括所有此类修改和替换且仅限于本申请专利范围的范围。特别是涉及上述组件(例如元件、设备(resource)等等)所执行的各种功能，即使与本公开实施例的结构并非结构上等效，用于描述此类组件的这些用语是为了对应任何能执行所述元件的特定功能的组件(也就是功能上等效)，除非指出其他用法。此外，当本公开实施例的特定部件可能仅由数个相关实施方式中的其中之一公开时，为了任何特定或特别应用的预期或助益，此类的部件可能以其他实施方式的一或多个其他部件组合。
1.一种半导体配置的形成方法，包括：
形成一第一鳍片于一半导体层上；
形成一第一牺牲栅极结构于该第一鳍片的一第一部分上；
形成一第一侧壁间隔物，邻近该第一牺牲栅极结构；
移除该第一牺牲栅极结构，以形成由该第一侧壁间隔物所定义的一第一栅极空腔；
执行一第一扩散制程以形成包括一第一掺质的一第一掺杂区，其位于暴露在该第一栅极空腔中的该第一鳍片的一第二部分中；以及
形成一第一栅极结构于该第一掺杂区上的该第一栅极空腔中。
技术总结