本公开总体涉及鳍式场效应晶体管器件及其形成方法。
背景技术：
由于各种电子组件(例如晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体行业经历了快速增长。在大多数情况下，这种集成密度的提高是由于最小特征尺寸的反复减小，这使得更多的组件可以被集成到给定的区域中。
鳍式场效应晶体管(finfet)器件在集成电路中使用越来越普遍。场效应晶体管器件具有三维结构，该三维结构包括从衬底突出的半导体鳍。栅极结构环绕半导体鳍，该栅极结构被配置为控制finfet器件的导电沟道内电荷载流子的流动。例如，在三栅极场效应晶体管器件中，栅极结构环绕半导体鳍的三个侧面，从而在半导体鳍的三个侧面上形成导电沟道。
技术实现要素：
根据本公开的一个实施例，提供了一种形成半导体器件的方法，所述方法包括：在栅极结构的相对侧上形成源极/漏极区域，其中，所述栅极结构位于鳍之上并且被第一电介质层围绕；在所述第一电介质层中形成开口以暴露所述源极/漏极区域；使用等离子体增强化学气相沉积pecvd工艺选择性地在所述源极/漏极区域上的所述开口中形成硅化物区域；以及用导电材料填充所述开口。
根据本公开的另一实施例，提供了一种形成半导体器件的方法，所述方法包括：确定用于在半导体结构的第一材料上形成第三材料的第一活化能；确定用于在所述半导体结构的第二材料上形成所述第三材料的第二活化能，所述第二活化能高于所述第一活化能；通过执行等离子体增强化学气相沉积pecvd工艺选择性在所述第一材料上沉积所述第三材料，其中，所述pecvd工艺的等离子体的平均能量高于所述第一活化能且小于所述第二活化能。
根据本公开的又一实施例，提供了一种形成半导体器件的方法，所述方法包括：在鳍之上形成虚设栅极结构，所述虚设栅极结构被第一电介质层围绕，所述第一电介质层覆盖设置在所述虚设栅极结构的相对侧上的源极/漏极区域；用金属栅极结构替换所述虚设栅极结构；在所述第一电介质层中形成开口以暴露源极/漏极区域；通过执行等离子体增强化学气相沉积pecvd工艺，在所述源极/漏极区域上的所述开口的底部处选择性地形成硅化物材料，其中，用于所述pecvd工艺的rf源在所述pecvd工艺期间被周期性地打开和关闭；以及用导电材料填充所述开口。
附图说明
本公开的各个方面在与附图一起阅读时，最好通过以下具体实施方式中来理解。要注意的是，根据行业标准惯例，各种特征并未按比例绘制。事实上，为了便于讨论，可以任意增大或减小各种特征的尺寸。
图1示出了根据一些实施例的鳍式场效应晶体管(finfet)器件的透视图。
图2-6、7a-7c、8-12、16、17a和17b示出了根据实施例的finfet器件在各种制造阶段的各种截面视图。
图13a-13c示出了各种实施例中的等离子体增强化学气相沉积(pecvd)工艺中等离子体的能级。
图14示出了实施例中的用于在不同类型的材料之上层的沉积的活化能。
图15示出了一些实施例中的具有不同工艺条件的各种pecvd工艺的沉积选择性。
图18a和18b示出了根据实施例的finfet器件的截面视图。
图19示出了根据一些实施例的形成半导体器件的方法的流程图。
具体实施方式
以下公开提供了用于实施本发明的不同特征的许多不同实施例或示例。为简化本发明，下文描述了组件和布置的具体示例。当然，这些只是示例，而并非旨在进行限制。例如，在以下描述中，在第二特征之上或上形成第一特征可以包括第一特征和第二特征直接接触形成的实施例，并且还可以包括在第一特征与第二特征之间可以形成附加特征使得第一特征和第二特征不能直接接触的实施例。
此外，空间相关术语(例如“下面”、“下方”、“下”、“上方”、“上”等)在本文中可用于便于描述一个元素或特征与另一个(多个)元素或特征的关系的说明，如图所示。除了图中所描绘的取向外，空间相关术语旨在涵盖使用或操作中的器件的不同取向。装置可以以其他方式取向(旋转90度或处于其他取向)，并且本文所使用的空间相对描述符同样可以相应地解释。
本公开的实施例在形成finfet器件的背景下进行讨论，并且具体而言是在源极/漏极区域之上选择性地沉积金属层以形成硅化物区域的背景下进行讨论的。所公开的选择性沉积方法也可以用于在不同材料之上的层的选择性沉积。
在实施例中，在电介质层中形成开口以暴露晶体管的源极/漏极区域。接下来，使用等离子体增强化学气相沉积(pecvd)工艺在源极/漏极区域的开口中选择性地形成硅化物层，并且通过开口暴露的电介质层的侧壁基本上没有硅化物层。由于在pecvd工艺后，电介质层的侧壁基本上没有硅化物层，所以在形成硅化物区域后，不需要刻蚀工艺来从电介质层的侧壁上去除硅化物层，这避免了与刻蚀工艺相关的性能问题，例如硅化物区域的消耗和/或氧化。此外，由于电介质层的侧壁基本上没有硅化物层，所以开口的宽度(在电介质层的上表面处所测量的)更大，使得在随后的处理中用导电材料填充开口更容易，从而减少或避免在填充开口时形成空隙(例如，空的空间)。在一些实施例中，通过将pecvd工艺的等离子体的平均能量控制在源极/漏极区域上形成硅化物层的第一活化能以上而在电介质层上形成硅化物层的第二活化能以下(这是通过交替地打开和关闭pecvd工艺中使用的rf源来实现的)，来实现在源极/漏极区域上选择性形成硅化物层。此外，pecvd工艺的工艺条件(例如用于形成硅化物层的前驱气体(例如，用于形成包含钛的金属层的氢和四氯化钛)的流速之间的比率)被控制在特定范围内(例如，在1到2之间)，以实现硅化物层的选择性沉积。尽管所公开的实施例使用在源极/漏极区域之上选择性形成硅化物层作为示例，但所公开方法的原理可用于选择性地在不同材料的表面之上形成其他材料层。
图1示出了透视图中的finfet30的示例。finfet30包括衬底50和在衬底50上方突出的鳍64。隔离区域62形成在鳍64的相对侧上，其中鳍64在隔离区域62上方突出。栅极电介质66沿着侧壁并位于鳍64的顶表面之上，并且栅极电极68位于栅极电介质66之上。源极/漏极区域80位于鳍64中并且在栅极电介质66和栅极电极68的相对侧上。图1还示出了后面的图中使用的参考截面。截面b-b沿着finfet30的栅极电极68的纵轴延伸。截面a-a垂直于截面b-b，并且沿着鳍64的纵轴并在例如源极/漏极区域80之间的电流流动的方向上。截面c-c与截面b-b平行，并穿跨过源极/漏极区域80。为了清楚起见，随后的图引用了这些参考截面。
图2-6、7a-7c、8-12、16、17a和17b是根据实施例的finfet器件在各种制造阶段的截面视图。finfet器件100类似于图1中的finfet30，但具有多个鳍和多个栅极结构。图2-5示出了沿着截面b-b的finfet器件100的截面视图。图6、7a、8-12、16和17a示出了沿着截面a-a的finfet器件100的截面视图。图7b和7c示出了沿着截面c-c的finfet器件100的实施例截面视图。图17b示出了沿着截面b-b的finfet器件100的截面视图。在整个描述中，数字相同但字母不同的附图(例如17a、17b)指的是相同半导体器件在相同处理步骤但沿着不同截面的不同视图。
图2示出了衬底50的截面视图。衬底50可以是半导体衬底，例如块状半导体、绝缘体上半导体(soi)衬底等，其可以是掺杂的(例如，用p型或n型掺杂剂)或未掺杂的。衬底50可以是晶片，例如硅晶片。通常，soi衬底包括形成在绝缘体层上的半导体材料层。例如，绝缘体层可以是埋设氧化物(box)层、氧化硅层等。绝缘体层被提供在衬底上，通常是硅或玻璃衬底。还可以使用其他衬底，例如多层或梯度衬底。在一些实施例中，衬底50的半导体材料可以包括硅；锗；包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；以及包括sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp的合金半导体；或它们的组合。
参考图3，使用例如光刻和刻蚀技术对图2中所示的衬底50进行图案化。例如，在衬底50之上形成掩模层，例如衬垫氧化物层52和上覆衬垫氮化物层56。衬垫氧化物层52可以是包含例如使用热氧化工艺形成的氧化硅的薄膜。衬垫氧化物层52可以用作衬底50与上覆衬垫氮化物层56之间的粘合层。在一些实施例中，衬垫氮化物层56由氮化硅、氧氮化硅、碳氮化硅等或其组合形成，并且可以例如使用低压化学气相沉积(lpcvd)或等离子体增强化学气相沉积(pecvd)形成。
掩模层可以使用光刻技术来图案化。通常，光刻技术利用光致抗蚀剂材料(未显示)，光致抗蚀剂材料被沉积、辐照(暴露)和显影以去除光致抗蚀剂材料的一部分。剩余的光致抗蚀剂材料保护下层材料(例如该示例中的掩模层)免受后续处理步骤(例如刻蚀)的影响。在该示例中，光致抗蚀剂材料用于对衬垫氧化物层52和衬垫氮化物层56进行图案化，以形成图案化掩模58，如图3所示。
随后使用图案化掩模58对衬底50的暴露部分进行图案化以形成沟槽61，从而在相邻沟槽61之间限定半导体鳍64(例如，64a和64b)，如图3所示。在一些实施例中，通过使用例如反应离子刻蚀(rie)、中性束刻蚀(nbe)等或其组合在衬底50中刻蚀沟槽来形成半导体鳍64。刻蚀工艺可以是各向异性的。在一些实施例中，沟槽61可以是条带(从顶部来看)，这些条带彼此平行且彼此紧密地间隔开。在一些实施例中，沟槽61可以是连续的，并且围绕半导体鳍64。半导体鳍64在下文中也可以被称为鳍64。
可以通过任何适合的方法来图案化鳍64。例如，可以使用一个或多个光刻工艺(包括双图案化或多图案化工艺)对鳍64进行图案化。通常，双图案化或多图案化工艺结合了光刻和自对准工艺，从而允许图案被创建为具有例如比以其他方式使用单直接光刻工艺所能获得的节距更小的图案。例如，在一个实施例中，牺牲层形成在衬底之上并使用光刻工艺来图案化。使用自对准工艺沿着图案化牺牲层形成间隔件。然后去除牺牲层，并且剩余的间隔件或心轴(mandrel)可用于图案化鳍。
图4示出了在邻近的半导体鳍64之间形成绝缘材料以形成隔离区域62。绝缘材料可以是氧化物，例如氧化硅、氮化物等或其组合，并且可以通过高密度等离子体化学气相沉积(hdp-cvd)、可流动cvd(fcvd)(例如，在远程等离子体系统中沉积基于cvd的材料并进行后固化以使其转化为另一种材料，例如氧化物)等或其组合。可以使用其他绝缘材料和/或其他形成工艺。在所示实施例中，绝缘材料是通过fcvd工艺形成的氧化硅。一旦形成了绝缘材料，就可以执行退火工艺。平坦化工艺(例如化学机械抛光(cmp))可以去除任何多余的绝缘材料，并且形成隔离区域62的顶表面和共面的半导体鳍64的顶表面(未显示)。图案化掩模58(见图3)也可以通过平坦化工艺来去除。
在一些实施例中，隔离区域62包括位于隔离区域62与衬底50/半导体鳍64之间的界面处的内衬，例如内衬氧化物(未显示)。在一些实施例中，形成内衬氧化物以减少衬底50与隔离区域62之间的界面处的晶体缺陷。类似地，内衬氧化物也可以用于减少半导体鳍64与隔离区域62之间的界面处的晶体缺陷。内衬氧化物(例如，氧化硅)可以是通过衬底50的表面层的热氧化形成的热氧化物，尽管也可以使用其他适合的方法来形成内衬氧化物。
接下来，使隔离区域62凹陷以形成浅沟槽隔离(sti)区域62。隔离区域62是凹陷的，使得半导体鳍64的上部从邻近的sti区域62之间突出。sti区域62的顶表面可以具有平坦表面(如图所示)、凸表面、凹表面(例如碟形)或其组合。sti区域62的顶表面可以是通过适当的刻蚀被形成为平坦的、凸的和/或凹的。可以使用可接受的刻蚀工艺(例如对隔离区域62的材料具有选择性的刻蚀工艺)来使隔离区域62凹陷。例如，可以进行干法刻蚀或使用稀释氢氟酸(dhf)的湿法刻蚀以使隔离区域62凹陷。
图2至图4示出了形成鳍64的实施例，但鳍可以在各种不同的工艺中形成。例如，可以用适合的材料(例如适合于将要形成的半导体器件的预期类型(例如，n型或p型)的外延材料)替换衬底50的顶部。此后，将衬底50(其顶部有外延材料)图案化以形成包含外延材料的半导体鳍64。
作为另一个示例，电介质层可以形成在衬底的顶表面之上；沟槽可以刻蚀穿过电介质层；同质外延结构可以在沟槽中外延生长；并且电介质层可以凹陷，使得同质外延结构从电介质层突出以形成鳍。
在又一个示例中，电介质层可以形成在衬底的顶表面之上；沟槽可以刻蚀穿过电介质层；异质外延结构可以使用与衬底不同的材料在沟槽中外延生长；并且电介质层可以凹陷，使得异质外延结构从电介质层突出以形成鳍。
在生长(一种或多种)外延材料或外延结构(例如，异质外延结构或同质外延结构)的实施例中，生长的(一种或多种)材料或结构可以在生长期间原位掺杂，尽管原位掺杂和植入掺杂可以一起使用，但这可以避免先前和随后的植入。更进一步地，在nmos区域中外延生长与pmos区域中的材料不同的材料可能是有利的。在各种实施例中，鳍64可以包硅锗(sixge1-x，其中x可以在0与1之间)、碳化硅、纯或基本上纯的锗、iii-v化合物半导体、ii-vi化合物半导体等。例如，用于形成iii-v化合物半导体的可用材料包括但不限于inas、alas、gaas、inp、gan、ingaas、inalas、gasb、alsb、alp、gap等。
图5示出了在半导体鳍64之上形成虚设栅极结构75。在一些实施例中，虚设栅极结构75包括栅极电介质66和栅极电极68。掩模70可以形成在虚设栅极结构75之上。为了形成虚设栅极结构75，在半导体鳍64上形成电介质层。电介质层可以是例如氧化硅、氮化硅、其多层等，并且可以沉积或热生长。
在电介质层之上形成栅极层，并且在栅极层之上形成掩模层。栅极层可以沉积在电介质层之上，并且然后例如通过cmp被平坦化。掩模层可以沉积在栅极层之上。栅极层可以由例如多晶硅形成，尽管还可以使用其他材料。掩模层可以由例如氮化硅等形成。
在形成层(例如，电介质层、栅极层和掩模层)之后，可以使用可接受的光刻和刻蚀技术来图案化掩模层以形成掩模70。然后，可以通过可接受的刻蚀技术将掩模70的图案转移到栅极层和电介质层，以分别形成栅极电极68和栅极电介质66。栅极电极68和栅极电介质66覆盖半导体鳍64的相应沟道区域。栅极电极68还可以具有基本上垂直于相应半导体鳍64的纵向方向的纵向方向。
在图5的示例中，栅极电介质66被显示为形成在鳍64之上(例如，鳍64的顶表面和侧壁之上)和sti区域62之上。在其他实施例中，栅极电介质66可以通过例如鳍64的材料的热氧化形成，并且因此，可以形成在鳍64之上而不是在sti区域62之上。这些变化和其他变化完全旨在包括在本公开的范围内。
图6、7a、8-12、16和17a示出了沿着截面a-a(沿着鳍64的纵轴)的finfet器件100的进一步处理的截面视图。要注意的是，在图6、7a、8-12、16和17a中，三个虚设栅极结构75(例如，75a、75b和75c)作为非限制性示例形成在鳍64之上。本领域技术人员将理解的是，可以在鳍64之上形成多于或少于三个虚设栅极结构，这些和其他变化完全旨在包括在本公开的范围内。
如图6所示，轻掺杂漏极(ldd)区域65形成在鳍64中。可以通过等离子体掺杂工艺形成ldd区域65。等离子体掺杂工艺可以包括形成和图案化掩模(例如光致抗蚀剂)以覆盖要被保护而不受等离子体掺杂工艺影响的finfet区域。等离子体掺杂工艺可以将n型或p型杂质植入鳍64中以形成ldd区域65。例如，p型杂质(例如硼)可以植入鳍64中以形成p型器件的ldd区域65。作为另一个示例，n型杂质(例如磷)可以植入鳍64中以形成n型器件的ldd区域65。在一些实施例中，ldd区域65邻接finfet器件100的沟道区域。ldd区域65的部分可以延伸至栅极电极68下并进入finfet器件100的沟道区域。图6示出了ldd区域65的非限制性示例。ldd区域65的其他配置、形状和形成方法也是可能的，并且完全要被包括在本公开的范围内。例如，ldd区域65可以在形成栅极间隔件87之后形成。在一些实施例中，省略了ldd区域65。为了简单起见，随后的图中没有示出ldd区域65，要理解的是，可以在鳍64中形成ldd区域65。
仍参考图6，在形成ldd区域65之后，围绕虚设栅极结构75形成栅极间隔件87。栅极间隔件87可以包括第一栅极间隔件72和第二栅极间隔件86。例如，第一栅极间隔件72可以是栅极密封间隔件，并且形成在栅极电极68的相对侧壁上和栅极电介质66的相对侧壁上。第二栅极间隔件86形成在第一个栅极间隔件72上。第一栅极间隔件72可以由氮化物(例如氮化硅、氧氮化硅、碳化硅、碳氮化硅等)或其组合形成，并且可以使用例如热氧化、cvd或其他适合的沉积工艺形成。第二栅极间隔件86可以使用适合的沉积方法由氮化硅、碳氮化硅、其组合等形成。
在实施例中，栅极间隔件87是通过以下方式形成的：首先在finfet器件100之上共形地沉积第一栅极间隔件层，然后在经沉积的第一栅极间隔件层之上共形地沉积第二栅极间隔件层。接下来，执行各向异性刻蚀工艺(例如干法刻蚀工艺)，以去除第二栅极间隔件层的设置在finfet器件100的上表面上的第一部分(例如，掩模70的上表面)，同时保留第二栅极间隔件层的沿栅极结构的侧壁设置的第二部分。在各向异性刻蚀工艺之后保留的第二栅极间隔件层的第二部分形成第二栅极间隔件86。各向异性刻蚀工艺还去除了第一栅极间隔件层的设置在第二栅极间隔件86的侧壁外的一部分，并且第一栅极间隔件层的剩余部分形成第一栅极间隔件72。
如图6所示的栅极间隔件87的形状和形成方法只是非限制性示例，并且其他形状和形成方法也是可能的。这些变化和其他变化完全旨在被包括在本公开的范围内。
接下来，如图7所示，在与虚设栅极结构75相邻的鳍64中形成凹槽，例如，在相邻虚设栅极结构75之间和/或靠近虚设栅极结构75形成凹槽，并且在凹槽中形成源极/漏极区域80。在一些实施例中，凹槽是通过例如使用虚设栅极结构75和栅极间隔件87作为刻蚀掩模的各向异性刻蚀工艺形成的，尽管还可以使用任何其他适合的刻蚀工艺。
接下来，源极/漏极区域80形成在凹槽中。源极/漏极区域80是通过使用适合的方法(例如金属有机cvd(mocvd)、分子束外延(mbe)、液相外延(lpe)、气相外延(vpe)、选择性外延生长(seg)等或其组合)在凹陷中外延生长材料来形成的。
如图7a、7b和7c所示，外延源极/漏极区域80具有的表面可以从鳍64的相应表面凸起(例如，在鳍64的非凹陷部分上方凸起)，并且可以具有刻面。在图7a的示例中，源极/漏极区域80的上表面80u在鳍64的上表面64u上方延伸，例如3nm或更多。相邻鳍64的源极/漏极区域80可以合并以形成连续外延源极/漏极区域80(见图7b)。在一些实施例中，相邻鳍64的源极/漏极区域80不会合并在一起并保留单独的源极/漏极区域80(见图7c)。在一些实施例中，所产生的finfet是n型finfet，并且源极/漏极区域80包含碳化硅(sic)、硅磷(sip)、磷掺杂的硅碳(sicp)等。在一些实施例中，所产生的finfet是p型finfet，并且源极/漏极区域80包含sige和p型杂质(例如硼或铟)。
外延源极/漏极区域80可以植入掺杂剂以形成源极/漏极区域80，随后进行退火工艺。植入工艺可以包括形成和图案化掩模(例如光致抗蚀剂)，以覆盖要被保护而不受植入工艺影响的finfet器件100的区域。源极/漏极区域80具有的杂质(例如，掺杂剂)的浓度范围可以在从约1e19cm-3至1e21cm-3的范围内。p型杂质(例如硼或铟)可以植入p型晶体管的源极/漏极区域80中。n型杂质(例如磷或砷化物)可以植入n型晶体管的源极/漏极区域80中。在一些实施例中，外延源极/漏极区域可以在生长期间原位掺杂。
接下来，如图8所示，在图7a所示的结构之上形成接触刻蚀停止层(cesl)89。cesl89在随后的刻蚀工艺中起刻蚀停止层的作用，并且可以包含适合的材料，例如氧化硅、氮化硅、氮氧化硅、其组合等，并且可以通过适合的形成方法(例如cvd、pvd、其组合等)形成。
接下来，第一层间电介质(ild)90形成在cesl89之上和虚设栅极结构75(例如，75a、75b和75c)之上。在一些实施例中，第一ild90由电介质材料(例如氧化硅、磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂的磷硅酸盐玻璃(bpsg)、未掺杂的硅酸盐玻璃(usg)等)形成，并且可以通过任何适合的方法(例如cvd、pecvd或fcvd)进行沉积。可以执行平坦化工艺(例如cmp工艺)以去除掩模70并去除cesl89的设置在栅极电极68之上的部分。在平坦化工艺之后，第一ild90的顶表面与栅极电极68的顶表面齐平，如图8所示。
接下来，在图9中，执行实施例栅极最后工艺(有时称为替换栅极工艺)以分别用有源栅极(也可称为替换栅极或金属栅极)和(一种或多种)有源栅极电介质材料替换栅极电极68和栅极电介质66。因此，在栅极最后工艺中，栅极电极68和栅极电介质66可以分别被称为虚设栅极电极和虚设栅极电介质。有源栅极和(一种或多种)有源栅极电介质材料可以统称为金属栅极结构或替换栅极结构。在所示实施例中，有源栅极是金属栅极。
参考图9，虚设栅极结构75a、75b和75c(见图8)分别被替换栅极结构97a、97b和97c替换。根据一些实施例，为了形成替换栅极结构97(例如97a、97b或97c)，在(一个或多个)刻蚀步骤中去除栅极电极68和位于栅极电极68正下方的栅极电介质66，使得凹槽(未显示)形成在栅极间隔件87之间。每个凹槽暴露相应鳍64的沟道区域。在虚设栅极去除期间，当栅极电极68被刻蚀时，栅极电介质66可用作刻蚀停止层。然后可以在去除栅极电极68之后去除栅极电介质66。
接下来，在凹槽中形成栅极电介质层94、阻挡层96、晶种层98和栅极电极99以用于替换栅极结构97。栅极电介质层94共形地沉积在凹槽中，例如在鳍64的顶表面和侧壁上、栅极间隔件87的侧壁上以及第一ild90的顶表面上(未显示)。根据一些实施例，栅极电介质层94包含氧化硅、氮化硅或其多层。在其他实施例中，栅极电介质层94包括高k电介质材料，并且在这些实施例中，栅极电介质层94具有的k值可以大于约7.0，并且可以包括hf、al、zr、la、mg、ba、ti、pb的金属氧化物或硅酸盐及其组合。栅极电介质层94的形成方法可以包括分子束沉积(mbd)、原子层沉积(ald)、pecvd等。
接下来，阻挡层96共形地形成在栅极电介质层94之上。阻挡层96可以包含导电材料，例如氮化钛，但替代地也可以使用其他材料，例如氮化钽、钛、钽等。可以使用cvd工艺(例如pecvd)形成阻挡层96。然而，还可以替代地使用其他替代工艺，例如溅射、金属有机化学气相沉积(mocvd)或ald。
尽管图9中没有示出，但在一些实施例中，功函数层(例如p型功函数层或n型功函数层)可以形成在阻挡层96之上的凹陷中并且在形成晶种层98之前形成。可以包括在p型器件的栅极结构中的示例性p型功函数金属包括tin、tan、ru、mo、al、wn、zrsi2、mosi2、tasi2、nisi2、wn、其他适合的p型功函数材料或其组合。可以包括在n型器件的栅极结构中的示例性n型功函数金属包括ti、ag、taal、taalc、tialn、tac、tacn、tasin、mn、zr、其他适合的n型功函数材料或其组合。功函数值与功函数层的材料组成相关联，并且因此，选择功函数层的材料来调整其功函数值，以便在要形成的器件中实现目标阈值电压vt。(一个或多个)功函数层可以通过cvd、物理气相沉积(pvd)和/或其他适合的工艺来沉积。
接下来，晶种层98共形地形成在阻挡层96之上。晶种层98可以包括铜、钛、钽、氮化钛、氮化钽等或其组合，并且可以通过ald、溅射、pvd等来沉积。在一些实施例中，晶种层是金属层，其可以是单层或包含由不同材料形成的多个子层的复合层。例如，晶种层98包括钛层和位于钛层之上的铜层。
接下来，栅极电极99沉积在晶种层98之上，并填充凹槽的剩余部分。栅极电极99可以由包含金属材料(例如cu、al、w等)、其组合或其多层制成，并且可以通过例如电镀、化学镀或其他适合的方法形成。在形成栅极电极99之后，可以执行平坦化工艺(例如cmp)以去除栅极电介质层94、阻挡层96、功函数层(如果形成的话)、晶种层98和栅极电极99的多余部分，其多余部分位于第一ild90的顶表面之上。从而所产生的栅极电介质层94、阻挡层96、功函数层(如果形成的话)、晶种层98和栅极电极99的多余部分形成所产生的finfet器件100的替换栅极结构97。
接下来参考图10，在第一ild90之上形成第二ild92。接下来，通过第二ild92形成接触开口91(例如，91a、91b)，以暴露替换栅极结构97(例如，97a、97b和97c)，或者通过第二ild92和第一ild90形成接触开口91以暴露源极/漏极区域80。
在实施例中，第二ild92是由可流动cvd方法形成的可流动膜。在一些实施例中，第二ild92由诸如psg、bsg、bpsg、usg等电介质材料形成，并且可以通过任何适合的方法(例如cvd和pecvd)来沉积。在一些实施例中，第一ild90和第二ild92由相同的材料(例如，氧化硅)形成。
接触开口91可以使用光刻和刻蚀形成。刻蚀工艺刻蚀穿过cesl89以暴露源极/漏极区域80。刻蚀工艺可以暴露替换栅极结构97。在图10的示例中，形成接触开口91的刻蚀工艺还去除了源极/漏极区域80的顶部，此外，接触开口91的底部可以横向延伸到第一ild90的侧壁90s之外。
接下来，在图11中，在由接触开口91b(也称为源极/漏极接触开口)暴露的源极/漏极区域80上选择性地形成(例如沉积)层95。在所示实施例中，层95是位于源极/漏极区域80之上的硅化物层，并且因此，层95也可以称为硅化物区域95。层95包含能够与半导体材料(例如，硅、锗)反应以形成硅化物或锗区域的金属组分，例如镍、钴、钛、钽、铂、钨、其他贵金属、其他难熔金属、稀土金属或其合金。在所示实施例中，层95包含硅化钛(例如，tisi)。
在一些实施例中，为了选择性地在源极/漏极区域80上形成层95，执行pecvd工艺，其中调整了pecvd工艺的工艺条件以实现层95的选择性沉积，其细节在下文中讨论。在一些实施例中，在pecvd工艺中使用rf源(也称为rf电源)以将气体活化(例如点燃)成等离子体。常规pecvd系统中的rf源一旦打开，就会在整个pecvd工艺中保持打开状态。在本公开中，使用在pecvd工艺期间交替打开和关闭(而不是保持打开)的rf源来执行pecvd工艺，其细节在下文中参考图13a-13c进行讨论。例如，本公开中使用的pecvd沉积工具的rf源可以具有控制机构，该控制机构被配置为根据可控或可编程的某些参数(例如下文讨论的打开时间、关闭时间)在pecvd期间交替打开和关闭rf源。
在所示实施例中，使用包含氢气(例如，h2)和四氯化钛气体(例如，ticl4)的气体源(例如，前体)执行pecvd工艺。h2气体和ticl4气体的流速之比小于约2，例如在约1和约2之间。h2气体和ticl4气体通过pecvd工艺中使用的rf源被活化(例如点燃)成等离子体。在pecvd工艺期间，rf功率小于约500w，例如在约100w和约500w之间。在所示实施例中，rf源的rf频率在约1khz和约10khz之间，pecvd工艺的压力在约1torr和约10torr之间，并且pecvd工艺的温度在约100℃和约500℃之间，例如400℃。前体之间的化学反应可描述为：
ticl4 h2→ti hcl
由上述化学反应形成的钛与源极/漏极区域80的表面处的材料(例如si)反应以形成硅化物区域95，其细节在下文中讨论。
在一些实施例中，在pecvd期间交替地打开和关闭pecvd工具的rf源，以调节pecvd工艺的等离子体(例如，氢等离子体和四氯化钛等离子体)的平均能量。图13a-13c示出了响应于交替地打开和关闭rf源的pecvd工艺的等离子体的能级的若干示例。在图13a-13c中的每个图中，x轴示出了pecvd工艺的时间，并且y轴示出了等离子体的能量。例如，在图13a中，rf源在时间t1打开，并且在时间t1和时间t2之间保持打开，这导致等离子体的能量从p1增加到p2，如图13a中的曲线110所示。在时间t2，rf源关闭，并且在时间t2和时间t3之间保持关闭，因此等离子体的能量从p2下降到p3。然后，在时间t3，再次打开rf源，并且在时间t4，再次关闭rf源。在pecvd期间重复上述rf源的开关模式，直到达到层95的目标厚度。时间t1和t3之间的持续时间可以称为rf源的周期或开关周期，并且rf源可描述为周期性地打开和关闭。时间t1和时间t2之间的持续时间称为周期中的打开时间，并且时间t2和时间t3之间的持续时间称为周期中的关闭时间。
图13a进一步示出了在p2和p1(或p3)之间的pecvd工艺的等离子体的平均能量pav。图13a所示的等离子体能级的曲线110的形状是非限制性示例，并且pecvd工艺中的等离子体能级的其他形状也是可能的，并且完全旨在被包括在本公开的范围内。例如，图13b中的曲线120和图13c中的曲线130示出了通过rf源的开关(交替地打开和关闭)来调制(例如，调节)等离子体的平均能量的两个附加示例。具体而言，曲线120包括三角形形状(也可称为锯齿形形状)，并且曲线130包括梯形形状。
通过调节时间t1和时间t2(打开时间)之间的持续时间以及时间t2和时间t3(关闭时间)之间的持续时间，可以很容易地调节等离子体的平均能量pav，以在rf源以固定功率水平工作时达到目标水平。这示出了本公开的优点。在常规的pecvd系统中，rf源在pecvd期间保持打开状态，并且因此可能导致pecvd期间等离子体的能级基本上固定。此外，即使rf源的rf功率是可调的，常规pecvd系统仍然难以容易地调节等离子体的平均能量，或准确地实现低且稳定的等离子体平均能量。在周期性地打开和关闭rf源的情况下，当前的pecvd系统提供了有效、简单且准确的方式来在很大范围内调节pecvd工艺的等离子体的平均能量。这可以例如通过调节rf源的开关期间的打开时间和关闭时间来实现的。
在说明性实施例中，时间t1和t2之间的持续时间约为10μs，并且时间t2和时间t3之间的持续时间约为50μs。换句话说，在每个开关周期中，rf源保持打开(例如，工作)约10μs，并且然后保持关闭(例如，不工作)约50μs。上述打开时间和关闭时间的值只是非限制示例。此外，打开时间和关闭时间的其它持续时间也是可能的，并且完全旨在被包括在本公开的范围内。
在一些实施例中，为了实现层95选择性地沉积在源极/漏极区域80上，将pecvd工艺的等离子体的平均能量(例如，通过调整周期的打开时间和关闭时间)调节为高于用于在源极/漏极区域80上形成层95的第一活化能，但低于用于在例如第一ild90上形成层95的第二活化能。
现在参考图14，曲线150示出了在源极/漏极区域80的暴露表面上形成层95所需的能量，并且曲线140示出了在第一ild90的表面上形成层95所需的能量。例如，曲线150显示，需要活化能ea_1等于能级e2和e1之间的差(例如，ea_1＝e2-e1)来破坏例如源极/漏极区域80(例如，si)的暴露表面处的si-si键合，并且允许层95的金属组分(例如，ti)与源极/漏极区域80的暴露表面形成键(例如，ti-si键)。因此，在一些实施例中，活化能ea_1代表si-si键离解能(例如，约310kj/mol)。类似地，曲线140显示，需要活化能ea_2等于能级e3和e1之间的差(例如，ea_2＝e3-e1)来破坏例如第一ild90的表面处的si-n键，并且允许层95的金属组分(例如，ti)与第一ild90的表面形成键。因此，在一些实施例中，活化能ea_2代表si-n键离解能(例如，约437kj/mol)。由于ea_2大于ea_1，如果pecvd工艺的等离子体所提供的能量介于ea_1和ea_2之间，则可实现层95的选择性沉积。换句话说，如果pecvd工艺的等离子体所提供的能量大于活化能ea_1但小于活化能ea_2，则在源极/漏极区域80上而不在第一ild90上形成层95。图14进一步示出了所示沉积工艺的吉布斯自由能δg。在图14的示例中，吉布斯自由能δg大于零，这表明需要能量来启动反应(例如，δg＞0)。
如上所述，调整所公开的pecvd工艺的工艺条件以实现层95的选择性沉积。除了调节rf源的每个周期中的打开时间和关闭时间外，其他工艺条件(例如h2的流速与ticl4的流速之比(也可称为流速比，以便于讨论))也被控制在目标范围内，以实现层95的选择性沉积。为了示出工艺条件对于层95的选择性沉积的重要性，图15显示了不同工艺条件下pecvd沉积工艺的选择性。在图15中，y轴示出了沉积工艺的选择性，该选择性可被计算为源极/漏极区域80上沉积层(例如tisi)的厚度与第一ild90上沉积层的厚度之间的比率。x轴表明对于不同实验数据组，在源极/漏极区域80上形成的沉积层(如tisi)的厚度。图15中绘制了四种不同工艺条件组合的实验数据(即有rf源脉冲的低流速比、无rf源脉冲的低流速比、有rf源脉冲的高流速比和无rf源脉冲的高流速比)，其中有脉冲的rf源表示rf源在pecvd期间交替地打开和关闭(见例如图13a-13c)，低流速比指的是h2和ticl4之间小于2的流速比，并且高流速比指的是h2和ticl4之间大于2的流速比。对于区域203内的数据，选择性值被显示在图15左侧的y轴上。对于区域201内的数据，选择性值被显示在图15右侧的y轴上。
从图15可以看出，当h2的流速与ticl4的流速之比大于2(例如，高流速比)时，无论rf源是否是脉冲的(交替地打开和关闭)，沉积工艺的选择性都是低的(例如，值在1左右)。换句话说，在所示实施例中，低流速比(例如，h2的流速与ticl4的流速之比小于2)是选择性地将tisi沉积在源极/漏极区域80上的必要条件。此外，图15显示，低流速比的条件不足以选择性地将tisi沉积在源极/漏极区域80上，如对于“无rf源脉冲的低流速比”(在图15中被标记为“低h2/ticl4(无脉冲)”)的工艺条件的低选择性所示。换句话说，在所示实施例中，仅当低流速比作为工艺条件与rf源脉冲组合时，才可以选择性地将tisi沉积在源极/漏极区域80上。
返回参考图11，用于在源极/漏极区域80上形成层95的第一活化能小于用于在第一ild90上形成层95的第二活化能，并且因此，通过将pecvd工艺的等离子体的平均能量控制为高于第一活化能但低于第二活化能，金属(例如，由前体之间的化学反应形成的ti)可以与源极/漏极区域80形成键以形成层95，但不能与第一ild90形成键。因此，层95(例如，tisi)形成在源极/漏极区域80上，但不形成在第一ild90上。类似地，通过将pecvd工艺的等离子体的平均能量控制为高于第一活化能但低于在第二ild92和金属栅结构97上形成层95所需的活化能，层95(例如，tisi)形成在源极/漏极区域80上，但不形成在第二ild92或金属栅极结构97上。因此，设置在选择性形成层95的上(例如，最上)表面上方的第一ild90的侧壁基本上没有层95。
图12是图11的区域190的放大视图。图12显示，由于用于形成层95的公开的pecvd工艺，层95具有延伸到第一ild90的侧壁90s之外的端部95e(虚线圈内的部分)。换句话说，端部95e设置在第一ild90之下和cesl89的底部之下。这些端部95e增大硅化物区域的尺寸，从而改进了所形成的器件的电气性能(例如，低接触电阻)。
返回参考图11，在形成层95之后，可以执行可选的退火工艺以控制硅化物区域的相位。要注意的是，由于层95选择性地形成在源极/漏极区域80之上，第一ild90和第二ild92的侧壁基本上没有层95。因此，在形成层95之后，无需执行刻蚀工艺来从第一ild90和第二ild92的侧壁去除层95。由于刻蚀工艺(如果执行的话)可以氧化硅化物区域95并且可以消耗硅化物区域95(其通过增加接触电阻而降低器件的电气性能)，因此本公开通过消除执行这种刻蚀工艺的需要，避免了由刻蚀工艺引起的性能退化。此外，由于第一ild90的侧壁和第二ild92的侧壁基本上没有层95，所以在形成硅化物区域95之后，接触开口91的宽度w(在第二ild92的上表面所测量的)保持不变，从而使得在接触开口91中形成后续层更容易(见例如图17a中的101、103和105)。在其他情况下，如果第一ild90的侧壁和第二ild92的侧壁被层95覆盖，宽度w将减小，并且接触开口91的高宽比将增大，使得在较窄的接触开口91中形成后续层更加困难，并且空隙(例如，空位)可以在用导电材料填充接触开口91时形成。空隙以及接触开口91中较小体积的导电材料可以增加随后形成的源极/漏极接触部的电阻。相比之下，当前所公开的方法通过选择性地在源极/漏极区域80上形成层95，避免了上述问题。
接下来，在图16中，可选的阻挡层93形成在硅化物区域95之上，以保护硅化物区域95，例如不被进一步氧化。在说明性实施例中，通过执行氧化工艺或氮化工艺以自对准方式形成阻挡层93，以将硅化物区域95的上部(例如，图11中靠近硅化物区域95的上表面的部分)转化为氧化物或氮化物。例如，含氮等离子体和/或含氮气体可以被供应以与硅化物区域95接触，以形成硅化物区域95的氮化物(例如，93)，该氮化物可以是或包含硅化钛氮化物(tisin)。类似地，含氧等离子体和/或含氧气体可以被供应以与硅化物区域95接触，以形成硅化物区域95的氧化物(例如，93)，该氧化物可以是或包含硅化钛氧化物(tisio)。由于阻挡层93以自对准方式形成，所以不需要掩模层或刻蚀工艺来形成阻挡层93，形成阻挡层93的简单处理是本公开的另一个优点。在其他实施例中，不形成阻挡层93。为简单起见，随后的图不显示阻挡层93，要理解的是可以形成阻挡层93。
接下来，在图17a中，接触部102(例如，102a、102b，也可称为接触插塞)形成在接触开口91中。在所示实施例中，接触部102中每个包括阻挡层101、晶种层103和导电材料105，并且电耦合到下层导电特征(例如，替换栅极结构97或硅化物区域95)。与替换栅极结构97电耦合的接触部102a可以称为栅极接触部，并且与硅化物区域95电耦合的接触部102b可以称为源极/漏极接触部。阻挡层101、晶种层103和导电材料105的材料和形成方法可以分别与以上针对阻挡层96、晶种层98和替换栅极结构97的栅极电极99所讨论的那些相同或类似，因此细节不重复。在图17a中，为了说明的目的，所有接触部102都被示出在同一截面中。当然，这是示例而非进行限制。接触部102可以形成在不同的截面中。
图17b示出了图17a的finfet器件100，但是沿着截面b-b。图17b示出了位于鳍64a和64b中的每个之上的接触部102。接触部102电耦合到替换栅极结构97。接触部102的数量和位置仅用于说明目的，而不是进行限制，其他数量和其他位置也是可能的，并且完全旨在被包括在本公开的范围内。
图18a和18b示出了根据实施例的finfet器件100a的截面视图。finfet器件100a类似于finfet器件100，其中相同的附图标记指代通过相同或相似形成工艺形成的相同或相似组件，因此细节不重复。与finfet器件100相比，finfet器件100a在接触部102中没有阻挡层101，在这种情况下，导电材料105可以是不需要阻挡层来防止例如铜中毒的金属，例如钴、钨等。换句话说，晶种层103(如果形成的话)直接形成在第一ild90和第二ild92的侧壁上(例如，物理接触)。
对所公开实施例的变型是可能的，并且完全旨在被包括在本公开的范围内。例如，虽然使用在源极/漏极区域80之上选择性沉积tisi的示例讨论了层95的选择性沉积，但本文所公开的原理可用于层的选择性沉积，例如将层沉积在第一材料上而不是第二材料上。如果允许该层在第一材料上形成所需的第一活化能小于允许该层在第二材料上形成所需的第二活化能，则沉积工艺(例如，pecvd工艺)所提供的能量可以被控制为高于第一活化能，但小于第二活化能，从而实现对第一材料的选择性沉积。为了控制沉积工艺(例如，pecvd工艺)所提供的能量，可以周期性地打开和关闭pecvd工艺的rf源，如以上参考图13a-13c所述的，并且可以调整rf源的每个周期的打开时间和关闭时间，以达到目标能级。
图19示出了根据一些实施例的形成半导体器件的方法1000的流程图。应当理解，图19所示的实施例仅仅是许多可能的实施例方法的示例。本领域普通技术人员将认识到许多变型、替代物和修改。例如，可以添加、去除、替换、重新排列和重复如图19所示的各种步骤。
参考图19，在步骤1010，源极/漏极区域形成在栅极结构的相对侧上，其中栅极结构位于鳍之上，并且被第一电介质层围绕。在步骤1020，在第一电介质层中形成开口以暴露源极/漏极区域。在步骤1030，使用等离子体增强化学气相沉积(pecvd)工艺选择性地在源极/漏极区域上的开口中形成硅化物区域。在步骤1040，用导电材料填充开口。
在实施例中，形成半导体器件的方法包括：在栅极结构的相对侧上形成源极/漏极区域，其中栅极结构位于鳍之上并被第一电介质层围绕；在第一电介质层中形成开口以暴露源极/漏极区域；使用等离子体增强化学气相沉积(pecvd)工艺在源极/漏极区域上的开口中选择性地形成硅化物区域；以及用导电材料填充开孔。在实施例中，所述方法还包括在填充开口之前，在所述开口中形成阻挡层，其中阻挡层内衬第一电介质层的由开口暴露的侧壁并且内衬硅化物区域的顶表面。在实施例中，pecvd工艺使用用于生成等离子体的rf源，其中在pecvd工艺期间交替地打开和关闭rf源。在实施例中，pecvd工艺中等离子体的平均能量高于用于在源极/漏极区域上形成硅化物区域的第一活化能，并低于用于在第一电介质层上形成硅化物区域的第二活化能。在实施例中，在pecvd工艺的每个周期中，rf源在第一持续时间内打开并在第二持续时间内关闭，其中该方法还包括通过调节第一持续时间和第二持续时间来调节等离子体的平均能量。在实施例中，硅化物区域包含硅化钛，并且使用包含氢和四氯化钛的气体源来执行pecvd工艺。在实施例中，氢的流速与四氯化钛的流速之比小于约2。在实施例中，rf源的功率在约100w和约500w之间。在实施例中，rf源的频率在约1khz和约10khz之间，并且pecvd工艺的压力在约1托和约10托之间。在实施例中，该方法还包括在填充开口之前，在硅化物区域之上形成自对准阻挡层。在实施例中，形成自对准阻挡层包括向硅化物区域的表面供应包含氮的气体或供应包含氮的等离子体。在实施例中，形成自对准阻挡层包括向硅化物区域的表面供应包含氧的气体或供应包含氧的等离子体。
在实施例中，形成半导体器件的方法包括：确定用于在半导体结构的第一材料上形成第三材料的第一活化能；确定用于在半导体结构的第二材料上形成第三材料的第二活化能，第二活化能高于第一活化能；以及通过执行等离子体增强化学气相沉积(pecvd)工艺选择性地将第三材料沉积在第一材料上，其中pecvd工艺的等离子体的平均能量高于第一活化能且小于第二活化能。在实施例中，在选择性地沉积第三材料后，第一材料被第三材料覆盖，并且第二材料被第三材料暴露。在实施例中，使用rf源生成pecvd工艺的等离子体，其中rf源在pecvd工艺期间交替地打开和关闭。在实施例中，该方法还包括通过调节第一持续时间(在此期间打开rf源)和调节第二持续时间(在此期间关闭rf源)来调节pecvd工艺的等离子体的平均能量。
在实施例中，形成半导体器件的方法包括：在鳍之上形成虚设栅极结构，虚设栅极结构被第一电介质层围绕，第一电介质层覆盖设置在虚设栅极结构的相对侧上的源极/漏极区域；用金属栅极结构替换虚设栅极结构；在第一电介质层中形成开口以暴露源极/漏极区域；通过执行等离子体增强化学气相沉积(pecvd)工艺在源极/漏极区域上的开口底部处选择性地形成硅化物材料，其中用于pecvd工艺的rf源在pecvd工艺期间周期性地打开和关闭；以及用导电材料填充开口。在实施例中，该方法还包括通过在pecvd工艺的周期中调节打开时间和关闭时间来调节pecvd工艺的等离子体的平均能量，其中打开时间是pecvd工艺的周期的第一持续时间(在此期间打开rf源)，并且关闭时间是pecvd工艺的周期的第二持续时间(在此期间关闭rf源)。在实施例中，硅化物材料为硅化钛，并且使用包含氢和四氯化钛的气体来执行pecvd工艺，其中氢的流速与四氯化钛的流速之比小于约2。在实施例中，该方法还包括在填充开口之前，通过向硅化物材料供应含氮气体或含氮等离子体在硅化物材料之上形成自对准阻挡层。
实施例可以实现优点。例如，所公开的方法允许在源极/漏极区域80之上选择性地沉积金属层，以准备形成硅化物区域。由于金属层选择性地沉积在开口(例如，源极/漏极接触开口)的底部处的源极/漏极区域80之上，所以开口的高宽比不会减小，这减少或避免了在接触插塞中形成空隙的可能性。所公开的方法还消除了用于在形成硅化物区域后去除未反应金属层的刻蚀工艺，这避免了诸如硅化物区域的氧化和硅化物区域的消耗之类的问题。因此，改进了所形成的器件的电气性能。此外，通过调节pecvd工具的rf源的周期的打开时间和关闭时间，可以很容易地将pecvd工艺的等离子体的平均能量调节到目标能级，这可以有助于选择性沉积工艺。
以上概述了若干实施例的特征，以便本领域技术人员能够更好地理解本公开的各方面。本领域技术人员应当理解，他们可以容易地将本公开作为设计或修改其他工艺和结构以实行相同目的和/或实现本文介绍的实施例的相同优势的基础。本领域技术人员还应认识到，这样的等效结构不会脱离本公开的精神和范围，并且可以在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替换和变更。
示例1.一种形成半导体器件的方法，所述方法包括：在栅极结构的相对侧上形成源极/漏极区域，其中，所述栅极结构位于鳍之上并且被第一电介质层围绕；在所述第一电介质层中形成开口以暴露所述源极/漏极区域；使用等离子体增强化学气相沉积pecvd工艺选择性地在所述源极/漏极区域上的所述开口中形成硅化物区域；以及用导电材料填充所述开口。
示例2.根据示例1所述的方法，还包括：在填充所述开口之前，在所述开口中形成阻挡层，其中，所述阻挡层内衬所述第一电介质层的由所述开口暴露的侧壁并且内衬所述硅化物区域的顶表面。
示例3.根据示例1所述的方法，其中，所述pecvd工艺使用用于生成等离子体的rf源，其中，所述rf源在所述pecvd工艺期间被交替地打开和关闭。
示例4.根据示例3所述的方法，其中，所述pecvd工艺中所述等离子体的平均能量高于用于在所述源极/漏极区域上形成所述硅化物区域的第一活化能，并且低于用于在所述第一电介质层上形成所述硅化物区域的第二活化能。
示例5.根据示例4所述的方法，其中，在所述pecvd工艺的每个周期中，所述rf源在第一持续时间内打开并且在第二持续时间内关闭，其中，所述方法还包括通过调节所述第一持续时间和所述第二持续时间来调节所述等离子体的平均能量。
示例6.根据示例3所述的方法，其中，所述硅化物区域包含硅化钛，并且使用包含氢和四氯化钛的气体源来执行所述pecvd工艺。
示例7.根据示例6所述的方法，其中，氢的流速与四氯化钛的流速之比小于约2。
示例8.根据示例7所述的方法，其中，所述rf源的功率在约100w和约500w之间。
示例9.根据示例8所述的方法，其中，所述rf源的频率在约1khz和约10khz之间，并且所述pecvd工艺的压力在约1托和约10托之间。
示例10.根据示例1所述的方法，还包括：在填充所述开口之前，在所述硅化物区域之上形成自对准阻挡层。
示例11.根据示例10所述的方法，其中，形成所述自对准阻挡层包括向所述硅化物区域的表面供应包含氮的气体或供应包含氮的等离子体。
示例12.根据示例10所述的方法，其中，形成所述自对准阻挡层包括向所述硅化物区域的表面供应包含氧的气体或供应包含氧的等离子体。
示例13.一种形成半导体器件的方法，所述方法包括：确定用于在半导体结构的第一材料上形成第三材料的第一活化能；确定用于在所述半导体结构的第二材料上形成所述第三材料的第二活化能，所述第二活化能高于所述第一活化能；通过执行等离子体增强化学气相沉积pecvd工艺选择性在所述第一材料上沉积所述第三材料，其中，所述pecvd工艺的等离子体的平均能量高于所述第一活化能且小于所述第二活化能。
示例14.根据示例13所述的方法，其中，在选择性地沉积所述第三材料之后，所述第一材料被所述第三材料覆盖，并且所述第二材料被所述第三材料暴露。
示例15.根据示例13所述的方法，其中，所述pecvd工艺的所述等离子体是使用rf源生成的，其中，所述rf源在所述pecvd工艺期间被交替地打开和关闭。
示例16.根据示例15所述的方法，还包括：通过调节第一持续时间和调节第二持续时间来调节所述pecvd工艺的等离子体的平均能量，其中，在所述第一持续时间期间打开所述rf源，并且在所述第二持续时间期间关闭所述rf源。
示例17.一种形成半导体器件的方法，所述方法包括：在鳍之上形成虚设栅极结构，所述虚设栅极结构被第一电介质层围绕，所述第一电介质层覆盖设置在所述虚设栅极结构的相对侧上的源极/漏极区域；用金属栅极结构替换所述虚设栅极结构；在所述第一电介质层中形成开口以暴露源极/漏极区域；通过执行等离子体增强化学气相沉积pecvd工艺，在所述源极/漏极区域上的所述开口的底部处选择性地形成硅化物材料，其中，用于所述pecvd工艺的rf源在所述pecvd工艺期间被周期性地打开和关闭；以及用导电材料填充所述开口。
示例18.根据示例17所述的方法，还包括：通过在所述pecvd工艺的周期中调节打开时间和关闭时间来调节所述pecvd工艺的等离子体的平均能量，其中，所述打开时间是所述pecvd工艺的周期的第一持续时间，并且所述关闭时间是所述pecvd工艺的周期的第二持续时间，其中，在所述第一持续时间期间打开所述rf源，并且在所述第二持续时间期间关闭所述rf源。
示例19.根据示例17所述的方法，其中，所述硅化物材料是硅化钛，并且使用包含氢和四氯化钛的气体来执行所述pecvd工艺，其中，氢的流速与四氯化钛的流速之比小于约2。
示例20.根据示例19所述的方法，还包括：在填充所述开口之前，通过向所述硅化物材料供应含氮气体或含氮等离子体来在所述硅化物材料之上形成自对准阻挡层。
1.一种形成半导体器件的方法，所述方法包括：
在栅极结构的相对侧上形成源极/漏极区域，其中，所述栅极结构位于鳍之上并且被第一电介质层围绕；
在所述第一电介质层中形成开口以暴露所述源极/漏极区域；
使用等离子体增强化学气相沉积pecvd工艺选择性地在所述源极/漏极区域上的所述开口中形成硅化物区域；以及
用导电材料填充所述开口。
2.根据权利要求1所述的方法，还包括：在填充所述开口之前，在所述开口中形成阻挡层，其中，所述阻挡层内衬所述第一电介质层的由所述开口暴露的侧壁并且内衬所述硅化物区域的顶表面。
3.根据权利要求1所述的方法，其中，所述pecvd工艺使用用于生成等离子体的rf源，其中，所述rf源在所述pecvd工艺期间被交替地打开和关闭。
4.根据权利要求3所述的方法，其中，所述pecvd工艺中所述等离子体的平均能量高于用于在所述源极/漏极区域上形成所述硅化物区域的第一活化能，并且低于用于在所述第一电介质层上形成所述硅化物区域的第二活化能。
5.根据权利要求4所述的方法，其中，在所述pecvd工艺的每个周期中，所述rf源在第一持续时间内打开并且在第二持续时间内关闭，其中，所述方法还包括通过调节所述第一持续时间和所述第二持续时间来调节所述等离子体的平均能量。
6.根据权利要求3所述的方法，其中，所述硅化物区域包含硅化钛，并且使用包含氢和四氯化钛的气体源来执行所述pecvd工艺。
7.根据权利要求6所述的方法，其中，氢的流速与四氯化钛的流速之比小于2。
8.根据权利要求7所述的方法，其中，所述rf源的功率在100w和500w之间。
9.一种形成半导体器件的方法，所述方法包括：
确定用于在半导体结构的第一材料上形成第三材料的第一活化能；
确定用于在所述半导体结构的第二材料上形成所述第三材料的第二活化能，所述第二活化能高于所述第一活化能；以及
通过执行等离子体增强化学气相沉积pecvd工艺选择性在所述第一材料上沉积所述第三材料，其中，所述pecvd工艺的等离子体的平均能量高于所述第一活化能且小于所述第二活化能。
10.一种形成半导体器件的方法，所述方法包括：
在鳍之上形成虚设栅极结构，所述虚设栅极结构被第一电介质层围绕，所述第一电介质层覆盖设置在所述虚设栅极结构的相对侧上的源极/漏极区域；
用金属栅极结构替换所述虚设栅极结构；
在所述第一电介质层中形成开口以暴露源极/漏极区域；
通过执行等离子体增强化学气相沉积pecvd工艺，在所述源极/漏极区域上的所述开口的底部处选择性地形成硅化物材料，其中，用于所述pecvd工艺的rf源在所述pecvd工艺期间被周期性地打开和关闭；以及
用导电材料填充所述开口。
技术总结