本公开总体涉及鳍式场效应晶体管器件及其形成方法。
背景技术：
由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度持续提高，半导体工业经历了快速增长。在大部分情况下，集成密度的这种提高来自最小特征尺寸的重复减少，这允许将更多元件集成到给定区域中。
鳍式场效应晶体管(finfet)器件正变得普遍用于集成电路中。finfet器件具有三维结构，其包括从衬底突出的半导体鳍。被配置为控制finfet器件的导电沟道内的电荷载流子的流动的栅极结构环绕半导体鳍。例如，在三栅极finfet器件中，栅极结构环绕半导体鳍的三个侧面，从而在半导体鳍的三个侧面上形成导电沟道。
技术实现要素：
根据本公开的一个实施例，提供了一种形成半导体器件的方法，所述方法包括：形成在衬底上方突出的鳍；在所述鳍上方形成栅极结构；在所述鳍中并且与所述栅极结构相邻形成凹槽；执行湿法蚀刻工艺以清洁所述凹槽；利用等离子体工艺来处理所述凹槽；以及在所述等离子体工艺和所述湿法蚀刻工艺之后执行干法蚀刻工艺以清洁所述凹槽。
根据本公开的另一实施例，提供了一种形成半导体器件的方法，所述方法包括：在衬底上方形成栅极结构；在所述衬底中并且与所述栅极结构相邻形成凹槽；执行等离子体工艺以处理所述凹槽；执行湿法蚀刻工艺以清洁所述凹槽；执行干法蚀刻工艺以清洁所述凹槽；以及在所述凹槽中形成外延源极/漏极区域。
根据本公开的又一实施例，提供了一种形成半导体器件的方法，所述方法包括：在半导体鳍上方形成栅极结构；移除所述半导体鳍的位于所述栅极结构旁边的部分以形成凹槽；使用等离子体工艺来处理所述半导体鳍的由所述凹槽暴露的表面区域，其中，所述等离子体工艺通过移除所述半导体鳍的由所述凹槽暴露的部分来扩展所述凹槽的尺寸，其中，沿着所述半导体鳍的纵向方向测量的所述凹槽的宽度被扩展超过所述凹槽的深度；执行湿法蚀刻工艺以清洁所述凹槽；执行干法蚀刻工艺以清洁所述凹槽；以及在所述凹槽中外延生长源极/漏极区域。
附图说明
当结合附图阅读时，从以下详细描述中可以最好地理解本公开的各方面。应注意，根据工业中的标准实践，各种特征未按比例绘制。实际上，为了清楚讨论，可以任意增加或减小各种特征的尺寸。
图1示出了根据一些实施例的鳍式场效应晶体管(finfet)器件的透视图。
图2-8、9a-9c、10、11、12a和12b示出了根据实施例的各个制造阶段的finfet器件的各个截面图。
图13示出了根据一些实施例的形成半导体器件的方法的流程图。
具体实施方式
以下公开内容提供了用于实现本发明的不同特征的许多不同实施例或示例。以下描述组件和布置的具体示例以简化本公开。当然，这些仅仅是示例，而不是限制性的。例如，在以下描述中在第二特征上方或之上形成第一特征可以包括其中第一和第二特征以直接接触被形成的实施例，并且还可以包括其中可以在第一和第二特征之间形成附加特征，使得第一和第二特征可能不直接接触的实施例。
此外，本文可以使用空间相对术语(例如，“下”、“之下”、“下方”、“之上”、“上方”等)以便于描述，以描述一个元件或特征与如图所示的另一个(或多个)元件或特征的关系。除了图中所示的取向之外，空间相对术语旨在包括使用或操作中的设备的不同取向。装置可以以其他方式来定向(旋转90度或在其他取向上)，并且同样可以相应地解释本文所使用的空间相对描述符。
在形成finfet器件的背景下讨论本公开的实施例，并且具体地，在清洁所制备的finfet器件的鳍中的凹槽以在凹槽中形成源极/漏极区域的背景下讨论本公开的实施例。尽管使用finfet器件作为示例讨论了所公开的实施例，但所公开的方法还可以用于其他类型的器件，例如，平面器件。
在一些实施例中，用于清洁半导体材料的表面的清洁方法包括顺序执行的三个清洁步骤。在实施例中，该三个清洁步骤包括顺序执行的等离子体清洁步骤、湿法蚀刻步骤和干法蚀刻步骤。在另一实施例中，该三个清洁步骤包括顺序执行的湿法蚀刻步骤、等离子体清洁步骤和干法蚀刻步骤。湿蚀刻步骤和干法蚀刻步骤可以移除半导体材料的表面处的氧化物层，而等离子体清洁步骤可以移除设置在氧化物层和半导体材料之间的诸如碳、氟化物和氧之类的杂质。在一些实施例中，通过利用氢自由基和原子氢(例如，h2气体)处理半导体材料的表面来执行等离子体清洁步骤。在一些实施例中，三步骤清洁方法用于清洁所制备的finfet器件的鳍中的凹槽以外延生长源极/漏极区域，在这种情况下，等离子体清洁步骤不仅用作清洁工艺以除去杂质，并且还移除半导体材料的部分以调整凹槽的轮廓(例如，宽度、深度)。在一些实施例中，通过调节等离子体清洁步骤的压力，调节等离子体清洁步骤的横向蚀刻速率和垂直蚀刻速率之间的比率，这允许精细调整凹槽的轮廓。结果，可以微调漏极感应势垒降低(dibl)，并且可以调节(例如，降低)器件的沟道电阻rch和接触电阻rsd。
图1以透视图示出了finfet30的示例。finfet30包括衬底50和在衬底50上方突出的鳍64。在鳍64的相对侧上形成隔离区域62，并且鳍64在隔离区域62上方突出。栅极电介质66沿着鳍64的侧壁并且在鳍64的顶表面上方，并且栅极电极68在栅极电介质66上方。源极/漏极区域80在鳍64中并且在栅极电介质66和栅极电极68的相对侧上。图1进一步示出了在后面的图中使用的参考横截面。横截面b-b沿着finfet30的栅极电极68的纵向轴线延伸。横截面a-a垂直于横截面b-b并且沿着鳍64的纵向轴线，并且在例如源极/漏极区域80之间的电流流动的方向上。截面c-c平行于截面b-b并且跨源极/漏极区域80。为清楚起见，后续附图参考这些参考截面。
图2-8、9a-9c、10、11、12a和12b是根据一些实施例的各个制造阶段的finfet器件100的截面图。finfet器件100类似于图1中的finfet30，但具有多个鳍和多个栅极结构。图2-5示出了沿横截面b-b的finfet器件100的截面图。图6-8、9a、10、11和12a示出了沿横截面a-a的finfet器件100的截面图。图9b和9c示出了沿横截面c-c的finfet器件100的实施例截面图。图12b示出了沿横截面b-b的finfet器件100的截面图。
图2示出了衬底50的截面图。衬底50可以是半导体衬底，例如，体半导体、绝缘体上半导体(soi)衬底等，其可以是掺杂的(例如，使用p型或n型掺杂剂)或未掺杂的。衬底50可以是晶圆，例如，硅晶圆。通常，soi衬底包括在绝缘体层上形成的半导体材料层。绝缘体层可以是例如掩埋氧化物(box)层、氧化硅层等。绝缘体层设置在衬底上，衬底通常是硅或玻璃衬底。也可以使用其他衬底，例如，多层或梯度衬底。在一些实施例中，衬底50的半导体材料可包括硅；锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp；或其组合。
参考图3，使用例如光刻和蚀刻技术图对2中所示的衬底50进行案化图。例如，在衬底50上方形成掩模层，例如，衬垫氧化物层52和覆盖衬垫氮化物层56。衬垫氧化物层52可以是例如使用热氧化工艺形成的包括氧化硅的薄膜。衬垫氧化物层52可以用作衬底50和覆盖衬垫氮化物层56之间的粘附层。在一些实施例中，衬垫氮化物层56由氮化硅、氮氧化硅、碳化硅、碳氮化硅等、或其组合形成，并且可以使用低压化学气相沉积(lpcvd)或等离子体增强化学气相沉积(pecvd)形成，作为示例。
可以使用光刻技术将掩模层图案化。通常，光刻技术利用光致抗蚀剂材料(未示出)，其被沉积、照射(曝光)并显影以移除一部分光致抗蚀剂材料。剩余的光致抗蚀剂材料保护下面的材料(例如，本例中的掩模层)免受后续工艺步骤，例如，蚀刻。在该示例中，光致抗蚀剂材料被用于图案化衬垫氧化物层52和衬垫氮化物层56以形成图案化掩模58，如图3所示。
随后使用图案化掩模58来图案化衬底50的暴露部分以形成沟槽61，从而在相邻的沟槽61之间限定半导体鳍64(例如，64a和64b)，如图3所示。在一些实施例中，通过使用例如反应离子蚀刻(rie)、中性束蚀刻(nbe)等或其组合在衬底50中蚀刻沟槽来形成半导体鳍64。蚀刻工艺可以是各向异性的。在一些实施例中，沟槽61可以是彼此平行的条带(从顶部看)，并且相对于彼此紧密间隔。在一些实施例中，沟槽61可以是连续的并围绕半导体鳍64。半导体鳍64在下文中也可以称为鳍64。
可以通过任何合适的方法图案化鳍64。例如，可以使用一个或多个光刻工艺来图案化鳍64，包括双图案化或多图案化工艺。通常，双图案化或多图案化工艺组合光刻和自对准工艺，允许创建具有例如比使用单个直接光刻工艺可获得的间距更小的间距的图案。例如，在一个实施例中，在衬底上方形成牺牲层并使用光刻工艺进行图案化。使用自对准工艺在图案化牺牲层旁边形成间隔件。然后移除牺牲层，并然后可以使用剩余的间隔件或心轴来图案化鳍。
图4示出了在相邻的半导体鳍64之间形成绝缘材料以形成隔离区域62。绝缘材料可以是氧化物(例如，氧化硅)、氮化物等、或其组合，并且可以通过高密度等离子体化学气相沉积(hdp-cvd)、可流动cvd(fcvd)(例如，远程等离子体系统中的基于cvd的材料沉积以及后固化以使其转化为另一材料，例如，氧化物))等、或其组合来形成。可以使用其他绝缘材料和/或其他形成工艺。在所示实施例中，绝缘材料是通过fcvd工艺形成的氧化硅。一旦形成绝缘材料，则可以执行退火工艺。诸如化学机械抛光(cmp)之类的平坦化工艺可以移除任何多余的绝缘材料，并形成共面的隔离区域62的顶表面和半导体鳍64的顶表面(未示出)。还可以通过平坦化工艺移除图案化掩模58(参见图3)。
在一些实施例中，隔离区域62包括在隔离区域62与衬底50/半导体鳍64之间的界面处的衬垫，例如，衬垫氧化物(未示出)。在一些实施例中，形成衬垫氧化物以减少衬底50和隔离区域62之间的界面处的晶体缺陷。类似地，衬垫氧化物还可以用于减少半导体鳍64和隔离区域62之间的界面处的晶体缺陷。衬垫氧化物(例如，氧化硅)可以是通过衬底50的表面层的热氧化形成的热氧化物，但也可以使用其他合适的方法来形成衬垫氧化物。
接下来，凹陷隔离区域62以形成浅沟槽隔离(sti)区域62。隔离区域62被凹陷，使得半导体鳍64的上部从相邻的sti区域62之间突出。sti区域62的顶表面可以具有平坦表面(如图所示)、凸起表面、凹入表面(例如，凹槽)或其组合。通过适当的蚀刻，sti区域62的顶表面可以形成为平坦的、凸出的和/或凹入的。隔离区域62可以使用可接受的蚀刻工艺来进行凹陷，例如，对隔离区域62的材料具有选择性的蚀刻工艺。例如，可以执行干法蚀刻或使用稀氢氟酸(dhf)酸的湿法蚀刻来凹陷隔离区域62。
图2至图4示出了形成鳍64的实施例，但可以以各种不同的工艺形成鳍。例如，衬底50的顶部可以用合适的材料代替，例如，适合于要形成的预期类型(例如，n型或p型)半导体器件的外延材料。此后，将顶部具有外延材料的衬底50图案化以形成包括外延材料的半导体鳍64。
作为另一示例，可以在衬底的顶表面上方形成电介质层；可以通过电介质层蚀刻沟槽；可以在沟槽中外延生长同质外延结构；并且可以凹陷电介质层，使得同质外延结构从电介质层突出以形成鳍。
在又一示例中，可以在衬底的顶表面上方形成电介质层；可以通过电介质层蚀刻沟槽；可以使用与衬底不同的材料在沟槽中外延生长异质外延结构；并且可以凹陷电介质层，使得异质外延结构从电介质层突出以形成鳍。
在生长(一种或多种)外延材料或外延结构(例如，异质外延结构或同质外延结构)的实施例中，所生长的(一种或多种)材料或结构可在生长期间进行原位掺杂，这可以避免之前和之后的注入，但原位掺杂和注入掺杂可以一起使用。此外，在nmos区域中外延生长与pmos区域中的材料不同的材料可能是有利的。在各种实施例中，鳍64可包括硅锗(sixge1-x，其中，x可以在0和1之间)、碳化硅、纯或基本上纯的锗、iii-v化合物半导体、ii-vi化合物半导体等。例如，用于形成iii-v化合物半导体的可用材料包括但不限于inas、alas、gaas、inp、gan、ingaas、inalas、gasb、alsb、alp、gap等。
图5示出了在半导体鳍64上方形成虚设栅极结构75。在一些实施例中，虚设栅极结构75包括栅极电介质66和栅极电极68。可以在虚设栅极结构75上方形成掩模70。为了形成虚设栅极结构75，在半导体鳍64上形成电介质层。电介质层可以是例如氧化硅、氮化硅、其多个层等，并且可以进行沉积或热生长。
在电介质层上方形成栅极层，并在栅极层上方形成掩模层。栅极层可以被沉积在电介质层上方，并然后例如通过cmp进行平坦化。掩模层可以被沉积在栅极层上方。栅极层可以由例如多晶硅形成，但也可以使用其他材料。掩模层可以由例如氮化硅等形成。
在形成层(例如，电介质层、栅极层和掩模层)之后，可以使用可接受的光刻和蚀刻技术将掩模层图案化以形成掩模70。然后掩模70的图案可以通过可接受的蚀刻技术被转移到栅极层和电介质层，以分别形成栅极电极68和栅极电介质66。栅极电极68和栅极电介质66覆盖半导体鳍64的各个沟道区域。栅极电极68还可以具有基本垂直于各个半导体鳍64的长度方向的长度方向。
在图5的示例中，栅极电介质66被示出为形成在鳍64上方(例如，鳍64的顶表面和侧壁上方)和sti区域62上方。在其他实施例中，栅极电介质66可以通过例如鳍64的材料的热氧化来形成，并且因此，栅极电介质66可以形成在鳍64上方但不在sti区域62上方。这些和其他变化完全旨在包括在本公开的范围内。
图6-8、9a、10、11和12a示出了沿着横截面a-a(沿着鳍64的纵向轴线)的finfet器件100的进一步工艺的截面图。注意，在图6-8、9a和10中，在鳍64上方形成了三个虚设栅极结构75(例如，75a、75b和75c)。本领域技术人员将理解，可以在鳍64上方形成多于或少于三个栅极结构，这些和其他变化完全旨在包括在本公开的范围内。
如图6所示，在鳍64中形成轻微掺杂漏极(ldd)区域65。可以通过等离子体掺杂工艺来形成ldd区域65。等离子体掺杂工艺可以包括形成并图案化掩模(例如，光致抗蚀剂)以覆盖要保护免受等离子体掺杂工艺的finfet区域。等离子体掺杂工艺可以在鳍64中注入n型或p型杂质以形成ldd区域65。例如，可以在鳍64中注入诸如硼之类的p型杂质以形成ldd区域65以用于p型器件。作为另一示例，可以在鳍64中注入诸如磷之类的n型杂质以形成ldd区域65以用于n型器件。在一些实施例中，ldd区域65邻接finfet器件100的沟道区域。ldd区域65的部分可以在栅极电极68下方延伸并进入finfet器件100的沟道区域。图6示出了ldd区域65的非限制性示例。ldd区域65的其他配置、形状和形成方法也是可能的，并且完全旨在包括在本公开的范围内。例如，可以在形成栅极间隔件87之后形成ldd区域65。在一些实施例中，省略了ldd区域65。为简单起见，在随后的附图中未示出ldd区域65，应理解，ldd区域65可以被形成在鳍64中。
仍参考图6，在形成ldd区域65之后，在虚设栅极结构75周围形成栅极间隔件87。栅极间隔件87可以包括第一栅极间隔件72和第二栅极间隔件86。例如，第一栅极间隔件72可以是栅极密封间隔件，并且被形成在栅极电极68的相对侧壁上和栅极电介质66的相对侧壁上。第二栅极间隔件86被形成在第一栅极间隔件72上。第一栅极间隔件72可以由氮化物形成，例如，氮化硅、氮氧化硅、碳化硅、碳氮化硅等、或它们的组合，并且可以使用例如热氧化、cvd或其他合适的沉积工艺形成。第二栅极间隔件86可以使用合适的沉积方法由氮化硅、碳氮化硅、它们的组合等来形成。
在实施例中，通过首先在finfet器件100上方共形地沉积第一栅极间隔件层，并然后在所沉积的第一栅极间隔件层上方共形地沉积第二栅极间隔件层来形成栅极间隔件87。接下来，执行各向异性蚀刻工艺，例如，干法蚀刻工艺，以移除设置在finfet器件100的上表面(例如，掩模70的上表面)上的第二栅极间隔件层的第一部分，同时保持沿栅极结构的侧壁设置的第二栅极间隔件层的第二部分。在各向异性蚀刻工艺之后剩余的第二栅极间隔件层的第二部分形成第二栅极间隔件86。各向异性蚀刻工艺还移除设置在第二栅极间隔件86的侧壁外部的第一栅极间隔件层的一部分，并且第一栅极间隔件层的剩余部分形成第一栅极间隔件72。
如图6中所示的栅极间隔件87的形状和形成方法仅是非限制性示例，并且其他形状和形成方法是可能的。这些和其他变化完全旨在包括在本公开的范围内。
接下来，如图7所示，与虚设栅极结构75相邻的在鳍64中形成凹槽88，例如，在相邻的虚设栅极结构75之间和/或紧邻虚设栅极结构75。在一些实施例中，通过例如使用虚设栅极结构75和栅极间隔件87作为蚀刻掩模的各向异性蚀刻工艺来形成凹槽88，但还可以使用任何其他合适的蚀刻工艺。凹槽88暴露鳍64的侧壁64s和下表面64l，并且因此，侧壁64s和下表面64l也可以称为由凹槽88暴露的鳍64的表面。凹槽88具有深度d，其在鳍64的上表面64u和鳍64的下表面64l(例如，在凹槽88的底部)之间进行测量。图7进一步示出了在凹槽88的相对侧上的侧壁64s之间的凹槽88的宽度w(例如，沿平行于鳍64的上表面64u的方向测量)，以及侧壁64s与栅极电极68的相应侧壁68s之间的距离a。
形成凹槽88的蚀刻工艺可能在由凹槽88暴露的鳍64的表面区域中留下诸如氧(o)、碳(c)、氯(cl)、氟化物(f)等之类的杂质。杂质可能在由凹槽88暴露的表面(例如，64s、64l)处于与鳍64的材料(例如，si或sige)键合，形成包含杂质的薄层。另外，可以在包含杂质的薄层上方形成氧化物层(例如，氧化硅层)，该氧化物层可以通过暴露于环境中的氧，和/或通过先前的蚀刻工艺来形成。如果不移除氧化物层和杂质，则可能在后续工艺中不利地影响在源极/漏极区域80(见图9a)中形成凹槽88，并且可能降低所形成的器件的性能。
接下来，在图8中，在凹槽88中形成源极/漏极区域80之前清洁凹槽88。换句话说，清洁由凹槽88暴露的鳍64的表面(64s、64l)，以在形成源极/漏极区域80之前移除氧化物层和杂质。然而，用于清洁凹槽88的现有清洁方法(例如，干法蚀刻、湿法蚀刻)被设计用于移除氧化物，并且可能无法有效地移除杂质。本公开示出了用于清洁凹槽88以有效移除氧化物层和杂质的各种实施例清洁方法。
根据实施例，用于清洁凹槽88的清洁方法包括三个清洁步骤。具体地，作为第一清洁步骤来执行湿法蚀刻工艺。接下来，作为第二清洁步骤来执行等离子体工艺(也称为等离子体清洁工艺，或等离子体清洁步骤)，然后作为第三清洁步骤来执行干法蚀刻工艺。以下讨论湿法蚀刻、等离子体工艺和干法蚀刻的细节。
在一些实施例中，使用合适的蚀刻剂(例如，稀释氢氟酸(dhf)或包含二离子水和臭氧(dio3)的溶液)来执行湿法蚀刻工艺。在一些实施例中，湿法蚀刻工艺移除了鳍64的表面区域处的氧化物。然而，尽管湿法蚀刻工艺被用于移除氧化物，但其本身氧化鳍64的表面(例如，64s、64l)并在鳍64的表面上方形成薄氧化物层。
接下来，执行等离子体工艺以处理凹槽88来移除由凹槽88暴露的鳍64的表面区域处的杂质。在代表性实施例中，使用包含氢(h2)的气体源来执行等离子体工艺。此外，气体源包括氩(ar)、氦(he)、或氩和氦的混合物。换句话说，气源可以是氢和氩的混合物、氢和氦的混合物、或氢、氩和氦的混合物。通过等离子体生成源将气体源激活成等离子体，例如，变压器耦合等离子体生成器、电感耦合等离子体系统、磁增强反应离子蚀刻系统、电子回旋共振系统、远程等离子体生成器等。氩和/或氦可以通过与氢气碰撞以生成氢离子而在活化工艺期间用作点火气体。
在一些实施例中，等离子体生成源将气体源中的部分氢气激活成等离子体，而气体源中的部分氢气保持为原子氢(例如，h2气体)。在一些实施例中，在等离子体生成源中使用过滤机构来过滤掉带电的(例如，带正电或带负电的)氢离子，同时允许通过不带电(例如，电中性)的氢自由基(也称为h*自由基)。在一些实施例中，氢自由基与原子氢(h2气体)一起被送去与鳍64的表面(例如，64s、64l)接触并用于处理凹槽88。
在一些实施例中，氢自由基很小，因此能够穿透鳍64的表面区域处的氧化物层以与氧化物层下方的杂质反应。例如，氢自由基可以破坏鳍64的材料(例如，si、sige或sic)和杂质(例如，o、c、cl、f)之间的键(例如，si-si、si-c、si-o、si-cl、si-f)，并且杂质然后可以与氢自由基反应以形成可以从finfet器件100所在的室(例如，清洁室)中移除的挥发性产物(例如，h3csih3、hf、hcl)。氢自由基可以与鳍64的材料形成键(例如，si-h)，这有利地防止或减少在鳍64的表面在随后的蚀刻工艺(例如，干法蚀刻)中的氧化。注意，氢自由基还可能破坏例如鳍64的表面(例如，64s、64l)处的si-si键，这可能增加表面的粗糙度。由于高粗糙度可能不利地影响在凹槽88中外延生长源极/漏极区域80，因此控制等离子体工艺的条件以将鳍64的表面(例如，64s、64l)的粗糙度保持在可接受的水平，使得可以在较少或没有来自凹槽88中的表面区域的粗糙度的不利影响的情况下执行源极/漏极区域80的外延生长。下面讨论等离子体工艺的条件的细节。
在一些实施例中，利用包含氢和点火气体的气体源进行等离子体工艺，该点火气体可以是氩、氦气、或氩和氦的混合物。等离子体工艺可以在约10标准立方厘米/分钟(sccm)和约2000sccm之间的氢流速、以及约50sccm和6000sccm之间的点火气体(例如，ar、he、或ar和he的混合物)流速下进行。等离子体工艺的温度可以在约100℃至约600℃之间。等离子体工艺的压力可以在约0.05torr和约6torr之间，并且等离子体工艺的持续时间可以在约10秒和约100秒之间。等离子体工艺的持续时间可以根据等离子体工艺的温度来调整，例如，较短的持续时间可以与较高的温度一起使用，反之亦然。
仍参考图8，氢自由基与鳍64的材料反应并移除鳍64的部分材料。因此，等离子体工艺扩展凹槽88。具体地，在等离子体工艺之后，凹槽88的宽度增加到w’。因此，在等离子体工艺之后，鳍64的侧壁64s与栅极电极68的相应侧壁68s之间的距离减小到a’。通过控制等离子体工艺的条件使得凹槽88的深度的增加小于凹槽88的宽度的增加，在等离子体工艺之后，凹槽88的深度可以保持基本不变或者可以稍微增加到d’。下面讨论其细节。
在一些实施例中，调整(例如，增加或减少)等离子体工艺的压力以调整沿图8的水平方向(例如，宽度w’的方向，或沿着鳍64的纵向方向的方向)以及沿图8的垂直方向(例如，深度d’的方向，或垂直于鳍64的上表面64u的方向)的等离子体工艺的蚀刻速率(例如，通过等离子体工艺的鳍64的材料的移除速率)。换句话说，等离子体工艺沿水平方向具有第一蚀刻速率并且沿垂直方向具有第二蚀刻速率，其中，第一蚀刻速率不同于第二蚀刻速率。在所示实施例中，控制等离子体工艺的压力，使得沿水平方向的第一蚀刻速率大于沿垂直方向的第二蚀刻速率。在代表性实施例中，第一蚀刻速率和第二蚀刻速率之间的比率在1和5之间。因此，凹槽88在水平方向上比在垂直方向上扩展得更多。在本文的讨论中，第一蚀刻速率也可以称为横向蚀刻速率，并且第二蚀刻速率也可以称为垂直蚀刻速率。
根据一些实施例，增加等离子体工艺的压力增加了第一蚀刻速率与第二蚀刻速率之间的比率，并且降低等离子体工艺的压力降低了第一蚀刻速率与第二蚀刻速率之间的比率。因此，通过调节等离子体工艺的压力，可以容易且精确地调节凹槽88的轮廓(例如，宽度、深度)以实现目标轮廓。
随着特征尺寸在先进工艺节点中继续缩小，漏极诱导势垒降低(dibl)成为影响所形成的器件的性能的更突出的因素。在一些实施例中，dibl至少部分地由凹槽88的宽度确定。根据所使用的工艺节点以及finfet器件100的设计，凹槽88的宽度应在预定范围内以实现目标dibl。如果凹槽88的宽度过大(例如，大于预定范围的上限)，则dibl可能过大，并且栅极结构下方的沟道区域可能被损坏。如果凹槽88的宽度过小(例如，小于预定范围的下限)，则dibl可能过小，并且所形成的器件的沟道电阻(rch)可能过高，因为源极/漏极区域80可能离沟道区域过远，因此，沟道区域的掺杂剂(例如，来自外延源极/漏极区域的b，包括sigeb，或者来自外延源极/漏极区域的p，包括sip)可以无法从源极/漏极区域扩散到达沟道区域中的正确位置。此外，在凹槽88中形成的源极/漏极区域80的体积可能过小，这可能导致高接触电阻rsd。
然而，用于形成凹槽88的蚀刻工艺(参见上面参考图7的讨论)可能无法微调凹槽88的尺寸(例如，宽度、高度)以实现目标dibl。所公开的等离子体工艺(例如，用于从凹槽88中移除杂质)提供了额外益处，即能够通过控制等离子体工艺的条件(例如，压力)来微调凹槽88的尺寸，从而提供用于微调沟道电阻(rch)和dibl的容易且精确的控制旋钮。换句话说，上面参考图8讨论的等离子体工艺清洁凹槽88并同时修改凹槽88的轮廓。
在所示实施例中，等离子体工艺在鳍64的材料(例如，si、sige、sic)与氧化物/氮化物之间具有高蚀刻选择性。具体地，氢自由基对于例如si、sige或sic具有高蚀刻速率，但不蚀刻(例如，移除)氧化物或氮化物。因此，可以执行等离子体工艺以移除杂质并改变凹槽88的轮廓，而不会攻击finfet器件100的其他结构，例如，栅极间隔件87和掩模70。
在完成等离子体工艺之后，执行干法蚀刻工艺(第三清洁步骤)以从鳍64的表面(例如，64s、64l)移除氧化物。使用合适的蚀刻气体(例如，氨(nh3)和三氟化氮(nf3)的混合物，或氨(nh3)和氟化氢(hf)的混合物)来执行干法蚀刻工艺。如上所述，在等离子体工艺(第二清洁步骤)中使用的氢自由基终止于鳍64的表面(例如，与之键合)，以防止或减少通过干法蚀刻工艺形成氧化物，这说明了本公开的另一优点。在一些实施例中，三个清洁步骤(湿法蚀刻工艺、等离子体工艺和干法蚀刻工艺)在同一处理室(例如，清洁室)中进行。
仍参考图8，在干法蚀刻工艺之后，鳍64的侧壁64s与栅极电极68的相应侧壁68s之间的距离a’小于或等于9nm(例如，a’≤9纳米)。在代表性实施例中，距离a’在约0.1nm和约4nm之间。与图7中的凹槽88的深度d相比，凹槽88的深度d’未改变或略微增加(例如，增加小于2nm或小于1nm)。在一些实施例中，距离d’在约25nm和约60nm之间。
接下来，如图9a所示，在凹槽88中形成源极/漏极区域80。通过使用诸如金属有机物cvd(mocvd)、分子束外延(mbe)、液相外延(lpe)、气相外延(vpe)、选择性外延生长(seg)等之类的合适方法、或其组合在凹槽88中外延生长材料来形成源极/漏极区域80。
如图9a所示，外延源极/漏极区域80可以具有从鳍64的相应表面凸起(例如，在鳍64的非凹陷部分上方凸起)的表面，并且可以具有刻面。在图9a的示例中，源极/漏极区域80的上表面80u在鳍64的上表面64u上方延伸3nm或更多。相邻的鳍64的源极/漏极区域80可以合并以形成连续的外延源极/漏极区域80(参见图9b)。在一些实施例中，相邻的鳍64的源极/漏极区域80不合并在一起并且保持分离的源极/漏极区域80(参见图9c)。在一些实施例中，所得finfet是n型finfet，并且源极/漏极区域80包括碳化硅(sic)、硅磷(sip)、磷掺杂硅碳(sicp)等。在一些实施例中，所得finfet是p型finfet，并且源极/漏极区域80包括sige、以及诸如硼或铟之类的p型杂质。
可以用掺杂剂注入外延源极/漏极区域80以形成源极/漏极区域80，然后进行退火工艺。注入工艺可以包括形成并图案化掩模(例如，光致抗蚀剂)以覆盖要保护免受注入工艺的finfet器件100的区域。源极/漏极区域80可以具有约1e19cm-3至约1e21cm-3范围内的杂质(例如，掺杂剂)浓度。可以在p型晶体管的源极/漏极区域80中注入诸如硼或铟之类的p型杂质。可以在n型晶体管的源极/漏极区域80中注入诸如磷或砷化物之类的n型杂质。在一些实施例中，外延源极/漏极区域可以在生长期间被原位掺杂。
在形成源极/漏极区域80之后，界面区域82中的氢(来自等离子体工艺中的氢自由基)的界面浓度大于约每立方厘米1e18原子(at/cm3)，其中，界面区域82是源极/漏极区域80和鳍64之间的界面处的区域。此外，通过等离子体工艺减少了杂质的界面浓度。例如，杂质(例如，氧和碳)的界面浓度可以降低至小于5e19at/cm3。
接下来，如图10所示，在图9a所示的结构上方形成接触蚀刻停止层(cesl)89。cesl89在随后的蚀刻工艺中用作蚀刻停止层，并且可以包括合适的材料，例如，氧化硅、氮化硅、氮氧化硅、它们的组合等，并且可以通过合适的形成方法形成，例如，cvd、pvd、它们的组合等。
接下来，在cesl89上方和虚设栅极结构75(例如，75a、75b和75c)上方形成第一层间电介质(ild)90。在一些实施例中，第一ild90由电介质材料形成，例如，氧化硅、磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂磷硅酸盐玻璃(bpsg)、未掺杂硅酸盐玻璃(usg)等，并且可以通过任何合适的方法沉积，例如，cvd、pecvd或fcvd。可以执行平坦化工艺，例如，cmp工艺，以移除掩模70并移除设置在栅极电极68上方的cesl89的部分。在平坦化工艺之后，第一ild90的顶表面与栅极电极68的顶表面齐平。
接下来，在图11中，执行实施例后栅极工艺(有时称为替换栅极工艺)以分别用有源栅极(也可称为替换栅极或金属栅极)和(一种或多种)有源栅极电介质材料来替换栅极电极68和栅极电介质66。因此，在后栅极工艺中，栅极电极68和栅极电介质66可以分别称为虚设栅极电极和虚设栅极电介质。在一些实施例中，有源栅极是金属栅极。
参考图11，虚设栅极结构75a、75b和75c(参见图10)分别由替换栅极结构97a、97b和97c代替。根据一些实施例，为了形成替换栅极结构97(例如，97a、97b或97c)，栅极电极68和在栅极电极68正下方的栅极电介质66在(一个或多个)蚀刻步骤中被移除，以便在栅极间隔件87之间形成凹槽(未示出)。每个凹槽暴露相应的鳍64的沟道区域。在移除虚设栅极期间，栅极电介质66在栅极电极68被蚀刻时可以用作蚀刻停止层。然后可以在移除栅极电极68之后移除栅极电介质66。
接下来，在替换栅极结构97的凹槽中形成栅极电介质层94、阻挡层96、种子层98和栅极电极99。在凹槽中共形地沉积栅极电介质层94，例如，在鳍64的顶表面和侧壁上和在栅极间隔件87的侧壁上，以及在第一ild90的顶表面上(未示出)。根据一些实施例，栅极电介质层94包括氧化硅、氮化硅、或其多个层。在其他实施例中，栅极电介质层94包括高k电介质材料，并且在这些实施例中，栅极电介质层94可以具有大于约7.0的k值，并且可包括hf、al、zr、la、mg、ba、ti、pb、及其组合的金属氧化物或硅酸盐。栅极电介质层94的形成方法可以包括分子束沉积(mbd)、原子层沉积(ald)、pecvd等。
接下来，在栅极电介质层94上方共形地形成阻挡层96。阻挡层96可以包括导电材料，例如，氮化钛，但可以替代地使用其他材料，例如，氮化钽、钛、钽等。可以使用cvd工艺(例如，pecvd)来形成阻挡层96。然而，可以替代地使用其他替代工艺，例如，溅射、金属有机化学气相沉积(mocvd)或ald。
尽管未在图11中示出，但在一些实施例中，可以在阻挡层96上方的凹槽中并且在形成种子层98之前形成诸如p型功函数层或n型功函数层之类的功函数层。可以包括在p型器件的栅极结构中的示例性p型功函数金属包括tin、tan、ru、mo、al、wn、zrsi2、mosi2、tasi2、nisi2、wn、其他合适的p型功函数材料、或其组合。可以包括在n型器件的栅极结构中的示例性n型功函数金属包括ti、ag、taal、taalc、tialn、tac、tacn、tasin、mn、zr、其他合适的n型功函数材料、或其组合。功函数值与功函数层的材料成分相关联，并且因此，选择功函数层的材料以调整其功函数值，使得在要形成的器件中实现目标阈值电压vt。可以通过cvd、物理气相沉积(pvd)和/或其他合适的工艺来沉积(一个或多个)功函数层。
接下来，在阻挡层96上方共形地形成种子层98。种子层98可以包括铜、钛、钽、氮化钛、氮化钽等、或它们的组合，并且可以通过ald、溅射、pvd等来沉积。在一些实施例中，种子层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。例如，种子层98包括钛层以及钛层上方的铜层。
接下来，在种子层98上方沉积栅极电极99，并填充凹槽的剩余部分。栅极电极99可以由诸如cu、al、w等之类的含金属材料、它们的组合、或其多层制成，并且可以通过例如电镀、无电镀、或其他合适的方法形成。在形成栅极电极99之后，可以执行诸如cmp之类的平坦化工艺以移除栅极电介质层94、阻挡层96、功函数层(如果形成)、种子层、以及栅极电极99的多余部分，这些多余部分在第一ild90的顶表面上方。所得到的栅极电介质层94、阻挡层96、功函数层(如果形成)、种子层98、以及栅极电极99的剩余部分因此形成所得到的finfet器件100的替换栅极结构97。
接下来参考图12a，在第一ild90上方形成第二ild92。通过第二ild92形成接触开口，以暴露替换栅极结构97(例如，97a、97b和97c)并暴露源极/漏极区域80。在接触开口中形成接触102(例如，102a、102b)。
在实施例中，第二ild92是通过可流动cvd方法形成的可流动膜。在一些实施例中，第二ild92由诸如psg、bsg、bpsg、usg等之类的电介质材料形成，并且可以通过任何合适的方法来沉积，例如，cvd和pecvd。可以使用光刻和蚀刻来形成接触开口。蚀刻工艺蚀刻穿过cesl89以暴露源极/漏极区域80和替换栅极结构97。
在形成接触开口之后，在源极/漏极区域80上方形成硅化物区域95。在一些实施例中，通过以下操作形成硅化物区域95：首先在外延源极/漏极区域80的暴露部分上方沉积能够与半导体材料(例如，硅、锗)反应以形成硅化物或锗化物区域的金属(例如，镍、钴、钛、钽、铂、钨、其他贵金属、其他难熔金属、稀土金属或它们的合金)，然后执行热退火工艺以形成硅化物区域95。然后，例如通过蚀刻工艺移除所沉积的金属的未反应部分。尽管区域95被称为硅化物区域，但区域95也可以是锗化物区域、或硅锗化物区域(例如，包括硅化物和锗化物的区域)。
接下来，在接触开口中形成接触102(例如，102a、102b，也可以称为接触插塞)。在所示实施例中，接触102中的每一个包括阻挡层101、种子层103和导电材料105，并且电耦合到下面的导电部件(例如，替换栅极结构97或硅化物区域95)。电耦合到替换栅极结构97的接触102a可以被称为栅极接触，并且电耦合到硅化物区域95的接触102b可以被称为源极/漏极接触。用于阻挡层101、种子层103和导电材料105的材料和形成方法可以分别与上面针对替换栅极结构97的阻挡层96、种子层98和栅极电极99所讨论的那些相同或相似，因此不再重复细节。在图12a中，为了说明的目的，所有接触102被示出为在同一横截面中。当然，这是示例而非限制。接触102可以处于不同的横截面中。
图12b示出了图12a的finfet器件100，但是沿着横截面b-b。图12b示出了鳍64a和64b中的每一个上方的接触102。接触102电耦合到替换栅极结构97。接触102的数量和位置仅用于说明目的而非限制，其他数量和其他位置也是可能的，并且完全旨在包括在本公开的范围内。
对所公开的实施例的变型是可能的，并且完全旨在包括在本公开的范围内。例如，上面参考图8所讨论的用于清洁凹槽88的清洁方法的前两个清洁步骤，例如，湿法清洁工艺和等离子体工艺，可以彼此切换，以提供在finfet器件100的工艺流程中集成不同工艺步骤的灵活性。换句话说，作为替代实施例，用于清洁凹槽88的清洁方法包括三个清洁步骤。具体地，作为第一清洁步骤执行等离子体工艺。接下来，作为第二清洁步骤执行湿法蚀刻工艺，然后作为第三清洁步骤进行干法蚀刻工艺。替代实施例中的等离子体工艺、湿法蚀刻工艺和干法蚀刻工艺的细节与上面参考图8所讨论的相同或相似，因此不再重复细节。作为另一示例，尽管在清洁源极/漏极区域80的凹槽88的背景下讨论了本公开的实施例，但本公开的原理可以应用于其他表面清洁工艺，例如，在鳍64的形成期间的清洁工艺，其中，在(例如，通过蚀刻工艺)移除鳍64的上部的第一工艺步骤和在鳍64的剩余的下部上方生长外延材料的第二工艺步骤之间执行清洁工艺。作为又一示例，尽管在形成finfet器件的背景下讨论了本公开的实施例，但清洁方法也可以用于其他类型的器件，例如，平面器件。例如，通过将由标号64和50标注的区域解释为平面器件的衬底的区域，并且通过将虚设栅极结构75解释为平面器件的栅极结构，图7和图8可以用作平面器件的截面图。
图13示出了根据一些实施例的形成半导体器件的方法1000的流程图。应理解，图13所示的实施例方法仅是许多可能的实施例方法的示例。本领域普通技术人员将认识到许多变化、替代和修改。例如，可以添加、移除、替换、重新布置和重复如图13所示的各个步骤。
参考图13，在步骤1010，形成在衬底上方突出的鳍。在步骤1020，在鳍上方形成栅极结构。在步骤1030，在鳍中并邻近栅极结构形成凹槽。在步骤1040，执行湿法蚀刻工艺以清洁凹槽。在步骤1050，执行等离子体工艺以处理凹槽。在步骤1060，执行干法蚀刻工艺以在等离子体工艺和湿法蚀刻工艺之后清洁凹槽。
实施例可以实现优点。例如，所公开的清洁方法能够有效地从凹槽88移除杂质和氧化物并实现清洁表面，以用于随后的外延源极/漏极区域80的生长。结果，实现源极/漏极区域80的更好的外延生长。此外，所形成的源极/漏极区域80具有更好的质量，这降低了接触电阻rsd并且允许源极/漏极区域80更好地对沟道区域施加应变以提高器件性能。此外，清洁方法的等离子体工艺不仅移除了杂质，还可以用于实现凹槽88的轮廓的精细调节。结果，实现了对dibl的更好控制和更低的沟道电阻rch。
在实施例中，一种形成半导体器件的方法包括：形成在衬底上方突出的鳍；在鳍上方形成栅极结构；在鳍中并且与栅极结构相邻形成凹槽；执行湿法蚀刻工艺以清洁凹槽；利用等离子体工艺来处理凹槽；以及在等离子体工艺和湿法蚀刻工艺之后执行干法蚀刻工艺以清洁凹槽。在实施例中，该方法还包括：在凹槽中形成外延源极/漏极区域。在实施例中，栅极结构包括栅极电极以及沿着栅极电极的侧壁设置的栅极间隔件，其中，等离子体工艺扩展凹槽的宽度，使得凹槽的侧壁与栅极电极的相应侧壁之间的距离减少。在实施例中，等离子体工艺选择性地移除鳍的由凹槽暴露的部分，而不攻击栅极结构的栅极间隔件。在实施例中，凹槽的深度经由等离子体工艺保持基本不变。在实施例中，等离子体工艺沿着第一方向以第一蚀刻速率移除鳍的由凹槽暴露的部分，并且沿着第二方向以第二蚀刻速率移除鳍的由凹槽暴露的部分，其中，第一方向沿着鳍的纵向方向，第二方向沿着凹槽的深度方向，并且第一蚀刻速率大于第二蚀刻速率。在实施例中，第一蚀刻速率与第二蚀刻速率之间的比率在1和5之间。在实施例中，该方法还包括：通过改变等离子体工艺的压力来调节第一蚀刻速率与第二蚀刻速率之间的比率。在实施例中，等离子体工艺是使用包括氢的气体源来执行的。在实施例中，处理凹槽包括：利用氢自由基和原子氢来处理凹槽。在实施例中，等离子体工艺是在湿法蚀刻工艺之前执行的。在实施例中，湿法蚀刻工艺是使用稀释氢氟酸、或包括二离子水和臭氧的溶液来执行的。在实施例中，干法蚀刻工艺是使用氨和三氟化氮的混合物、或氨和氟化氢的混合物来执行的。
在实施例中，一种形成半导体器件的方法包括：在衬底上方形成栅极结构；在衬底中并且与栅极结构相邻形成凹槽；执行等离子体工艺以处理凹槽；执行湿法蚀刻工艺以清洁凹槽；执行干法蚀刻工艺以清洁凹槽；以及在凹槽中形成外延源极/漏极区域。在实施例中，等离子体工艺是使用包括氢的气体源来执行的。在实施例中，等离子体工艺降低衬底的由凹槽暴露的表面区域中的杂质的浓度，其中，杂质包括氧、碳、氯化物或氟化物。在实施例中，其中，等离子体工艺使凹槽的宽度扩展超过凹槽的深度。
在实施例中，一种形成半导体器件的方法包括：在半导体鳍上方形成栅极结构；移除半导体鳍的位于栅极结构旁边的部分以形成凹槽；使用等离子体工艺来处理半导体鳍的由凹槽暴露的表面区域，其中，等离子体工艺通过移除半导体鳍的由凹槽暴露的部分来扩展凹槽的尺寸，其中，沿着半导体鳍的纵向方向测量的凹槽的宽度被扩展超过凹槽的深度；执行湿法蚀刻工艺以清洁凹槽；执行干法蚀刻工艺以清洁凹槽；以及在凹槽中外延生长源极/漏极区域。在实施例中，等离子体工艺是使用包括氢的气体源来执行的。在实施例中，等离子体工艺沿着半导体鳍的纵向方向以横向移除速率移除半导体鳍的部分，并且沿着凹槽的深度方向以垂直移除速率移除半导体鳍的部分，其中，该方法进一步包括：提高等离子体工艺的压力以提高横向移除速率与垂直移除速率之间的比率，或降低等离子体工艺的压力以降低横向移除速率与垂直移除速率之间的比率。
以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他工艺和结构以实现本文介绍的实施例的相同目的和/或实现本文介绍的实施例的相同优点的基础。本领域技术人员还应该认识到，这样的等同构造不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替换和变更。
示例1是一种形成半导体器件的方法，所述方法包括：形成在衬底上方突出的鳍；在所述鳍上方形成栅极结构；在所述鳍中并且与所述栅极结构相邻形成凹槽；执行湿法蚀刻工艺以清洁所述凹槽；利用等离子体工艺来处理所述凹槽；以及在所述等离子体工艺和所述湿法蚀刻工艺之后执行干法蚀刻工艺以清洁所述凹槽。
示例2是示例1所述的方法，还包括：在所述凹槽中形成外延源极/漏极区域。
示例3是示例1所述的方法，其中，所述栅极结构包括栅极电极以及沿着所述栅极电极的侧壁设置的栅极间隔件，其中，所述等离子体工艺扩展所述凹槽的宽度，使得所述凹槽的侧壁与所述栅极电极的相应侧壁之间的距离减少。
示例4是示例3所述的方法，其中，所述等离子体工艺选择性地移除所述鳍的由所述凹槽暴露的部分，而不攻击所述栅极结构的所述栅极间隔件。
示例5是示例3所述的方法，其中，所述凹槽的深度经由所述等离子体工艺保持基本不变。
示例6是示例1所述的方法，其中，所述等离子体工艺沿着第一方向以第一蚀刻速率移除所述鳍的由所述凹槽暴露的部分，并且沿着第二方向以第二蚀刻速率移除所述鳍的由所述凹槽暴露的部分，其中，所述第一方向沿着所述鳍的纵向方向，所述第二方向沿着所述凹槽的深度方向，并且所述第一蚀刻速率大于所述第二蚀刻速率。
示例7是示例6所述的方法，其中，所述第一蚀刻速率与所述第二蚀刻速率之间的比率在1和5之间。
示例8是示例6所述的方法，还包括：通过改变所述等离子体工艺的压力来调节所述第一蚀刻速率与所述第二蚀刻速率之间的比率。
示例9是示例1所述的方法，其中，所述等离子体工艺是使用包括氢的气体源来执行的。
示例10是示例9所述的方法，其中，处理所述凹槽包括：利用氢自由基和原子氢来处理所述凹槽。
示例11是示例1所述的方法，其中，所述等离子体工艺是在所述湿法蚀刻工艺之前执行的。
示例12是示例1所述的方法，其中，所述湿法蚀刻工艺是使用稀释氢氟酸、或包括二离子水和臭氧的溶液来执行的。
示例13是示例12所述的方法，其中，所述干法蚀刻工艺是使用氨和三氟化氮的混合物、或氨和氟化氢的混合物来执行的。
示例14是一种形成半导体器件的方法，所述方法包括：在衬底上方形成栅极结构；在所述衬底中并且与所述栅极结构相邻形成凹槽；执行等离子体工艺以处理所述凹槽；执行湿法蚀刻工艺以清洁所述凹槽；执行干法蚀刻工艺以清洁所述凹槽；以及在所述凹槽中形成外延源极/漏极区域。
示例15是示例14所述的方法，其中，所述等离子体工艺是使用包括氢的气体源来执行的。
示例16是示例14所述的方法，其中，所述等离子体工艺降低所述衬底的由所述凹槽暴露的表面区域中的杂质的浓度，其中，所述杂质包括氧、碳、氯化物或氟化物。
示例17是示例14所述的方法，其中，所述等离子体工艺使所述凹槽的宽度扩展超过所述凹槽的深度。
示例18是一种形成半导体器件的方法，所述方法包括：在半导体鳍上方形成栅极结构；移除所述半导体鳍的位于所述栅极结构旁边的部分以形成凹槽；使用等离子体工艺来处理所述半导体鳍的由所述凹槽暴露的表面区域，其中，所述等离子体工艺通过移除所述半导体鳍的由所述凹槽暴露的部分来扩展所述凹槽的尺寸，其中，沿着所述半导体鳍的纵向方向测量的所述凹槽的宽度被扩展超过所述凹槽的深度；执行湿法蚀刻工艺以清洁所述凹槽；执行干法蚀刻工艺以清洁所述凹槽；以及在所述凹槽中外延生长源极/漏极区域。
示例19是示例18所述的方法，其中，所述等离子体工艺是使用包括氢的气体源来执行的。
示例20是示例18所述的方法，其中，所述等离子体工艺沿着所述半导体鳍的所述纵向方向以横向移除速率移除所述半导体鳍的部分，并且沿着所述凹槽的深度方向以垂直移除速率移除所述半导体鳍的部分，其中，所述方法还包括：提高所述等离子体工艺的压力以提高所述横向移除速率与所述垂直移除速率之间的比率，或降低所述等离子体工艺的压力以降低所述横向移除速率与所述垂直移除速率之间的比率。
1.一种形成半导体器件的方法，所述方法包括：
形成在衬底上方突出的鳍；
在所述鳍上方形成栅极结构；
在所述鳍中并且与所述栅极结构相邻形成凹槽；
执行湿法蚀刻工艺以清洁所述凹槽；
利用等离子体工艺来处理所述凹槽；以及
在所述等离子体工艺和所述湿法蚀刻工艺之后执行干法蚀刻工艺以清洁所述凹槽。
2.根据权利要求1所述的方法，还包括：在所述凹槽中形成外延源极/漏极区域。
3.根据权利要求1所述的方法，其中，所述栅极结构包括栅极电极以及沿着所述栅极电极的侧壁设置的栅极间隔件，其中，所述等离子体工艺扩展所述凹槽的宽度，使得所述凹槽的侧壁与所述栅极电极的相应侧壁之间的距离减少。
4.根据权利要求3所述的方法，其中，所述等离子体工艺选择性地移除所述鳍的由所述凹槽暴露的部分，而不攻击所述栅极结构的所述栅极间隔件。
5.根据权利要求3所述的方法，其中，所述凹槽的深度经由所述等离子体工艺保持基本不变。
6.根据权利要求1所述的方法，其中，所述等离子体工艺沿着第一方向以第一蚀刻速率移除所述鳍的由所述凹槽暴露的部分，并且沿着第二方向以第二蚀刻速率移除所述鳍的由所述凹槽暴露的部分，其中，所述第一方向沿着所述鳍的纵向方向，所述第二方向沿着所述凹槽的深度方向，并且所述第一蚀刻速率大于所述第二蚀刻速率。
7.根据权利要求6所述的方法，其中，所述第一蚀刻速率与所述第二蚀刻速率之间的比率在1和5之间。
8.根据权利要求6所述的方法，还包括：通过改变所述等离子体工艺的压力来调节所述第一蚀刻速率与所述第二蚀刻速率之间的比率。
9.一种形成半导体器件的方法，所述方法包括：
在衬底上方形成栅极结构；
在所述衬底中并且与所述栅极结构相邻形成凹槽；
执行等离子体工艺以处理所述凹槽；
执行湿法蚀刻工艺以清洁所述凹槽；
执行干法蚀刻工艺以清洁所述凹槽；以及
在所述凹槽中形成外延源极/漏极区域。
10.一种形成半导体器件的方法，所述方法包括：
在半导体鳍上方形成栅极结构；
移除所述半导体鳍的位于所述栅极结构旁边的部分以形成凹槽；
使用等离子体工艺来处理所述半导体鳍的由所述凹槽暴露的表面区域，其中，所述等离子体工艺通过移除所述半导体鳍的由所述凹槽暴露的部分来扩展所述凹槽的尺寸，其中，沿着所述半导体鳍的纵向方向测量的所述凹槽的宽度被扩展超过所述凹槽的深度；
执行湿法蚀刻工艺以清洁所述凹槽；
执行干法蚀刻工艺以清洁所述凹槽；以及
在所述凹槽中外延生长源极/漏极区域。
技术总结