本发明实施例关于半导体装置的形成方法，更特别关于修复鳍状场效晶体管装置的金属栅极沟槽的侧壁损伤。
背景技术：
集成电路材料与设计的技术进展使每一代的集成电路均比前一代具有更小且更复杂的电路。在集成电路演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸缩小而增加。尺寸缩小的制程通常有利于增加产能并降低相关成本。
尺寸缩小亦增加形成与处理集成电路的复杂度。为实现这些进展，形成与处理集成电路的方法亦需类似发展。举例来说，可导入鳍状场效晶体管以取代平面晶体管。目前正在发展鳍状场效晶体管结构与其制作方法。
技术实现要素：
本发明一实施例提供的半导体装置的形成方法包括：蚀刻栅极结构以形成沟槽延伸至栅极结构中，其中沟槽的侧壁包括金属氧化物材料；对沟槽的侧壁进行侧壁处理制程，其中侧壁处理制程的结果为移除金属氧化物材料；以及将第一介电材料填入沟槽以形成介电区，其中介电区接触栅极结构的侧壁。
本发明一实施例提供的半导体装置的形成方法包括：形成第一鳍状物与第二鳍状物于基板上，其中第一鳍状物与第二鳍状物隔有隔离区；形成栅极结构以延伸于第一鳍状物与第二鳍状物上；蚀刻栅极结构以形成沟槽延伸至栅极结构之中以及第一鳍状物与第二鳍状物之间；对沟槽侧壁进行侧壁处理制程，以将金属氧化物材料转换成金属材料；以及将第一介电材料填入沟槽以形成第一介电区，其中第一介电区接触栅极结构的侧壁。
本发明一实施例提供的半导体装置的形成方法包括：形成第一鳍状物与第二鳍状物于基板上，其中第一鳍状物与第二鳍状物隔有隔离区；形成栅极结构以延伸于第一鳍状物与第二鳍状物上；蚀刻栅极结构以形成沟槽延伸至栅极结构中；对沟槽的侧壁进行第一等离子体辅助原子层沉积制程，以移除沟槽的侧壁上的金属氧化物材料；以及进行第二等离子体辅助原子层沉积制程，将介电材料填入沟槽以形成介电区，其中第一等离子体辅助原子层沉积制程与第二等离子体辅助原子层沉积制程是完成于相同腔室中。
附图说明
图1是一些实施例中，鳍状场效晶体管的透视图。
图2至图39是一实施例中，在制作的多种阶段形成鳍状场效晶体管装置中的金属栅极切点的多种附图。
附图标记说明：
a-a、b-b、c-c参考剖面
30鳍状场效晶体管
32、50基板
34隔离区
36鳍状物
38栅极介电层
40栅极
42、44、80源极/漏极区
52垫氧化物层
56垫氮化物层
58、70遮罩
60半导体带
61、141沟槽
62隔离区
64半导体鳍状物
65轻掺杂漏极区
66虚置栅极介电层
67三层结构
68虚置栅极填充层
69、125开口
72光刻胶
73硬遮罩层
75虚置栅极结构
87间隔物
89凹陷
90层间介电层
94功函数层
96栅极介电层
97金属栅极
98栅极填充层
100鳍状场效晶体管装置
122第一硬遮罩层
124第二硬遮罩层
142第一介电层
144第二介电层
221阶状物
具体实施方式
下述内容提供的不同实施例或例子可实施本发明实施例的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多种实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
此外，空间性的相对用语如“下方”、“其下”、“下侧”、“上方”、“上侧”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关是。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。
图1是一例中，鳍状场效晶体管30的透视图。鳍状场效晶体管30包括基板32，其具有鳍状物36。基板32具有隔离区34形成其上，而鳍状物36凸起于相邻的隔离区34之间并高于隔离区34。栅极介电层38沿着鳍状物36的侧壁与上表面，而栅极40位于栅极介电层38上。源极/漏极区42与44位于栅极介电层38与栅极40的两侧上的鳍状物中。
图1亦显示后续附图所用的参考剖面。参考剖面b-b沿着鳍状场效晶体管30的栅极40的纵轴延伸。参考剖面a-a垂直于参考剖面b-b，并沿着鳍状物36的纵轴且在源极/漏极区42与44之间的电流方向中。参考剖面c-c平行于参考剖面a-a，且在鳍状物36之外。后续附图将参考这些参考剖面以清楚说明。
图2至图39是一些实施例中，鳍状场效晶体管装置100在多种制作阶段中的多种附图。鳍状场效晶体管装置100与图1中的鳍状场效晶体管30类似，差别在于多个鳍状物与多个栅极结构。为了参考，图2至图39的剖视图的每一者均标示对应的参考剖面。
图2是基板50沿着参考剖面b-b的剖视图。基板50可为半导体基板，比如基体半导体、绝缘层上半导体基板、或类似物，其可掺杂(如掺杂p型或n行掺质)或未掺杂。基板50可为晶圆如硅晶圆。一般而言，绝缘层上半导体基板包括半导体材料层形成于绝缘层上。举例来说，绝缘层可为埋置氧化物层、氧化硅层、或类似物。提供绝缘层于基板上，而基板通常为硅基板或玻璃基板。亦可采用其他基板如多层基板或组成渐变基板。在一些实施例中，基板50的半导体材料可包含硅、锗、半导体化合物(如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟、或类似物)、半导体合金(如)硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、磷砷化镓铟、或类似物)、另一种半导体材料、或上述的组合。
如图3所示，可采用光微影与蚀刻技术图案化图2所示的基板50。举例来说，可形成遮罩于基板50上，而遮罩可为垫氧化物层52与上方的垫氮化物层56。垫氧化物层52可为薄膜，其包含热氧化制程所形成的氧化硅。垫氧化物层52可作为基板50与上方的垫氮化物层56之间的粘着层，且可作为蚀刻垫氮化物层56时的蚀刻停止层。在一些实施例中，垫氮化物层56的组成为氮化硅、氮氧化硅、碳氮化硅、类似物、或上述的组合。垫氮化物层56的形成方法可采用低压化学气相沉积制程、等离子体辅助化学气相沉积制程、或另一制程。
遮罩层的图案化方法可采用光微影技术。一般而言，光微影技术采用光刻胶材料(未图示)，其沉积、照射(曝光)、与显影光刻胶材料，以移除光刻胶材料的一部分。保留的光刻胶材料可保护下方材料(如此例的遮罩层)免于后续的制程步骤如蚀刻。在此例中，光刻胶材料用于图案化垫氧化物层52与垫氮化物层56，以形成图案化的遮罩58。如图3所示，图案化的遮罩58包含图案化的垫氧化物层52与图案化的垫氮化物层56。
接着采用图案化的遮罩58图案化基板50的露出部分以形成沟槽61，进而定义相邻沟槽61之间的半导体带60，如图3所示。在一些实施例中，半导体带60的形成方法为蚀刻沟槽61于基板50中，且蚀刻方法可为反应性离子蚀刻、中性束蚀刻、类似方法、或上述的组合。蚀刻可为非等向。在一些实施例中，沟槽61可为彼此平行且紧密排列的带状物(在平面图中)。在一些实施例中，沟槽61可连续地围绕半导体带60。在形成半导体带60之后，可由蚀刻或任何合适方法移除图案化的遮罩58。在一些实施例中，相邻半导体带60的顶部相隔的宽度介于约30nm至约50nm之间。
如图4所示，形成绝缘材料于相邻的半导体带60之间以形成隔离区62。绝缘材料可为氧化物如氧化硅、氮化物、类似物、或上述的组合，且其形成方法可为高密度等离子体化学气相沉积、可流动的化学气相沉积(比如在远端等离子体系统中沉积化学气相沉积为主的材料，再固化材料使其转变成另一材料如氧化物)、类似物、或上述的组合。可采用其他绝缘材料及/或其他形成制程。一旦形成绝缘材料，可进行退火制程。平坦化制程如化学机械研磨制程可移除任何多余的绝缘材料(若图案化的遮罩58存在，亦移除图案化的遮罩58)，使隔离区62的上表面与半导体带60的上表面共平面(未图示)。
在一些实施例中，隔离区62包括衬垫层(如衬垫氧化物，未图示)于隔离区62与基板50及/或半导体带60之间的界面。在一些实施例中，形成衬垫氧化物以减少基板50与隔离区62之间的界面的结晶缺陷。类似地，衬垫氧化物亦可用于减少半导体带60与隔离区62之间的界面的结晶缺陷。衬垫氧化物(如氧化硅)可为热氧化基板50的表面层所形成的热氧化物，但亦可采用其他合适方法形成衬垫氧化物。
接着让隔离区62凹陷，使半导体带60的上侧部分自相邻的隔离区62之间凸起并形成半导体鳍状物64(亦称作鳍状物)。在一些实施例中，凹陷的隔离区62可为浅沟槽隔离区。隔离区62的上表面可具有平坦表面(如图所示)、凹陷表面、凸起表面、或上述的组合。通过合适蚀刻，可使隔离区62的上表面平坦、凹陷、及/或凸起。在一些例子中，使隔离区62凹陷的方法可采用干蚀刻，且干蚀刻可采用蚀刻气体如氨、氢氟酸、另一蚀刻气体、或上述的组合。亦可采用其他合适的蚀刻制程使隔离区62凹陷。
图2至图4显示形成半导体鳍状物64的实施例，但鳍状物可由多种不同制程所形成。在一例中，可形成介电层于基板的上表面上，并可蚀刻沟槽穿过介电层。同质外延结构可成长于沟槽中，或采用不同于基板的材料的异质外延结构可外延成长于沟槽中。可让介电层凹陷，使同质外延结构或异质外延结构自介电层凸起以形成鳍状物。在其他实施例中，异质外延结构可用于鳍状物。举例来说，可使半导体带凹陷，并可外延成长不同于半导体带的材料于凹陷处。
在一些实施例中，外延成长同质外延结构或异质外延结构，并可在成长时原位掺杂成长的材料，以省略之前极之后的布质。不过原位掺杂与布植掺杂可搭配使用。此外，在n型金属氧化物半导体区与p型金属氧化物半导体区中外延成长不同的材料具有优点。在多种实施例中，鳍状物可包含硅、硅锗(sixge1-x，其中x可介于近似0至1之间)、碳化硅、纯锗或实质上纯锗、iii-v族半导体化合物、ii-vi族半导体化合物、或类似物。举例来说，形成iii-v族半导体化合物的可行材料包含但不限于砷化铟、砷化铝、砷化镓、磷化铟、氮化镓、砷化铟镓、砷化铟铝、锑化镓、锑化铝、磷化铝、磷化镓、或类似物。
在一些实施例中，可由任何合适方法图案化鳍状物。举例来说，可采用一或多道光微影制程图案化鳍状物，包括双重图案化或多重图案化制程。一般而言，双重图案化或多重图案化制程结合光微影与自对准制程，其产生的图案间距小于采用单一的直接光微影制程所得的图案间距。举例来说，一实施例形成牺牲层于基板上，并采用光微影制成图案化牺牲层。采用自对准制程，沿着图案化牺牲层的侧部形成间隔物。接着移除牺牲层，且保留的间隔物可用于图案化鳍状物。
图5至图10显示形成虚置栅极结构75(如图8所示)于半导体鳍状物64上的步骤。虚置栅极结构75的例子包括虚置栅极介电层66、虚置栅极填充层68、与遮罩70，如图8所示。为形成虚置栅极结构75，可先形成介电材料于半导体鳍状物64与隔离区62上。接着可由介电材料形成虚置栅极介电层66。举例来说，介电材料可为氧化硅、氮化硅、上述的多层、或类似物，且其形成方法可为依据可接受的技术的沉积或热成长。在一些实施例中，介电材料可为高介电常数的介电材料。在这些实施例中，介电材料的介电常数可大于约7.0，且可包含铪、铝、锆、镧、镁、钡、钛、或铅的金属氧化物或硅酸盐、上述的多层、或上述的组合。介电材料的形成方法可包含分子束沉积、原子层沉积、等离子体辅助化学气相沉积、或类似方法。
接着形成虚置栅极材料于虚置栅极介电材料上，并形成遮罩层于虚置栅极材料上。接着分别自虚置栅极材料与遮罩层形成虚置栅极填充层68与遮罩70，如图5至图10所示。可沉积虚置栅极材料于介电材料上，接着以化学机械研磨制程等方法平坦化虚置栅极材料。接着沉积遮罩层于平坦化的虚置栅极材料上。在一些实施例中，虚置栅极材料的组成可为多晶硅，但亦可采用其他材料。在一些实施例中，虚置栅极结构可包括含金属的材料如氮化钛、氮化钽、碳化钽、钴、钌、铝、上述的组合、或上述的多层。在一些实施例中，遮罩层可为硬遮罩，其组成可为氮化硅，但亦可采用其他材料。
在形成介电材料、虚置栅极材料、与遮罩层之后，可采用可接受的光微影与蚀刻技术图案化遮罩层以形成遮罩70。举例来说，可形成光刻胶72于遮罩层上，并采用光微影技术图案化光刻胶72以形成图5至图7所示的结构。接着可由合适的蚀刻技术将光刻胶72的图案转移至遮罩层以形成遮罩70。接着可由合适的蚀刻技术将遮罩70的图案转移至虚置栅极材料与介电层，以分别形成虚置栅极填充层68与虚置栅极介电层66。上述制程形成的例示性结构如图8至图10所示。虚置栅极填充层68与虚置栅极介电层66覆盖半导体鳍状物64的个别通道区。虚置栅极填充层68的长度方向亦可实质上垂直于个别半导体鳍状物64的长度方向。虽然在图8的剖视图中，三个虚置栅极结构75位于半导体鳍状物64上，但可形成更多或更少的虚置栅极结构75于半导体鳍状物64上。
如图11至图13所示，形成轻掺杂漏极区65于半导体鳍状物64中。轻掺杂漏极区65的形成方法可为布植制程。布植制程可布植n型或p型杂质至半导体鳍状物64中，以形成轻掺杂漏极区65。在一些实施例中，轻掺杂漏极区65紧邻鳍状场效晶体管装置100的通道区。轻掺杂漏极区65的部分可延伸于虚置栅极填充层68之下并延伸至鳍状场效晶体管装置100的通道区中。图11显示轻掺杂漏极区65的非局限性例子。轻掺杂漏极区65的其他设置、形状、与形成方法亦属可能，且完全包含于本发明实施例的范围中。举例来说，其他实施例可在形成间隔物87之后形成轻掺杂漏极区65。
在形成轻掺杂漏极区65之后，形成间隔物87于虚置栅极结构75上。在图11的例子中，间隔物87形成于虚置栅极填充层68的两侧侧壁与虚置栅极介电层66的两侧侧壁上。间隔物87的组成可为氮化物如氮化硅、氮氧化硅、碳化硅、碳氮化硅、类似物、或上述的组合，且其形成方法可采用热氧化、化学气相沉积、或其他合适的沉积制程。间隔物87亦可延伸于半导体鳍状物64的上侧表面与隔离区62的上侧表面上。
图11所示的间隔物87的形状与形成方法仅为非局限性的例子，而其他形状与形成方法亦属可能。举例来说，间隔物87可包含第一间隔物(未图示)与第二间隔物(未图示)。第一间隔物可形成于虚置栅极结构75的两侧侧壁上。第二间隔物可形成于第一间隔物上，且第一间隔物位于个别的虚置栅极结构75与个别的第二间隔物之间。在一些例子中，第一间隔物可具有l形的剖面形状。在另一例中，可在形成外延的源极/漏极区80(如图14所示)之后，再形成间隔物87。在一些实施例中，在图14至图16所示的外延的源极/漏极区80的外延制程之前，形成虚置间隔物于第一间隔物上(未图示)，且在形成外延的源极/漏极区80之后移除虚置间隔物并置换为第二间隔物。所有的这些实施例均包含于本发明实施例的范围中。
接着如图14至图16所示，形成源极/漏极区80。源极/漏极区80的形成方法可为蚀刻半导体鳍状物64以形成凹陷，并外延成长材料于凹陷中。可采用合适方法成长源极/漏极区80的外延材料，比如有机金属化学气相沉积、分子束外延、液相外延、气相外延、选择性外延成长、另一制程、或上述的组合。
如图14所示，源极/漏极区80可凸起高于半导体鳍状物64的上侧表面。在一些例子中，源极/漏极区80可具有晶面或不规则的形状。在一些实施例中，相邻半导体鳍状物64的源极/漏极区80不会合并在一起，而保持分开的源极/漏极区80。在其他实施例中，相邻半导体鳍状物64的源极/漏极区80可合并形成连续的外延的源极/漏极区80。在一些实施例中，最终的鳍状场效晶体管为n型鳍状场效晶体管，而源极/漏极区80可包含碳化硅、磷化硅、掺杂磷的碳化硅、或类似物。在一些实施例中，最终的鳍状场效晶体管为p型鳍状场效晶体管，而源极/漏极区80可包含硅锗，其可包含p型杂质如硼或铟。
在一些实施例中，可布植掺质至外延的源极/漏极区80。布植制程可包含形成与图案化遮罩(如光刻胶)以覆盖鳍状场效晶体管的一些区域，进而保护其免于布植制程。在一些实施例中，源极/漏极区80的部分的掺质浓度介于约1e19cm-3至约1e21cm-3之间。在一些实施例中，在外延成长外延的源极/漏极区80时可进行原位掺杂。
接着如图17至图25所示，形成层间介电层90于鳍状场效晶体管上，如图17至图19所示。接着进行栅极后制制程(有时称作置换栅极制程)。在栅极后制制程中，移除虚置结构如虚置栅极填充层68与虚置栅极介电层66如图20置22所示，并置换为主动栅极与主动栅极介电层(可一起称作置换栅极或金属栅极结构，如图23至图25所示的金属栅极97)。
在图17至图19中，形成层间介电层90。在一些实施例中，层间介电层90的组成为介电材料如氧化硅、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、未掺杂的硅酸盐玻璃、或类似物，且其沉积方法可为任何合适方法如化学气相沉积、等离子体辅助化学气相沉积、或可流动的化学气相沉积。可进行平坦化制程如化学机械研磨制程，以平坦化层间介电层90的上表面，如图17所示，在一些实施例中，化学机械研磨制程移除一些或全部的遮罩70。在一些实施例中，在进行化学机械研磨制程之后，可露出虚置栅极填充层68的上表面。
接着在图20至图22中，以一或多道蚀刻步骤移除遮罩70(若存在)、虚置栅极填充层68、与虚置栅极介电层66，以形成凹陷89于个别的间隔物87之间。每一凹陷89露出个别半导体鳍状物64的通道区。每一通道区可位于相邻的一对外延的源极/漏极区80之间。在一些例子中，虚置栅极介电层66可作为蚀刻虚置栅极填充层68时的蚀刻停止层。在移除虚置栅极填充层68之后，接着可移除虚置栅极介电层66。
在图23至图25中，连续地形成栅极介电层96、功函数层94、与栅极填充层98于每一凹陷89中，以形成金属栅极97于凹陷89中。如图23至图25所示，栅极介电层96顺应性地沉积于凹陷89中。功函数层94可顺应性地形成于栅极介电层96上，且闸极填充层98可填入凹陷89的其余部分。虽然未图示，可形成阻障层于栅极介电层96与功函数层94之间。
在一些实施例中，栅极介电层96包含氧化硅、氮化硅、或上述的多层。在其他实施例中，栅极介电层96包含高介电常数的介电材料。在这些实施例中，栅极介电层96的介电常数大于约7.0，且可包含铪、铝、锆、镧、镁、钡、钛、或铅的金属氧化物或硅酸盐、其他材料、或上述的组合。栅极介电层96的形成方法可包含分子束沉积、原子层沉积、等离子体辅助化学气相沉积、或其他制程。
接着可顺应性地形成阻障层于栅极介电层96上。阻障层可包含导电材料如氮化钛，但亦可采用其他材料如氮化钽、钛、钽、类似物、或上述的组合。阻障层的形成方法可采用化学气相沉积制程，比如等离子体辅助化学气相沉积。然而亦可采用其他制程如溅镀、有机金属化学气相沉积、原子层沉积、或其他制程。
顺应性地形成功函数层94于阻障层上。功函数层94可包含一或多层，且可包含一或多种合适材料。可选择功函数层94的材料与厚度，以调整鳍状场效晶体管的临界电压至预定值。可包含于金属栅极97中的例示性p型功函数金属包含氮化钛、氮化钽、钌、钼、铝、氮化钨、锆硅化物、钼硅化物、钽硅化物、镍硅化物、其他合适的p型功函数材料、或上述的组合。可包含于金属栅极97中的例示性n型功函数金属包含钛、银、钽铝、碳化钽铝、氮化钛铝、碳化钽、碳氮化钽、氮化钽硅、锰、锆、其他合适的n型功函数材料、或上述的组合。功函数值与功函数层94的材料组成相关，因此可选择功函数层94的材料以调整其功函数值，以达即将形成于个别区域中的装置所需的临界电压。功函数层94的沉积方法可为化学气相沉积、物理气相沉积、原子层沉积、及/或其他合适制程。n型装置与p型装置可具有相同或不同数目的功函数层94。
接着形成栅极填充层98于功函数层94上。栅极填充层98的组成可为含金属材料如铜、铝、钨、类似物、上述的组合、或上述的多层，且其形成方法可为电镀、无电镀、物理气相沉积、化学气相沉积、或其他合适方法。可进行平坦化制程如化学机械研磨，以移除栅极介电层96、功函数层94、与栅极填充层98的材料位于层间介电层90的上表面之上的多余部分。因此栅极填充层98、功函数层94、与栅极介电层96的最终保留部分，可形成最终鳍状场效晶体管装置100的金属栅极97。应理解的是虽然图23所示的鳍状场效晶体管装置100具有三个金属栅极97，鳍状场效晶体管装置100可具有任何数目的金属栅极。此外，金属栅极可位于密集区中或稀疏区中。在一些实施例中，稀疏区中两个相邻的金属栅极之间的距离，大于密集区中两个相邻的金属栅极之间的距离。此外，稀疏区中的金属栅极宽度大于密集区中的金属栅极宽度。在一些实施例中，稀疏区中的金属栅极宽度比密集区中的金属栅极宽度大至少两倍。
在一实施例中，金属栅极切割与鳍状物隔离制程的细节将搭配图26至图39说明。在图26与图27中，连续地形成第一硬遮罩层122与第二硬遮罩层124于鳍状场效晶体管装置100上。接着形成三层结构67于第二硬遮罩层124上。在一些实施例中，三层结构67包含鼎光刻胶层、中间层、与底抗反射涂层。
在一些实施例中，第一硬遮罩层122为金属硬遮罩层，而第二硬遮罩层124为介电硬遮罩层。在后续制程步骤中，采用多种光微影与蚀刻技术将图案转移至第一硬遮罩层122上。第一硬遮罩层122之后可作为蚀刻下方结构(如金属栅极97或层间介电层90)所用的图案化遮罩。第一硬遮罩层122的材料可为氮化钛、氧化钛、类似物、或上述的组合。第一硬遮罩层122的形成方法可采用制程如原子层沉积、化学气相沉积、物理气相沉积、类似制程、或上述的组合。在一些实施例中，第一硬遮罩层122的厚度可介于约1nm至约10nm之间。在一些实施例中，第一硬遮罩层122可作为蚀刻停止层。
第二硬遮罩层124沉积于第一硬遮罩层122上。第二硬遮罩层124可作为第一硬遮罩层122所用的遮罩图案。在后续的制程步骤中，图案化第二硬遮罩层124以形成之后转移至第一硬遮罩层122的图案。第二硬遮罩层124可为遮罩材料如氮化硅、氧化硅、碳氧化硅、类似物、或上述的组合。第二硬遮罩层124的形成方法可采用制程如化学气相沉积、原子层沉积、类似制程、或上述的组合。在例示性的实施例中，第一硬遮罩层122包含氮化钛，且第二硬遮罩层124包含氮化硅。在一些实施例中，第二硬遮罩层124的厚度可介于约35nm至约80nm之间，比如约68nm。
三层结构67形成于第二硬遮罩层124上。在一些实施例中，三层结构包含底抗反射涂层、底抗反射涂层上的中间层、与中间层上的顶光刻胶层。三层结构67的底抗反射涂层可包含有机或无机材料。中间层可包括氮化硅、氮氧化硅、或类似物。‘中间层对顶光刻胶层具有蚀刻选择性，使顶光刻胶层可作为遮罩层以图案化中间层。顶光刻胶层可包含光敏材料。可采用任何合适的沉积法如物理气相沉积、化学气相沉积、旋转涂布、类似方法、或上述的组合，以形成三层结构67的层状物。
如图26与图27所示，一旦形成三层结构67，即形成图案于三层结构67中。图26与图27所示的图案例子为开口69。开口69可位于相邻的半导体鳍状物64之间，且可延伸越过一或多个金属栅极97。在形成开口69之后，可采用除渣制程修整光刻胶层的边缘。此除渣制程有助于改善后续蚀刻制程的准确性。
图28与图29显示蚀刻第二硬遮罩层124的步骤，其中图案化的三层结构67作为蚀刻遮罩。开口125延伸至第二硬遮罩层124中。因此开口125可露出第一硬遮罩层122的上表面。接着移除三层结构67。对第二硬遮遮罩层124进行的蚀刻制程完成之后，可对开口125进行湿式清洁制程。湿式清洁制程有助于移除开口125中的残留物。在一些实施例中，湿式清洁制程可采用酸及/或碱溶液。
图30与图31显示一些实施例中，形成硬遮罩层73的步骤。在本发明一些实施例中，硬遮罩层73与第二硬遮罩层124由相同材料形成，比如氮化硅。硬遮罩层73与第二硬遮罩层124亦可由不同材料形成。举例来说，顺应性形成硬遮罩层73的方法可采用原子层沉积或化学气相沉积，使硬遮罩层73的水平部分与垂直部分的厚度实质上彼此相同，其差异可小于水平部分厚度的约10％。形成硬遮罩层73可减少开口125的水平宽度(如图28与图29所示)，进而缩小后续形成的隔离区宽度。在本发明其他实施例中，可省略形成硬遮罩层73的步骤。
图32与图33显示移除开口125中的硬遮罩层73与第一硬遮罩层122的底部，以及形成沟槽141之后的结构。硬遮罩层73的移除方法可为非等向的蚀刻制程，直到露出第一硬遮罩层122。接着可蚀刻第一硬遮罩层122与栅极填充层98以形成沟槽141，其延伸至隔离区62的上表面。应注意的是，沟槽141亦可部分地延伸穿过层间介电层90。在一些实施例中，层间介电层90中的沟槽141的最底侧表面，高于图33所示的沟槽141的最底侧表面。换言之，层间介电层90中的沟槽141的最底侧表面高于隔离区62的上表面。
在本发明一些实施例中，蚀刻采用的制程气体(但不限于)氯气、三氯化硼、氩气、甲烷、四氟化碳、或上述的组合。蚀刻栅极填充层98的制程压力介于约2.5mtorr至约25mtorr之间。在主要蚀刻中施加射频功率，其可介于约250瓦至约2500瓦之间。沟槽141的下表面达到栅极填充层98的下表面时，即可停止蚀刻。在其他实施例中，当沟槽141的下表面处于隔离区62的上表面与下表面之间时，即可停止蚀刻。此外，图33所示的层间介电层90包含阶状物221。
在形成沟槽141之后，对沟槽141进行等离子体处理制程。具体而言，等离子体处理制程为氢气等离子体处理制程，用于修复沟槽141的侧壁上的表面损伤。在一些实施例中，在将介电材料填入沟槽141的预处理制程中，完成氢气等离子体处理制程。在其他实施例中，在将介电材料填入沟槽141的制程时，完成氢气等离子体处理制程。沟槽141的侧壁的等离子体处理制程细节将搭配图34与图35说明如下。
接着如图34与图35所示，将介电材料填入沟槽141。在所述实施例中，将第一介电层142与第二介电层144填入沟槽141，且上述介电材料可或可不包含相同的介电材料。第一介电层142与第二介电层144的合适材料可包含氮化硅、氮氧化硅、碳化硅、或类似物，且其形成方法可为物理气相沉积、化学气相沉积、原子层沉积、或其他合适的沉积方法。
在一些实施例中，第一介电层142与第二介电层144包含不同沉积方法所形成的相同材料。举例来说，第一介电层142包含等离子体辅助原子层沉积制程所形成的氮化硅，而第二介电层144包含等离子体辅助化学气相沉积制程所形成的氮化硅。
在一些实施例中，在等离子体辅助原子层沉积制程的每一步骤时，将第一氮气、第二氮气、与氢气输送至等离子体辅助原子层沉积制程腔室中。第一氮气作为反应物或净化气体。第二氮气为载气。第二氮气用于承载二碘硅烷。
等离子体辅助原子层沉积制程包含四个步骤。第一步骤为源进料制程。第二步骤为第一净化制程。第三步骤为射频开启制程。第四步骤为第二净化制程。在等离子体辅助原子层沉积制程中，经由多种阀件提供含二碘硅烷的前驱物、氮气、与氢气至等离子体辅助原子层沉积制程的腔室。只在第一步骤开启二碘硅烷阀，并在其他步骤关闭二碘硅烷阀。换言之，只有在第一步骤提供前驱物(二碘硅烷)至等离子体辅助原子层沉积制程。在所有四个步骤中可开启氮气阀与氢气阀。换言之，等离子体辅助原子层沉积制程的所有四个步骤可取用氮气与氢气。在第三步骤开启射频等离子体，并在其他三个步骤关闭射频等离子体。在第一步骤中，施加含二碘硅烷的前驱物至腔室，而第一介电层142与第二介电层144形成于腔室中。二碘硅烷包含sih2i2。前驱物通过吸附制程保留在沟槽141的侧壁。在第二步骤中，施加第一氮气至沟槽141的侧壁。第一氮气作为净化气体已移除未吸附的二碘硅烷。在第三步骤中，开启射频等离子体并对沟槽141的侧壁进行氮气等离子体处理(如第一氮气)。前驱物与氮气等离子体反应形成氮化硅层于沟槽141的侧壁上。在第三步骤时，开启射频源之后的氢气可作为氢气等离子体处理，以修复沟槽141的侧壁上的损伤。具体而言，在多种制作制程时(比如形成沟槽141所用的蚀刻制程)，会形成金属氧化物材料于沟槽141的侧壁上。金属氧化物材料可视作沟槽141的侧壁上的损伤。在氢气等离子体处理时，氢气等离子体与金属氧化物材料反应，以将金属氧化物材料转换成金属材料。具体而言，氢气等离子体处理所产生的氧化还原反应，可还原金属氧化物材料的氧化物部分。氧化还原反应制程的结果为金属氧化物材料转变成金属材料。如此一来，可修复沟槽141的侧壁上的损伤。在第四步骤中，净化制程采用第一氮气移除沟槽141的侧壁上未反应的材料。未反应的材料包含任何用于等离子体辅助元子层沉积制程的合适材料，比如未反应的二碘硅烷。
在一些实施例中，可对沟槽141的侧壁原位进行等离子体辅助原子层沉积制程中的氢气等离子体处理。换言之，在沉积第一介电层142时可完成氢气等离子体处理。在其他实施例中，氢气等离子体处理与沉积第一介电层142，是在相同腔室中发生的两种不同的等离子体辅助原子层沉积制程，称作预处理等离子体辅助原子层沉积制程与基体等离子体辅助原子层沉积制程。
在一些实施例中，预处理的等离子体辅助原子层沉积制程亦包含四个步骤。第一步骤为源进料制程，亦可称作前驱物步骤。前驱物包含二碘硅烷。在一些实施例中，对鳍状场效晶体管施加前驱物约2秒(在0.1秒至10秒之间)。前驱物通过吸附制程停留在沟槽侧壁约2秒，但不与沟槽材料反应。
第二步骤为第一净化制程，其自腔室移除多余的前驱物材料。第一净化制程为氮气净化制程。在一些实施例中，对鳍状场效晶体管进行第一净化制程约1秒(比如0.1秒至10秒)。第三步骤为射频开启制程，其又称作氮化步骤。在氮化步骤时，开启射频源之后，前驱物材料中的硅与氮气反应以形成氮化硅。在第三步骤时，开启射频源之后，氢气与金属氧化物材料反应，以将金属氧化物材料转变成金属材料。在一些实施例中，对鳍状场效晶体管进行氮化步骤约30秒(比如约10秒至100秒)。第四步骤为第二净化制程，其自腔室移除未反应的材料。在一些实施例中，对鳍状场效晶体管进行第二净化制程约0.1秒(比如0.1秒至10秒)。在一些实施例中，对鳍状场效晶体管装置进行预处理的等离子体辅助原子层沉积制程的循环数目为8，但一些其他实施例可采用更多数目或更少数目的循环。
在预处理的等离子体辅助原子层沉积制程时，依据下述参数设定腔室。腔室压力为约22.5torr(5torr至50torr)。前驱物材料(二碘硅烷)的流速为9slm(1slm至20slm)。可由氮气载气(第二氮气)输送前驱物。氮气载气的流速为9slm。第一氮气(净化气体)的流速为31slm(5slm至50slm)。对所有步骤而言，氢气流速为5sccm(1sccm至100sccm)。在等离子体步骤时，施加至腔室的射频源功率为约800w(200w至1500w，且频率为13.56mhz)。值得注意的是，在预处理的等离子体辅助原子层沉积制程时，可施加第三氮气至腔室。第三氮气用于保护晶圆背面。第三氮气的流速为约0.2slm。
在一些实施例中，基体等离子体辅助原子层沉积制程亦包含四个步骤。第一步骤为前驱物步骤。前驱物为二碘硅烷。在一些实施例中，对鳍状场效晶体管施加前驱物约0.3秒(约0.1秒至10秒)。与预处理等离子体辅助原子层沉积制程类似，前驱物由吸附制程贴附至鳍状场效晶体管的表面，差别在时间自约2秒减少至约0.3秒。
第二步骤为第一净化制程，其自腔室移除多余的前驱物材料。在一些实施例中，对鳍状场效晶体管进行第一净化制程约1秒(比如0.1秒至10秒)。第三步骤为氮化步骤。在氮化步骤时，开启等离子体之后的前驱物材料中的硅与氮气反应以形成氮化硅。氮化步骤中形成的氮化硅为第一介电层142的部分。在一些实施例中，对鳍状场效晶体管进行氮化步骤约1.6秒(比如约0.1秒至10秒)。第四步骤为第二净化制程，其自腔室移除未反应的材料。在一些实施例中，对鳍状场效晶体管进行第二净化制程约0.1秒(0.1秒至10秒)。对鳍状场效晶体管进行基体等离子体辅助原子层沉积制程，直到形成第一介电层142。在一些实施例中，对鳍状场效晶体管装置进行的基体等离子体辅助原子层沉积制程的循环数目，大于或等于预处理的等离子体辅助原子层沉积制程的循环数目。举例来说，对鳍状场效晶体管装置进行的基体等离子体辅助原子层沉积制程的循环总数目为560，但一些其他实施例可采用更多或更少的循环数目。
在基体等离子体辅助原子层沉积制程时，腔室压力为约15torr(5torr至50torr)。前驱物材料(二碘硅烷)的流速为9slm(1slm至20slm)。可由氮气载气(如第二氮气)输送前驱物。第一氮气的流速为31slm(5slm至50slm)。氢气流速为5sccm(1sccm至100sccm)。在等离子体步骤时，施加至腔室的射频源功率为约800w(200w至1500w且频率为13.56mhz)。值得注意的是，在基体等离子体辅助原子层沉积制程时，输送第三氮气至腔室。第三氮气用于保护晶圆背面。第三氮气的流速为约0.2slm。
上述等离子体辅助原子层沉积制程的操作温度为约450℃(比如约200℃至约700℃)。在一些实施例中，上述制程所用的等离子体为直接电容耦合等离子体。上述等离子体辅助原子层沉积制程由间隔约12mm(比如约1mm至约100mm)的淋浴头/基座进行。再填充的氮化硅组成包含46.7％的硅、42.6％的氮、与10.1％的氧。上述比例为某一种原子相对于所有原子数目的比例。再填充氮化是的密度为约2.92g/cm3。再填充的氮化硅的膜应力为约0.05gpa。
本发明实施例具有一些有利特征。通过修复沟槽141的侧壁上的表面损伤，可改善整体晶圆不一致的临界电压。实验结果指出切割金属栅极制程会使临界电压偏离。实验结果亦指出若装置未修复沟槽141的侧壁上的表面损伤，则鳍状场效晶体管的临界电压偏离可大于或等于约28mv。若在填入隔离区之前修复沟槽141的侧壁上的表面损伤，则鳍状场效晶体管的临界电压偏离可降低至约14mv。在其他实施例中，上述制程可用于5纳米制程。通过在填入隔离区之前修复沟槽141的侧壁上的表面损伤，鳍状场效晶体管的临界电压偏离可降低至约10mv。此外，实验结果亦指出若在形成装置时未修复沟槽141的侧壁上的表面损伤，鳍状场效晶体管的崩溃电压为约4.5v至约7v。若在填入隔离区之前修复沟槽141的侧壁上的表面损伤，鳍状场效晶体管的崩溃电压为约6v至约7v。
通过修复沟槽141的侧壁上的表面损伤，可改善晶圆的其他效能参数。实验结果指出若未修复装置的沟槽141的侧壁上的表面损伤，稀氢氟酸对第一介电层142的蚀刻速率为约
此外，实验结果指出若装置未修复沟槽141的侧壁上的表面损伤，x光的杂质(如氯)分析显示第一介电层142的杂质为约0.9％。在填入隔离区之前修复沟槽141的侧壁上的表面损伤，x光的杂质(如氯)分析显示第一介电层142的杂质为约0％。此外，实验结果指出若装置未修复沟槽141的侧壁上的表面损伤，第一介电层142的应力为约0.58gpa。在填入隔离区之前修复沟槽141的侧壁上的表面损伤，薄膜应力可为约0.05gpa。
如图34所示，第一介电层142部分地填入沟槽141。具体而言，沟槽141的中间部分未填有第一介电层142。第二介电层144填入沟槽141的中间部分。换言之，至少一部分的第二介电层144延伸至第一介电层142中。
如图36与图37所示，进行平坦化制程如化学机械研磨制程以移除第一硬遮罩层122、第二硬遮罩层124、以及第一介电层142与第二介电层144的多余部分。平坦化制程亦可移除栅极填充层98的部分。
接着可形成接点(未图示)于金属栅极上以电性连接至金属栅极，并形成接点于外延的源极/漏极区上以电性连接至外延的源极/漏极区。为形成接点，形成第二层间介电层于层间介电层90上。在一些实施例中，第二层间介电层的组成为介电材料如磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、未掺杂的硅酸盐玻璃、或类似物，且其沉积方法可为任何合适方法如化学气相沉积或等离子体辅助化学气相沉积。在一些实施例中，第二层间介电层为可流动的化学气相沉积法所形成的可流动膜，但亦可采用其他技术。形成接点开口穿过层间介电层90及/或第二层间介电层，以露出源极/漏极区与金属栅极。接点开口的形成方法可采用任何合适的光微影或蚀刻技术。接着将导电材料填入接点开口以形成接点。在一些实施例中，在填入接点开口以形成接点之前，先形成硅化物区(未图示)于源极/漏极区上。
接着如图38所示的另一实施例，以介电材料填入沟槽141。在所述例子中，沟槽141填有单一介电层。图38所示的实施例与图34类似，差别在于采用单一介电材料填入沟槽141。
如图39所示，进行平坦化制程如化学机械研磨制程，以移除第一硬遮罩层122、第二硬遮罩层124、与第一介电层142的多余部分。
实施例可达多种优点。通过在形成金属栅极切点之前形成置换金属栅极，可改善金属栅极的沉积。金属栅极切割可产生狭窄的区域(比如在鳍状物与金属栅极切点之间)，其可能在后续沉积以填充或覆盖的制程中产生问题。因此在金属栅极之后形成金属栅极切点，可减少这些有问题的区域数目。举例来说，采用此处所述的技术，可更一致地沉积功函数层、阻障层、或栅极填充层并具有更高的填充效率，特别是在金属栅极切割区中。在此方式中，可减少制程缺陷并增进装置效能。
在一实施例中，半导体装置的形成方法包括：蚀刻栅极结构以形成沟槽延伸至栅极结构中，其中沟槽的侧壁包括金属氧化物材料；对沟槽的侧壁进行侧壁处理制程，其中侧壁处理制程的结果为移除金属氧化物材料；以及将第一介电材料填入沟槽以形成介电区，其中介电区接触栅极结构的侧壁。
在一实施例中，上述方法还包括在蚀刻栅极结构的步骤之前，形成第一鳍状物与第二鳍状物于基版上，其中第一鳍状物与第二鳍状物相邻；形成栅极结构，以延伸于第一鳍状物与第二鳍状物上；以及沉积第二介电材料以围绕栅极结构。
在一实施例中，第一介电材料为氮化硅。
在一实施例中，蚀刻栅极结构以形成沟槽延伸至栅极结构中的步骤包括：沉积硬遮罩层栅极结构上；图案化硬遮罩层；以及在图案化硬遮罩层之后，采用硬遮罩层作为蚀刻遮罩并蚀刻栅极结构。
在一实施例中，在等离子体辅助原子层沉积制程中完成侧壁处理制程。
在一实施例中，对沟槽侧壁进行侧壁处理制程的步骤与将第一介电材料填入沟槽的步骤在相同腔室中完成。
在一实施例中，侧壁处理制程为氢气等离子体处理制程。
在一实施例中，侧壁处理制程是在等离子体辅助原子层沉积制程的步骤中开启射频功率。
在一实施例中，半导体装置的形成方法包括：形成第一鳍状物与第二鳍状物于基板上，其中第一鳍状物与第二鳍状物隔有隔离区；形成栅极结构以延伸于第一鳍状物与第二鳍状物上；蚀刻栅极结构以形成沟槽延伸至栅极结构之中以及第一鳍状物与第二鳍状物之间；对沟槽侧壁进行侧壁处理制程，以将金属氧化物材料转换成金属材料；以及将第一介电材料填入沟槽以形成第一介电区，其中第一介电区接触栅极结构的侧壁。
在一实施例中，第一介电材料为氮化硅。
在一实施例中，侧壁处理制程为在等离子体辅助原子层沉积制程中完成的氢气等离子体处理制程。
在一实施例中，等离子体辅助原子层沉积制程包括源进料步骤以及源进料步骤之后的开启射频步骤，其中源进料步骤提供二碘硅烷组成的前驱物，且在开启射频步骤中完成氢气等离子体处理制程。
在一实施例中，上述方法还包括：沉积第二介电材料以形成第二介电区于第一介电区上，其中第二介电区的至少一部分延伸至第一介电区中。
在一实施例中，半导体装置的形成方法包括：形成第一鳍状物与第二鳍状物于基板上，其中第一鳍状物与第二鳍状物隔有隔离区；形成栅极结构以延伸于第一鳍状物与第二鳍状物上；蚀刻栅极结构以形成沟槽延伸至栅极结构中；对沟槽的侧壁进行第一等离子体辅助原子层沉积制程，以移除沟槽的侧壁上的金属氧化物材料；以及进行第二等离子体辅助原子层沉积制程，将介电材料填入沟槽以形成介电区，其中第一等离子体辅助原子层沉积制程与第二等离子体辅助原子层沉积制程是完成于相同腔室中。
在一实施例中，栅极结构为金属栅极结构，其包含栅极介电层、栅极介电层上的功函数层、以及功函数层上的栅极填充层，且其中栅极介电层、功函数层、与栅极填充层接触介电区。
在一实施例中，第一等离子体辅助原子层沉积制程为预处理的等离子体辅助原子层沉积制程，而第二等离子体辅助原子层沉积制程为预处理的等离子体辅助原子层沉积制程之后进行的基体等离子体辅助原子层沉积制程。
在一实施例中，预处理的等离子体辅助原子层沉积制程包括对沟槽按序进行源进料步骤、第一净化步骤、氮化步骤、与第二净化步骤，其中在源进料步骤中提供含硅前驱物，且在预处理的等离子体辅助原子层沉积制程的所有四个步骤提供氮气，且氮化步骤中前驱物的硅与氮气反应形成氮化硅；以及基体等离子体辅助原子层沉积制程包括对沟槽按序进行源进料步骤、第一净化步骤、氮化步骤、与第二净化步骤，且在氮化步骤中形成氮化硅层。
在一实施例中，预处理的等离子体辅助原子层沉积制程中的源进料步骤历时约2秒；以及基体等离子体辅助原子层沉积制程中的源进料步骤历时约0.3秒。
在一实施例中，预处理的等离子体辅助原子层沉积制程中的氮化步骤历时约30秒；以及基体等离子体辅助原子层沉积制程中的氮化步骤历时约1.6秒。
在一实施例中，前驱物为二碘硅烷。
上述实施例的特征有利于本技术领域中技术人员理解本发明实施例。本技术领域中技术人员应理解可采用本发明作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明精神与范围，并可在未脱离本发明的精神与范围的前提下进行改变、替换、或变动。
1.一种半导体装置的形成方法，包括：
蚀刻一栅极结构以形成一沟槽延伸至该栅极结构中，其中该沟槽的侧壁包括一金属氧化物材料；
对该沟槽的侧壁进行一侧壁处理制程，其中该侧壁处理制程的结果为移除该金属氧化物材料；以及
将一第一介电材料填入该沟槽以形成一介电区，其中该介电区接触该栅极结构的侧壁。
技术总结