本揭露是关于一种制造半导体装置的方法。
背景技术：
鳍式场效晶体管(finfield-effecttransistor；finfet)装置的效能可通过修改finfet装置的临限电压来调整。调整finfet装置的临限电压的一种方法是通过利用离子植入来对finfet装置的鳍片的通道区进行掺杂。需要一种调整临限电压以改良finfet装置的效能的方法。
技术实现要素：
根据本揭露的一些实施例，一种制造半导体装置的方法包括在一基板上设置两个或两个以上鳍片，该些鳍片各自具有一初始鳍片轮廓；及在鳍片中的一第一鳍片及一第二鳍片上生长一牺牲氧化物层。方法进一步包括：蚀刻第一鳍片及第二鳍片的牺牲氧化物层以修整第一鳍片及第二鳍片且产生第一鳍片及该第二鳍片的次一鳍片轮廓；及重复生长步骤及蚀刻步骤以修整第一鳍片及第一鳍片，其中生长步骤及蚀刻步骤针对第一鳍片及第二鳍片的重复次数为不同的。方法亦包括在鳍片上方分别形成栅极结构。
根据本揭露的一些实施例，用于修改一第一鳍片及一第二鳍片的一轮廓的方法包括选择第一鳍片及第二鳍片的一第一区以通过选择性暴露第一鳍片及第二鳍片的第一区来修整。方法亦包括湿式蚀刻第一鳍片及第二鳍片的经暴露第一区以移除设置于第一鳍片及第二鳍片的第一区上的第一氧化物；氧化第一鳍片及第二鳍片的经暴露第一区以生长第二氧化物；及重复湿式蚀刻步骤及氧化步骤以修整第一鳍片及第二鳍片，使得针对第一鳍片及第二鳍片的湿式蚀刻步骤及氧化步骤的重复次数不同。
根据本揭露的一些实施例，一种制造半导体装置的方法包括通过在一基板上设置具有一初始鳍片轮廓的两个或两个以上鳍片而提供一鳍片结构。方法亦包括在鳍片上生长一牺牲氧化物层；蚀刻鳍片上的牺牲氧化物层以修整鳍片且产生每一鳍片的次一鳍片轮廓；及重复生长步骤及蚀刻步骤以修整鳍片，使得生长步骤及蚀刻步骤针对鳍片中至少两个鳍片的重复次数为不同的；以及在鳍片上方分别形成栅极结构。
附图说明
本揭露在与随附附图一起研读时自以下详细描述被最佳地理解。应强调的是，根据行业中的标准实践，各种特征并非按比例绘制且仅出于说明目的而使用。实际上，各种特征的尺寸为了论述清楚可经任意地增大或减小。
图1a示意性地图示根据本揭露的一些实施例的例示性finfet装置的透视图；
图1b示意性地图示根据本揭露的一些实施例的具有多个鳍片的例示性finfet装置的透视图；
图2a图示根据本揭露的一些实施例的半导体装置制造制程的各种阶段中的一者；
图2b及图2c图示根据本揭露的一些实施例的半导体装置制造制程的各种阶段中的一者；
图2d图示根据本揭露的一些实施例的半导体装置制造制程的各种阶段中的一者；
图2e及图2f图示根据本揭露的一些实施例的半导体装置制造制程的各种阶段中的一者；
图2g及图2h图示根据本揭露的一些实施例的半导体装置制造制程的各种阶段中的一者；
图3a图示根据本揭露的一些实施例的制造finfet装置的制程步骤；
图3b图示根据本揭露的一些实施例的调整finfet装置的鳍片轮廓的制程步骤；
图4a图示根据本揭露的一些实施例的finfet装置的经调整鳍片轮廓；
图4b图示根据本揭露的一些实施例的finfet装置的经调整鳍片轮廓的鳍片轮廓尺寸的表；
图4c及图4d图示根据本揭露的一些实施例的具有扭曲形状的finfet装置的经调整鳍片轮廓的放大部分；
图5图示根据本揭露的一些实施例的finfet装置的鳍片的横截面图；
图6a、图6b、图6c及图6d图示根据本揭露的一些实施例的finfet装置的鳍片的电流密度；
图7a及图7b图示根据本揭露的一些实施例的具有具不同功函数的两个不同栅极电极的finfet装置；
图7c及图7d图示根据本揭露的一些实施例的具有不同功函数的两个不同栅极电极的finfet装置；
图8示意性地图示根据本揭露的一些实施例的用于调整finfet装置的鳍片轮廓的制程流程。
【符号说明】
1...鳍式场效晶体管装置
2...鳍式场效晶体管(finfet)装置
4...半导体装置
5...横截面剖视图
6...半导体装置
7...半导体装置
8...半导体装置
9...半导体装置
10...基板
20...鳍片
20a...上部部件
20b...下部部件
22...通道区
30...隔离绝缘层
32...源极区
34...漏极区
35...栅极介电层
40...牺牲栅极结构
41...牺牲栅极介电层
42...栅极电极
45...牺牲栅极电极层
47...侧壁间隔物
49...栅极空间
50...层间介电质层
60...源极/漏极磊晶层
202...步骤
204...步骤
206...步骤
208...步骤/移除步骤
209...步骤/重新生长步骤
210...步骤/鳍片
212...浅沟槽隔离(sti)
214...牺牲栅极介电层/牺牲栅极介电质
216...牺牲栅极氧化物层/牺牲栅极氧化物
216’...牺牲栅极氧化物
218...线
222...栅极介电层
224...金属层
302...顶表面
304...顶表面
320...鳍片
402...顶部指示位准
404...中间指示位准
406...底部指示位准
408...顶表面位准
410...扭曲形状
412...扭曲形状
414...鳍片高度
416...鳍片高度
418...鳍片顶部损耗
420...浅沟槽隔离高度损耗
422...初始轮廓
423...顶表面
450...半径
452...扭曲形状
454...扭曲形状
456...点
502...通道区
504...漏极区
506...源极区
510...顶表面
512...高度
514...初始高度
516...通道高度
518...源极/漏极底部位准
520...通道
522...顶表面
530...侧壁间隔物
610...区域
615...区域
620...区域
625...区域
630...区域
635...区域
640...区域
645...区域
650...区域
655...区域
702...栅极结构
704...栅极结构
800...方法
a1...半导体装置
a2...半导体装置
a3...半导体装置
a4...半导体装置
a5...半导体装置
b1...半导体装置
b2...半导体装置
b3...半导体装置
b4...半导体装置
p1...间距
w1...宽度
h1...高度
r1...蚀刻速率
r2...蚀刻速率
s802...操作
s804...操作
s806...操作
s808...操作
s810...操作
t1...表
具体实施方式
以下揭示内容提供用于实施所提供标的的不同特征的许多不同实施例或实例。组件及配置的特定实例在下文予以描述以简化本揭露。当然，此等仅为实例且并不意欲为限制性的。举例而言，在以下描述内容中第一特征在第二特征上方或上的形成可包括第一特征及第二特征直接接触地形成的实施例，且亦可包括额外特征可形成于第一特征与第二特征之间使得第一特征及第二特征可不直接接触的实施例。此外，本揭露在各种实例中可重复参考数字及/或字母。此重复是出于简单及清楚的目的，且本身并不指明各种实施例及/或所论述组态之间的关系。
另外，空间相对术语，诸如“下面”、“下方”、“下部”、“上方”、“上部”及类似者本文中可为易于描述而使用以描述如诸图中图示的一个元件或特征与另外元件或特征的关系。空间相对术语意欲涵盖装置在使用或操作中除诸图中描绘的定向外的不同定向。设备/装置可以其他方式定向(旋转90度或处于其他定向)，且本文中使用的空间相对描述词可因此同样予以解译。此外，术语“由……制成”可意谓“包含”或“由……组成”。在本揭露中，片语“a、b及c中的一者”意谓“a、b及/或c”(a、b、c、a及b、a及c、b及c，或a、b及c)，且并不意谓来自a的一个元件、来自b的一个元件及来自c的一个元件，除非以其他方式描述。
本揭露大致上是关于制造鳍式场效晶体管(finfield-effecttransistor；finfet)装置的制程，且更具体而言是关于用于调整finfet装置的临限电压的制程。在半导体装置制造中，离子植入用于调整finfet装置中鳍片(通道区)的掺杂剂的浓度，以调整finfet装置的临限电压(thresholdvoltage，vt)。临限电压取决于掺杂剂的浓度及类型(n或p型)。n型finfet装置的临限电压可随着增大鳍片的掺杂剂浓度而增大，且p型finfet装置的临限电压可随着增大鳍片的掺杂剂浓度而减低。
当离子植入操作用以调整临限电压时，氧化物层，例如栅极介电层在鳍片的中间部分中沉积于鳍片的通道区中。在一些实施例中，栅极介电层为适合于周边电路、输入输出(input/output；i/o)电路的具有在约30nm至约40nm范围内的厚度的厚介电层，且因此厚的栅极介电层为i/o介电层(例如，i/o氧化物)。通道区是在鳍片的源极区与漏极区之间。光阻图案形成于基板上方以使经受离子植入的目标区开放。离子植入通过鳍片的通道区中的栅极介电层执行。栅极介电层可减小归因于离子植入的对鳍片的晶态结构的损害。因此，在一些实施例中，鳍片的通道区中的栅极介电层为牺牲层。接着，在一些实施例中，在鳍片的源极区及漏极区恰当地掺杂有杂质之前及/或在源极及漏极磊晶区生长于鳍片的两个末端处之前，牺牲多晶硅层、多晶硅栅极(polygate)沉积于栅极介电层上。最终，牺牲栅极介电层及牺牲多晶硅层自鳍片的中间部分移除，且栅极介电质及栅极电极沉积于鳍片的中间部分上以产生栅极触点。
使得finfet装置的宽度变宽(使得临界尺寸(criticaldimension；cd)变大)，可以相应地增大finfet装置的接通状态电流(ion)，相较于具有较薄鳍片的装置而言。亦观测到，当鳍片具有较宽底部及较窄顶部时，断开状态漏电流(ioff)实质上会增大，且漏电流的增大主要是归因于鳍片的较宽底部附近的电流。在一些实施例中，增大的漏电流通过在离子植入制程期间越过鳍片的高度的不均一掺杂引起。在一些实施例中，非均一掺杂是归因于防止关于离子植入的离子束到达鳍片的数个部分的相邻鳍片的屏蔽效应。本揭露是针对用于制造具有各种临限电压及改良的泄露效能的finfet装置的方法。
在一些实施例中，需要减小漏极诱发能带减低(drain-inducedbarrierlowering；dibl)且减小漏电流。在一些实施例中，鳍片轮廓经修整，使得鳍片的临界尺寸减小以调整所得finfet装置的临限电压。举例而言，在一些实施例中，finfet装置的鳍片的宽度自顶部至底部减小，且鳍片宽度在底部处减小得更多以使得鳍片侧面垂直度更大以增大临限电压、以减小漏极诱发能带减低且减小漏电流。在一些实施例中，鳍片20的一或多个区经选择性地修整，使得氧化及蚀刻经选择性地施加至区，例如以相较于顶部在底部处移除鳍片20的更多材料。在本揭露中，finfet装置的临限电压通过在使用离子植入操作或不使用离子植入操作情况下修改鳍片通道的形状的轮廓来调整。
图1a示意性地图示根据本揭露的一些实施例的例示性finfet装置1的透视图。finfet装置1包括基板10、鳍片20(例如，鳍片结构)、栅极介电层35及栅极电极42外加其他特征。在一些实施例中，基板10为硅基板。替代地，如下文将描述，基板10可包含另一元素半导体，诸如锗；化合物半导体，包括第iv-iv族化合物半导体、第iii-v族化合物半导体；或前述两者的组成物。鳍片20设置于基板上方。鳍片20可由与基板10相同的材料形成，且可自基板10突出。在一些实施例中，鳍片20由硅制成。在一些实例中，基板10为绝缘体上硅(silicon-on-insulator；soi)基板。鳍片20可为本征(intrinsic)的，且可适当掺杂有n型杂质或p型杂质。在一些实施例中，源极区32及漏极区34经重度掺杂，且可含有在约5×1019cm-3至1×1020cm-3的范围内的浓度的杂质，而通道区22，例如栅极区未经掺杂或经轻度掺杂。
鳍片20的高度包括上部部件20a及下部部件20b。下部部件20b可嵌入于隔离绝缘层30中，且鳍片20的上部部件20a可自隔离绝缘层30突出。上部部件20a在栅极电极42下方沿着上部部件20a的长度的中间部分为通道区22，且上部部件20a的两个末端区为源极区32及漏极区34。在一些实例中，包括具有两个或两个以上通道的两个或两个以上鳍片20的鳍片结构形成于基板10上。具有两个或两个以上通道的finfet装置关于图1b予以描述。鳍片20之间的空间及/或一个鳍片结构与形成于基板10上方的另一元件之间的空间通过隔离绝缘层30填充。在一些实施例中，隔离绝缘层30为填充有绝缘材料的“浅沟槽隔离(shallow-trench-isolation；sti)”层。用于隔离绝缘层30绝缘材料可包括氧化硅、氮化硅、氮氧化硅(sion)、siocn、氟硅酸盐玻璃(fluorine-dopedsilicateglass；fsg)或低k介电材料或其他合适材料。
自隔离绝缘层30突出的上部部件20a的通道区22通过栅极介电层35覆盖，且栅极介电层35进一步通过栅极电极42覆盖。上部部件20a的并未通过栅极电极42覆盖的数个部分，例如，源极区32及漏极区34充当金属氧化物场效晶体管(metaloxidesemiconductorfieldeffecttransistor；mosfet)的源极及漏极。
在某些实施例中，栅极介电层35包括介电材料，诸如氧化硅、氮化硅或高k介电材料、其他合适介电材料及/或前述各者的组合。高k介电材料的实例包括hfo2、hfsio、hfsion、hftao、hftio、hfzro、氧化锆、氧化铝、氧化钛、二氧化铪-氧化铝(hfo2-al2o3)合金、其他合适高k介电材料，及/或前述各者的组合。
栅极电极42可由诸如以下各者的合适材料的一或多个层制成：多晶硅、铝、铜、钛、钽、钨、钴、钼、氮化钽、硅化镍、硅化钴、tin、wn、tial、tialn、tacn、tac、tasin、金属合金，或其他合适材料，及/或前述各者的组合。在一些实施例中，栅极电极42形成于通道区22上方，且延伸以覆盖通道区22的侧壁且覆盖隔离绝缘层30的数个部分。一或多个finfet可基于如图1a及图1b中所示的半导体鳍片制造。
在一些实施例中，一或多个功函数调整层(图中未展示)可插入于栅极介电层与栅极电极之间。功函数调整层由导电材料制成，诸如tin、tan、taalc、tic、tac、co、al、tial、hfti、tisi、tasi、nisi、ptsi或tialc或任何其他合适材料的单一层，或此等材料中两者或两者以上的组合的多层。对于n型通道finfet装置(n通道finfet装置)，tan、taalc、tin、tic、co、tial、hfti、tisi及tasi或任何其他合适材料中的一或多者用作功函数调整层，且对于p通道finfet装置而言，tialc、al、tial、tan、taalc、tin、tic及co或任何其他合适材料中的一或多者用作功函数调整层。功函数调整层对于n通道finfet装置及p型通道finfet装置(p通道finfet装置)分离地形成，此是因为p通道可使用不同金属层。功函数调整层的使用关于图7a至图7d更详细地描述。
亦形成于鳍片20中的源极区32及漏极区34在源极区32及漏极区34中适当掺杂有杂质。在一些实施例中，源极区及漏极区并非鳍片20的部分，而是使用适当材料磊晶地生长于鳍片20的两个末端处。si或ge与诸如co、ni、w、ti或ta或者任何其他合适材料的合金可形成于源极区及漏极区上以产生源极触点及漏极触点。
图1b示意性地图示根据本揭露的一些实施例的具有多个鳍片的例示性finfet装置2的透视图。finfet装置2包括图1a中finfet装置1的基板10、两个或两个以上(例如，三个)鳍片20、栅极介电层35及栅极电极42，外加其他特征。鳍片20可自隔离绝缘层30突出。在一些实施例中，如图1b中所示，单一介电层、栅极介电层35及单一栅极电极42覆盖所有三个鳍片20。鳍片20的次数不限于三个。
在一些实施例中，finfet装置1的组态或finfet装置2的组态用作n型晶体管。在一些实施例中，finfet装置1的组态或finfet装置2的组态用作p型晶体管。用于形成栅极电极层的材料或者n型晶体管及p型晶体管的栅极电极层的对应部分的厚度可不同，以便分别获得针对n型晶体管及p型晶体管的合适功函数位准(workfunctionlevel)。
图2a至图2h图示根据本揭露的一些实施例的半导体装置制造制程的各种阶段。额外操作可在通过图2a至图2h展示的制程之前、期间及之后提供，且下文描述的操作中的一些针对方法的额外实施例可经替换或消除。操作/制程的次序可为可互换的。展示于图2a至图2h中的操作可用于产生展示于本揭露的其他图中的装置。
首先，如图2a中所示，鳍片20使用例如图案化制程形成于基板10上方。基板10取决于设计要求(例如，p型基板或n型基板)可包含各种掺杂区。在一些实施例中，掺杂区可掺杂有p型或n型掺杂剂。举例而言，掺杂区可掺杂有p型掺杂剂，诸如硼或bf2；n型掺杂剂，诸如磷或砷；及/或前述各者的组合。掺杂区可用于n型finfet，或替代地用于p型finfet。
在一些实施例中，基板10由以下各者制成：合适的元素半导体，诸如硅、金刚石或锗；合适的合金或化合物半导体，诸如第iv族化合物半导体(硅锗(sige)、碳化硅(sic)、碳化硅锗(sigec)、gesn、sisn、sigesn)、第iii-v族化合物半导体(例如，砷化镓(gaas)、砷化铟镓(ingaas)、砷化铟(inas)、磷化铟(inp)、锑化铟(insb)、磷化砷镓(gaasp)或磷化镓铟(gainp))或类似者。另外，基板10可包括磊晶层(epitaxiallayer、epi-layer)，该磊晶层可针对效能增强发生应变；及/或可包括绝缘体上硅(soi)结构。
鳍片20可通过任何合适方法图案化。举例而言，鳍片20可使用一或多种光微影制成图案化，该些光微影制程包括双重图案化或多重图案化制程。通常而言，双重图案化或多重图案化制程组合光微影及自对准制程，从而允许图案被产生，该些图案具有例如小于使用单一直接光微影制程以其他方式可获得的间距的间距。举例而言，在一个实施例中，牺牲层形成于基板上方，且使用光微影制程图案化。间隔物使用自对准制程形成于图案化牺牲层旁边。牺牲层接着经移除，且剩余间隔物或芯轴可接着用以图案化鳍片。组合光微影及自对准制程的多重图案化制程通常导致形成一对鳍片。在图2a中，图示三个鳍片20。然而，鳍片的次数不限于三个。在一些实施例中，一或多个虚设鳍片邻接于主动finfet的鳍片20而形成。
在一些实施例中，整个鳍片20由结晶硅形成。在其他实施例中，至少鳍片20的通道区包括sige，其中ge的含量是在约20原子％至50原子％的范围内。当使用sige通道时，sige磊晶层形成于基板10上方，且执行图案化操作。在一些实施例中，相较于通道区具有较低ge浓度的一或多个缓冲半导体层形成于基板10上方。
在形成鳍片之后，隔离绝缘层30(例如，浅沟槽隔离(sti))设置于鳍片20及基板10上方。在一些实施例中，在形成隔离绝缘层30之前，一或多个衬垫层形成于基板10以及鳍片20的底部部分的侧壁上方。在一些实施例中，衬垫层包括形成于基板10及鳍片20的底部部分的侧壁上的第一鳍片衬垫层，及形成于第一鳍片衬垫层上的第二鳍片衬垫层。在一些实施例中，衬垫层中的每一者具有介于约1nm与约20nm之间的厚度。在一些实施例中，第一衬垫层包括氧化硅，且具有介于约0.5nm与约5nm之间的厚度，且第二鳍片衬垫层包括氮化硅且具有介于约0.5nm与约5nm之间的厚度。衬垫层可经由诸如物理气相沉积(physicalvapordeposition；pvd)、化学气相沉积(chemicalvapordeposition；cvd)或原子层沉积(atomiclayerdeposition；ald)的一或多个制程来沉积，尽管可利用任何可接受制程。
在一些实施例中，隔离绝缘层30包括一或多个绝缘材料层，例如通过低压力化学气相沉积(lowpressurechemicalvapordeposition；lpcvd)、电浆cvd或可流动cvd形成的二氧化硅、氮氧化硅及/或氮化硅层。在可流动cvd中，沉积可流动介电材料而非二氧化硅。如名称所暗示，可流动介电材料在沉积期间可“流动”以填充具有高深宽比的间隙或空间。通常，各种化学品被添加至含硅前驱体以允许经沉积膜流动。在一些实施例中，添加氮氢键。可流动介电质前驱体的实例，特别而言可流动氧化硅前驱体，包括硅酸盐、硅氧烷、甲基硅倍半氧烷(methylsilsesqui/oxane；msq)、氢硅倍半氧烷(hydrogensilsesqui/oxane；hsq)、msq/hsq、全氢硅氮烷(perhydrosilazane；tcps)、全氢聚硅氮烷(perhydro-polysilazane；psz)；正硅酸四乙酯(tetraethylorthosilicate；teos)或硅烷胺，诸如三硅烷胺(trisilylamine；tsa)。此等可流动氧化硅材料在多操作制程中形成。在沉积了可流动膜之后，该可流动膜经固化，且接着经退火以移除非所要元素以形成氧化硅。当移除了非所要元素时，可流动膜增加密度并收缩。在一些实施例中，进行多个退火制程。可流动膜经固化并退火一次以上。可流动膜可掺杂有硼及/或磷。在一些实施例中，隔离绝缘层30通过以下各者的一或多个层形成：sog、sio、sion、siocn或氟硅酸盐玻璃(fluorine-dopedsilicateglass；fsg)。
于在鳍片20上方形成隔离绝缘层30之后，平坦化操作经执行以便移除隔离绝缘层30的部分。平坦化操作可包括化学机械研磨(chemicalmechanicalpolishing；cmp)及/或回蚀制程。随后，隔离绝缘层30的在鳍片20的顶表面上方延伸的数个部分及衬垫层在鳍片20的顶表面上方的数个部分使用例如蚀刻制程、化学机械研磨(cmp)或类似者形成。另外，隔离绝缘层30经凹陷以暴露鳍片20的上部部分。在一些实施例中，隔离绝缘层30使用单一蚀刻制程或多个蚀刻制程来凹陷。在隔离绝缘层30由氧化硅制成的一些实施例中，蚀刻制程可例如为干式蚀刻、化学蚀刻或湿式清洁制程。在某些实施例中，部分移除隔离绝缘层30使用湿式蚀刻制程，例如通过将基板浸入氢氟酸(hydrofluoricacid；hf)中来执行。在另一实施例中，部分移除隔离绝缘层30使用干式蚀刻制程来执行。举例而言，可使用一干式蚀刻制程，该干式蚀刻制程使用chf3或bf3作为蚀刻气体。
在形成隔离绝缘层30之后，热制程，例如退火制程可经执行以改良隔离绝缘层30的品质。在某些实施例中，热制程通过在惰性气体氛围，诸如在n2、ar或he氛围中在约900℃至约1050℃的范围内的温度下使用快速热退火(rapidthermalannealing；rta)历时约1.5秒至约10秒来执行。
如图2a中所示，鳍片20在x方向上延伸，且以相等间距p1在y方向上配置。在一些实施例中，鳍片20在此阶段的宽度w1是在约5nm至约40nm的范围内。在一些实施例中，鳍片20的宽度w1是在约7nm至约15nm的范围内。在一些实施例中，在此阶段鳍片20的自隔离绝缘层30的上表面起量测的高度h1是在约50nm至约300nm的范围内。在一些实施例中，鳍片20的高度h1是在约50nm至约100nm的范围内。在一些实施例中，鳍片20的间距p1是在约10nm至约90nm的范围内。在一些实施例中，鳍片20的宽度是在约14nm至约45nm的范围内。鳍片20之间的空间在一些实施例中是在约5nm至约80nm的范围内，且在其他实施例中是在约7nm至约15nm的范围内。
在鳍片20及隔离绝缘层30经形成之后，包括牺牲栅极介电层41及牺牲栅极电极层45的牺牲栅极结构40形成于经暴露鳍片20上方，该些经暴露鳍片随后用作栅极区的通道层，如图2b及图2c中所示。图2b为透视图，且图2c为沿着y方向对应于图2b的线a-a的横截面图。
牺牲栅极介电层41及牺牲栅极电极层45将随后用以界定并形成源极区/漏极区。在一些实施例中，牺牲栅极介电层41及牺牲栅极电极层45通过如下步骤形成：首先沉积牺牲栅极介电层并图案化形成于经暴露鳍片20上方的牺牲栅极介电层，及接着在牺牲栅极介电层上方沉积虚设电极层并图案化该虚设电极层。牺牲栅极介电层41可通过热氧化、cvd、溅镀或此项技术中用于形成牺牲栅极介电层的任何其他已知及所使用方法来形成。在一些实施例中，牺牲栅极介电层41由如下各者制成：一或多种合适介电材料，诸如氧化硅、氮化硅、sicn、sion及sin；低k介电质，诸如经碳掺杂的氧化物；超低k介电质，诸如经多孔碳掺杂的二氧化硅；聚合物，诸如聚酰亚胺；类似者，或前述各者的组合。在一些实施例中，使用sio2。
随后，在牺牲栅极介电层41上方形成牺牲栅极电极层45。在一些实施例中，牺牲栅极电极层45为导电材料且选自包括以下各者的群组：非晶硅、多晶硅、非晶锗、多晶锗、非晶硅锗、多晶硅锗、金属氮化物、金属硅化物、金属氧化物及金属。牺牲栅极电极层可通过pvd、cvd、溅镀沉积或用于沉积导电材料的此项技术中已知并使用的其他技术来沉积。可使用其他导电及非导电材料。在一个实施例中，使用多晶硅。
光罩图案可形成于牺牲栅极电极层45上方以辅助图案化。光罩图案包括第一光罩层及设置于第一光罩层上的第二光罩层。光罩图案包括以下各者的一或多个层：sio2、sicn、sion、氧化铝、氮化硅，或其他合适材料。在一些实施例中，第一光罩层包括氮化硅或sion，且第二光罩层包括氧化硅。通过使用光罩图案作为蚀刻光罩，虚设电极层经图案化成牺牲栅极电极层45。在一些实施例中，介电层亦经图案化以界定牺牲栅极介电层。鳍片20在x方向上延伸，且牺牲栅极结构40在实质上垂直于x方向的y方向上延伸。在图2b及图2c中，图示一个牺牲栅极结构。然而，牺牲栅极结构的次数不限于一个。
另外，侧壁间隔物47形成于牺牲栅极结构40的相对侧壁上，如图2b中所示。侧壁间隔物47包括一或多个介电层。在一个实施例中，侧壁间隔物47由如下各者中的一或多者制成：氧化硅、氮化硅、siocn、sicn、氧化铝、alco或alcn，或者任何其他合适介电材料。侧壁绝缘材料的毯覆层可通过cvd、pvd、ald或其他合适技术形成。接着，各向异性蚀刻对侧壁绝缘材料执行以在栅极结构的两个主要侧上形成一对侧壁绝缘层(侧壁间隔物47)。侧壁绝缘层(侧壁间隔物47)的厚度在一些实施例中是在约5nm至约30nm的范围内，且在其他实施例中是在约10nm至约20nm的范围内。
随后，鳍片20的源极区/漏极区在隔离绝缘层30的上部表面下方向下凹陷。接着，源极/漏极磊晶层60形成于鳍片20的凹入源极/漏极区上方，如图2d中所示。在一些实施例中，源极/漏极磊晶层60为合倂磊晶层，如图2d中所示。在其他实施例中，源极/漏极磊晶层60在不合倂有邻接源极/漏极磊晶层情况下个别地形成于凹入鳍片20上方。
用于源极/漏极磊晶层60的材料可针对n型及p型finfet发生变化，使得一种类型的材料用于n型finfet以施加一拉伸应力于通道区中，且另一类型的材料用于p型finfet以施加压缩应力。举例而言，sip或sic可用以形成n型finfet，且sige或ge可用以形成n型finfet。在一些实施例中，硼(b)掺杂于源极/漏极磊晶层中用于p型finfet。可使用其他材料。在一些实施例中，源极/漏极磊晶层60包括具有不同组成物及/或不同掺杂剂浓度的两种或两种以上磊晶层。源极/漏极磊晶层60可通过cvd、ald、分子束磊晶(molecularbeamepitaxy；mbe)或任何其他合适方法来形成。
在形成了源极/漏极磊晶层60之后，形成层间介电质(interlayerdielectric；ild)层50。在一些实施例中，在形成ild层之前，蚀刻终止层(etchstoplayer；esl)形成于源极/漏极磊晶层60及侧壁间隔物47上方。蚀刻终止层由氮化硅或氮化硅类材料(例如，sion、sicn或siocn)制成。层间介电质层50的材料包括包含si、o、c及/或h的化合物，诸如氧化硅、sicoh及sioc。诸如聚合物的有机材料可用于层间介电质层50。
在形成了层间介电质层50之后，诸如回蚀制程及/或化学机械研磨制程的平坦化操作经执行以暴露牺牲栅极电极层45的上表面，如图2e及图2f中所示。图2e为沿着x方向的横截面图，且图2f为沿着y方向的横截面图。在图2f及图2h中，为了简单起见，仅图示两个鳍片20。
接着，如图2g及图2h中所示，移除牺牲栅极电极层45，借此形成栅极空间49。当牺牲栅极电极层45为多晶硅且层间介电质层50为氧化硅时，诸如氢氧化四甲铵(tetramethylammoniumhydroxide；tmah)溶液的湿式蚀刻剂可用以选择性地移除牺牲栅极电极层。在一些实施例中，如图2g中所示，鳍片20的在栅极空间49下方的是在鳍片20的源极区/漏极区之间的一部分经选择并修整。
图3a图示根据本揭露的一些实施例的制造finfet装置的制程步骤。在每一步骤202、206、208、209及210中，展示具有鳍片20的对应半导体装置a1、a2、a3、a4或a5。图3a的半导体装置为沿着y方向通过图1a的鳍片20的横截面剖视图。在步骤202处，具有牺牲栅极介电层214的鳍片20类似于图2h经暴露。在一些实施例中，基板10的顶部层为与图1a、图1b及图2a至图2d中的隔离绝缘层30一致的隔离绝缘层，例如，浅沟槽隔离(sti)212，鳍片20自该隔离绝缘层，即突出。牺牲栅极介电层214与展示于图2b至图2h中的牺牲栅极介电层41一致。
在步骤204处，牺牲栅极介电质214通过蚀刻制程移除，从而在通道区处暴露鳍片20的顶表面。
在步骤206处，另一牺牲栅极氧化物层216形成于通道区上方，如半导体装置a2中所示。不同于经沉积的栅极介电层214，牺牲栅极氧化物层216通过氧化半导体材料，如氧化鳍片20的通道半导体材料(例如硅)来生长。在一些实施例中，o3用以氧化鳍片20。在其他实施例中，执行使用nh4oh h2o2 h2o(apm)的化学氧化。在一些实施例中，牺牲栅极氧化物层216的厚度是在约1nm至约2nm的范围内。牺牲栅极氧化物层216的厚度可通过调整氧化条件来调整。
在步骤208处，牺牲栅极氧化物216使用湿式蚀刻来移除。在一些实施例中，牺牲栅极氧化物216自鳍片20的侧壁移除，从而使得鳍片20自鳍片20的顶部区至底部区变薄。此外，使用湿式蚀刻，牺牲栅极氧化物216亦自鳍片20的顶表面移除。湿式蚀刻亦移除浅沟槽隔离212的顶部部分，此是因为浅沟槽隔离212亦由氧化硅或氧化硅类绝缘材料制成。在一些实施例中，湿式蚀刻相较于鳍片20的顶部区自底部区移除更多材料。自鳍片20的不同区移除牺牲栅极氧化物216关于图4a及图4b来描述。
在步骤209处，在一些实施例中，另一牺牲栅极氧化物216’重新生长于鳍片上。在一些实施例中，步骤208及步骤209经重复，直至针对鳍片20达成预定义轮廓为止。重复修整步骤208及步骤209关于图3b予以描述。虚线218展示鳍片20及浅沟槽隔离212在执行步骤208之前的轮廓，且因此虚线218可以表示鳍片20及浅沟槽隔离212在执行步骤208之后被移除了多少。在一些实施例中，步骤209可以不被执行，此是因为预定义轮廓已在步骤208处被达成。
在步骤210处，栅极介电层222，例如高k介电层沉积于鳍片20上。在一些实施例中，界面氧化物层在形成高k栅极介电层之前形成。界面氧化物层通过类似于牺牲栅极氧化物层216的操作而形成。高k栅极介电层222可通过化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)或任何其他合适膜形成方法来形成。此外，在步骤210处，金属层224作为栅极电极沉积于栅极介电层222上。在一些实施例中，取决于金属层224的材料，一或多个功函数调整层沉积于金属层224与栅极介电层222之间。
图3b图示根据本揭露的一些实施例的调整例示性finfet装置的鳍片轮廓的制程步骤。图3b展示图3a的鳍片20及邻接于鳍片20的额外鳍片320，该额外鳍片320沉积于诸如图3a的浅沟槽隔离212的隔离绝缘层上。在一些实施例中，图3b包括半导体装置b1、b2、b3及b4，该些装置为沿着y方向通过图1b的鳍片20获得的横截面剖视图。鳍片20及320经受关于图3a描述的相同步骤208及步骤209。通过执行步骤206，在半导体装置b1，例如finfet装置中所示，牺牲栅极氧化物层216生长于鳍片20及320上。牺牲栅极氧化物层216通过使用o3处理使鳍片20及320的半导体材料氧化来生长，该臭氧处理消耗鳍片的半导体材料的一部分来形成氧化物。通过第一次执行步骤208，如半导体装置b2中所示，鳍片20及320的牺牲栅极氧化物层216使用湿式蚀刻移除，且因此半导体装置b2的鳍片20及320相较于半导体装置b1的鳍片20及320变窄。如图3b中所示，重新执行生长步骤209及移除步骤208一次以上。通过执行步骤209，于半导体装置b3中所示，牺牲栅极氧化物216’重新生长于鳍片20及320上。通过第二次执行步骤208，于半导体装置b4中所示，鳍片20及320的牺牲栅极氧化物216’使用湿式蚀刻被移除，且因此半导体装置b4的鳍片20及320相较于半导体装置b2的鳍片20及320变窄。图3b亦展示浅沟槽隔离212的顶表面302以及鳍片20及320的顶表面304。在一些实施例中，步骤209及208执行至多十次，例如五次，或直至达成鳍片20及320的预定义轮廓为止。
如图所示，在每一步骤208中，除使鳍片20及320变窄外，鳍片20及320的顶表面以及浅沟槽隔离212的顶表面亦经蚀刻，且顶表面302及304在每一移除制程之后下降。因此，在执行图3b的步骤之后，鳍片变短且变窄。然而，在一些实施例中，由于亦蚀刻浅沟槽隔离212的顶表面，因此自浅沟槽隔离212的顶表面至鳍片20及320的顶表面界定的鳍片20及320的高度实质上并不改变。在一些实施例中，牺牲栅极氧化物的蚀刻速率r1及浅沟槽隔离212的蚀刻速率r2满足0.9<r1/r2<1.1。当r1/r2为一时，鳍片20及320的高度经准确地维持，在其他满足条件式的范围内，鳍片20及320的高度视为实质上被维持。
图4a图示根据本揭露的一些实施例的finfet装置的经调整鳍片轮廓。图4a的半导体装置4包括了鳍片20及浅沟槽隔离212，半导体装置4图示鳍片20的鳍片轮廓的参数。鳍片20的鳍片轮廓的参数包括鳍片20的顶表面位准408、鳍片20的顶部指示位准402、鳍片20的中间指示位准404，及鳍片20的底部指示位准406。鳍片20在顶部指示位准402处的宽度为鳍片顶部临界尺寸(fintopcd，fintcd)，鳍片20在中间指示位准404处的宽度为鳍片中间临界尺寸(finmiddlecd，finmcd)，且鳍片20在底部指示位准406处的宽度为鳍片底部临界尺寸(finbottomcd，finbcd)。
在一些实施例中，鳍片20的顶表面位准408与顶部指示位准402之间的距离是在鳍片20的高度的10％与15％之间，例如为12％，鳍片20的高度为顶表面408与浅沟槽隔离212的顶表面423之间在浅沟槽隔离高度损耗420之后的距离。鳍片20的顶表面位准408与中间指示位准404之间的距离为鳍片20的高度的50％与60％之间，例如55％。鳍片20的顶表面位准408与底部指示位准406之间的距离为鳍片20的高度的85％与100％之间，例如为约90％。
在一些实施例中，在鳍片20通过应用步骤208及步骤209变窄之后，fintcd被减小约10％，finmcd被减小约12％，且finbcd被减小约15％。
如图4a中所示，半导体装置4与半导体装置b4的左侧部分一致，该半导体装置b4具有鳍片20且已经受步骤208及步骤209一或多次，且鳍片20经变窄。举例而言，在使鳍片20变窄之后，顶表面位准408与顶部指示位准402之间的高度为约6nm。又，在一些实施例中，顶表面位准408与中间指示位准404之间的高度为约26nm，且顶表面位准408与底部指示位准406之间的高度为约44nm。
如图4a中所示，半导体装置4展示鳍片20及浅沟槽隔离212在执行修整步骤208及步骤209以对鳍片20进行调整，例如进行修改或变窄之后的初始轮廓422。又，在一些实施例中，鳍片20的顶表面被减小是鳍片高度的约2％的厚度，即鳍片顶部损耗418，且浅沟槽隔离212的顶表面被减小是鳍片高度的约2％的厚度，即浅沟槽隔离高度损耗420。因此，在一些实施例中，鳍片20的在执行修整步骤208及步骤209之前的高度，即鳍片高度414，及鳍片20的在执行修整步骤208及步骤209之后的高度，即鳍片高度416本质上保持相同。在如图4a中所示的一些实施例中，在执行修整步骤208及步骤209以及使鳍片20变窄之后，鳍片20的轮廓在鳍片20的紧接于浅沟槽隔离212的右侧及左侧处包括两个扭曲形状410及412。扭曲形状将在图4c及图4d更详细地描述。在一些实施例中，底部指示位准406是在鳍片20的底部处，底部是浅沟槽隔离212在浅沟槽隔离高度损耗420之后的顶表面423。在一些实施例中，底部指示位准406是浅沟槽隔离212的初始轮廓422在浅沟槽隔离高度损耗420之前的位准处。半导体装置4在执行修整步骤208及步骤209以及使鳍片20变窄之前及之后的效能关于图6a、图6b、图6c及图6d描述。
图4b图示根据本揭露的一些实施例的例示性finfet装置的经调整，例如经修整鳍片轮廓的鳍片轮廓参数的表。图4b的表t1概述鳍片20的轮廓的参数自执行修整步骤208及步骤209之前至之后的改变。表t1的参数包括鳍片顶部损耗418、浅沟槽隔离高度损耗420，及鳍片高度(finheight，finht)自修整之前的鳍片高度414至修整之后的鳍片高度416的改变。在一些实施例中，扭曲形状的曲率量测，例如，曲率半径用作参数。在一些实施例中，扭曲形状的次数或扭曲形状的位置用作一或多个参数。
如图中所示，鳍片20的高度被减小鳍片高度损耗418，该鳍片高度损耗是在鳍片20的高度的1％与2％之间。又，浅沟槽隔离半导体的顶表面因沟槽隔离高度损耗420减小，该浅沟槽隔离高度损耗亦是在鳍片20的高度的1％与2％之间，且因此变窄之前的鳍片高度414及变窄之后的鳍片高度416具有类似，例如相当的高度。此外，图4b的表t1包括鳍片顶部临界尺寸(fintcd)、鳍片中间临界尺寸(finmcd)及鳍片底部临界尺寸(finbcd)自执行修整步骤208及步骤209一或多次之前至之后的改变。如图所示，鳍片顶部临界尺寸减小8％与15％之间，鳍片中间临界尺寸减小10％与20％之间，且鳍片底部临界尺寸减小13％与25％之间。因此，在一些实施例中，相较于顶部，鳍片20自底部修整较多。又，图4b的表t1包括对经制造的finfet执行的量测结果，例如，晶圆接受测试(waferacceptancetests；wat)。量测值包括临限电压(vt)量测值及漏极诱发能带减低(dibl)量测值。dibl对应于finfet装置在较高漏极电压下的临限电压减小。如表t1中所示，执行修整步骤208及步骤209通过增大临限电压并减小dibl来改良finfet装置的效能。在一些实施例中，临限电压在鳍片轮廓变窄之前为约0.45伏特；且在鳍片轮廓变窄之后，临限电压增大约50mv至60mv。在一些实施例中，对于自0.1伏特至1.5伏特的漏极电压范围，临限电压改变约90mv且因此临限电压自0.45伏特减小至约0.36伏特，且因此dibl为约90mv。通过使用描述于图4b中的鳍片轮廓变窄，dibl变成在70mv与75mv之间，而非90mv，且因此临限电压自0.45伏特改变至0.375伏特与0.38伏特之间。
图4c及图4d图示根据本揭露的一些实施例的具有扭曲形状的finfet装置的经调整鳍片轮廓的放大部分。图4c及图4d包括图4a中半导体装置的右侧部分，该半导体装置具有鳍片20及浅沟槽隔离212，且又包括扭曲形状。在一些实施例中，图4c的扭曲形状452具有类台阶形状，该类台阶形状在鳍片20的垂直(平行于z方向)表面与浅沟槽隔离212的顶表面之间进行连接。扭曲形状452取决于执行的修整步骤208及步骤209的次数而包括两个或两个以上台阶。在一些实施例中，两个或两个以上，例如十个修整步骤208及步骤209经执行，且扭曲形状452具有十个台阶。在一些实施例中，扭曲形状452在z方向上在3nm与7nm之间延伸，且又在y方向上在3nm与7nm之间延伸，如图4c中所示。在一些实施例中，图4d的扭曲形状454具有圆弧形状，例如，圆的一部分。圆弧形状围绕点456定中心，且具有介于5nm与10nm之间的半径450。圆弧形状在鳍片20的垂直表面与浅沟槽隔离212的顶表面之间进行连接，如图4d中所示。
图5图示根据本揭露的一些实施例的例示性finfet装置的鳍片的横截面图。在一些实施例中，图5为沿着x方向通过图1a的鳍片20的横截面剖视图5。图5包括通道区502、漏极区504及源极区506。在一些实施例中，源极区506、通道区502及漏极区504位于与图1a的鳍片20一致的鳍片上，该鳍片包括通道区22、源极区32及漏极区34。在一些实施例中，通道区502具有自源极-漏极底部位准，例如s/d底部位准518起的初始高度514(鳍片20的初始高度)，该源极-漏极底部位准是自鳍片的底部至顶表面522，该顶表面522为鳍片在源极区506及漏极区504处及通道区502处的初始顶表面。如所描述，在一些实施例中，源极区506及漏极区504磊晶生长且高于鳍片的初始顶表面522上方。因此，磊晶生长于鳍片上方的源极区506及漏极区504具有顶表面510，该顶表面510高于通道区502的顶表面522。在一些实施例中，与图2g的侧壁间隔物47相同的侧壁间隔物530在漏极区504与通道区502之间且设置于顶表面522上方。如关于图3b所指出，鳍片20及320的通道区经受修整步骤208及步骤209一或多次，且因此通道区处的鳍片高度在修整之后经减小至通道高度516。如图5中所示，鳍片在通道区502处的顶表面522经蚀刻，且通道高度516在修整之后被减小初始高度514的约2％。在一些实施例中，鳍片的源极区506及漏极区504在修整步骤208及步骤209期间通过层间介电层，例如图2g的层间介电质层50覆盖，然而，通道区502中鳍片的通道520经暴露且因此经蚀刻。因此，在一些实施例中，通道区502处经蚀刻鳍片的顶表面保持低出1nm以上，源极区506及漏极区504的顶表面510。如所描述，在一些实施例中，源极区506及漏极区504在s/d底部位准518与顶表面510之间的高度512大于通道区502处距s/d底部位准518的初始高度514，该s/d底部位准为鳍片的底部至顶表面522。因此，高度512大于修整之后的通道高度516。因此，源极区506及漏极区504可能并非于鳍片的通道区502处与通道520完全接触。在如图2g及图5中所示的一些实施例中，当牺牲栅极电极层及牺牲栅极介电层自栅极区被移除时，通道区与源极区及漏极区之间的侧壁间隔物47及530保持。因此，在修整步骤208及步骤209期间，侧壁间隔物530保持。在一些实施例中，在修整步骤208及步骤209之后，另一栅极结构，例如非牺牲栅极结构设置于侧壁间隔物530之间以及鳍片，例如图1a的鳍片20的通道区502上方。
图6a、图6b、图6c及图6d图示根据本揭露的一些实施例的例示性finfet装置的鳍片的电流密度。图6a展示finfet装置的宽鳍片的接通状态下的电流密度。图6b展示finfet装置的窄鳍片的接通状态下的电流密度。在图6a及图6b中，区域610可具有3.0×107(相对值)的电流密度，区域620可具有2.4×107的电流密度，区域630可具有1.8×107的电流密度，区域640可具有1.1×107的电流密度，且区域650可具有5.0×105的电流密度。在图6c及图6d中，区域615可具有3.0×102的电流密度，区域625可具有2.3×102的电流密度，区域635可具有1.5×102的电流密度，区域645可具有17.6×101的电流密度，且区域655可具有1.0×100的电流密度。电流密度是以安培/平方厘米(a/cm2)计，且如图所示在鳍片的横截面区域上分布。与图2a～2h及图3a～3b的鳍片20的横截面一致的横截面区域垂直于finfet装置的源极与漏极之间的方向。
图6a及图6c展示与鳍片的x方向垂直的横截面，该鳍片为与具有梯形形状的图1a的鳍片20一致的。图6c展示finfet装置的宽鳍片的断开状态下的电流密度。图6a展示finfet装置的接通状态下的电流密度。如图6a及图6c中所示，关断状态下的总电流显著小于接通状态下的总电流。如图6a及图6c中所示，电流密度远非均一的。
图6b及图6d亦展示垂直于鳍片的x方向的横截面，该鳍片是与具有矩形形状的图1a的鳍片20一致的。图6d展示finfet装置的断开状态下的电流密度。图6b展示finfet装置的接通状态下的电流密度。按安培/平方厘米计的电流密度在图6b及图6d的横截面区域上分布。在一些实施例中，图6b及图6d的横截面区域与图3b的半导体装置b4的经修整鳍片20的横截面区域一致。如图6d中所示，断开状态下的总电流显著小于如图6b中所示的接通状态下的总电流。另外，图4d的断开状态电流显著小于图6c的断开电流。如图所示，图6b中的电流密度在鳍片中为本质上均一的。因此，在一些实施例中，通过修整具有类似于图6a及图6c的轮廓的鳍片以使得鳍片变窄以具有类似于图6b及图6d的轮廓；减小断开状态电流，例如，漏电流被减小。另外，在接通状态下，鳍片内部的电流密度变得经更均一地分布。
图7a及图7b图示根据本揭露的一些实施例的具有具不同功函数的两个不同栅极电极的finfet装置。图7a及图7b展示半导体装置6及7，该些半导体装置具有与未经修整的图3a中的半导体装置a1的鳍片20一致的鳍片20。栅极结构702及704与图3a的步骤210处的半导体装置a5的栅极结构一致，且包括栅极介电层222及金属层224。在一些实施例中，取决于金属层224的材料，功函数调整层(图中未展示)沉积于金属层224与栅极介电层222之间。在一些实施例中，半导体装置6及7的金属层由不同金属及不同功函数调整层制成。因此，finfet装置的临限电压通过设置不同金属层及针对金属层的功函数调整层来修改。
图7c及图7d图示根据本揭露的一些实施例的具有具不同功函数的两个不同栅极电极的例示性finfet装置。图7c及图7d展示半导体装置8及9，该些半导体装置具有与图3b中半导体装置b4的经修整鳍片20一致的鳍片20。在一些实施例中，鳍片20经修整以具有预定义的鳍片轮廓。预定义的鳍片轮廓经设计以产生特定临限电压。通过调整不同区域的修整步骤208及步骤209的重复的次数，可获得具有不同临限电压的finfet装置。在一些实施例中，在第一区中，修整步骤208及步骤209经重复第一次数，例如，四次，但在第二区中，修整步骤208及步骤209被重复第二次数，例如五次。回看图3b，修整步骤208及步骤209针对鳍片320重复四次，但修整步骤208及步骤209针对鳍片20重复五次。假定鳍片320及20具有相同初始轮廓，则应用上述修整步骤可导致鳍片20的相较于鳍片320的鳍片轮廓较窄的鳍片轮廓。因此，鳍片320及20可具有不同临限电压。
在一些实施例中，使用光微影，且图2f的牺牲栅极电极层45经图案化，使得牺牲栅极电极层45及牺牲栅极电极层41自左侧鳍片移除，该左侧鳍片与图3b的鳍片20一致，且牺牲栅极电极层45及牺牲栅极介电层41保持于右侧鳍片上方，该右侧鳍片与图3b的鳍片320一致。接着，修整步骤208及步骤209应用一或多次，且鳍片20经变窄同时鳍片320并未经修整。随后，牺牲栅极电极层45及牺牲栅极介电层41亦自右侧鳍片移除，该右侧鳍片与图3b的鳍片320一致。接着，修整步骤208及步骤209应用一或多次，且鳍片20及320皆经变窄。因此，修整步骤208及步骤209相较于鳍片320对鳍片20应用更多次。在一些实施例中，修整步骤208及步骤209应用于鳍片中的每一者上的次数取决于该鳍片的特定临限电压。
在一些实施例中，半导体装置8及9与图3a的步骤210处的半导体装置a5一致。在一些实施例中，栅极结构702或704分别设置于图7a或图7b的鳍片20上。栅极结构702及704与图3a的步骤210处的半导体装置的栅极结构一致，且包括栅极介电层222及金属层224。在一些实施例中，取决于金属层224的材料，功函数调整层沉积于金属层224与栅极介电层222之间。在一些实施例中，半导体装置8及9的金属层由不同金属制成，且另外不同供函数调整层针对半导体装置8及9设置。在一些实施例中，finfet装置的临限电压通过以下操作调整：1)修整finfet装置的鳍片，及2)设置不同金属层及金属层的功函数调整层。在一些实施例中，至少一个finfet装置包括鳍片，该鳍片不经受如上文所阐述的鳍片修整操作。在一些实施例中，栅极介电层214用作栅极氧化物，且在其他实施例中，栅极介电层214经移除，且接着高k栅极介电层形成于通道区上方。
图8示意性地图示根据本揭露的一些实施例的用于调整finfet装置的鳍片轮廓的方法800的流程图。方法包括将各自具有初始鳍片轮廓的两个或两个以上鳍片设置于基板上的操作s802。举例而言，如图1b中所示的鳍片20可设置于基板10上。鳍片具有如通过图3a的半导体装置a1及图3b的半导体装置b1中的鳍片20或320展示的初始轮廓。接着，在操作s804中，牺牲氧化物层生长于两个或两个以上鳍片中的第一鳍片及第二鳍片上。举例而言，如图3b的半导体装置b1中所示，牺牲栅极氧化物层216生长于鳍片20及320上。在一些实施例中，牺牲栅极氧化物层216使用臭氧处理生长，且生长消耗鳍片20及320的半导体材料的一部分以形成栅极氧化物层216。
接着，在操作s806中，第一鳍片及第二鳍片的牺牲氧化物层经蚀刻以产生次一鳍片轮廓。举例而言，如图3b的半导体装置b2中所示，鳍片20及/或320的牺牲栅极氧化物层216经蚀刻以产生图3b的半导体装置b2的鳍片20及320，该些鳍片窄于图3b的半导体装置b1的鳍片20及320。
在操作s808中，生长操作s804及蚀刻操作s806经重复以修整第一及第二鳍片，使得针对第一鳍片及第二鳍片的重复次数为不同的。在一些实施例中，第一鳍片的重复的次数为第一预定义次数，且第二鳍片的重复的次数为不同于第一预定义次数的第二预定义次数。因此，自同一初始鳍片轮廓开始，第一鳍片及第二鳍片在完成对应重复之后的最终鳍片轮廓将并不相同。在操作s810中，栅极结构各别形成于两个或两个以上鳍片上方。形成栅极结构包括设置栅极氧化物层或生长栅极氧化物层，继之以设置栅极电极层。在一些实施例中，不对鳍片的通道区执行离子植入操作以调整临限电压。
在一些实施例中，图3b的鳍片20或320的鳍片轮廓使用展示于图3b中的反复鳍片修整制程而可被定制，即修整至所欲的轮廓。首先，光微影步骤经执行以选择待经修整的鳍片。所选择鳍片经暴露，例如牺牲栅极介电层214及牺牲多晶硅使用例如湿式蚀刻步骤移除，且将不经修整的鳍片保持由牺牲多晶硅及栅极介电层214覆盖。栅极氧化物层216使用例如臭氧处理来生长。臭氧处理消耗鳍片的半导体材料的一部分以形成氧化物。因此，当所生长氧化物使用例如湿式蚀刻步骤蚀刻时，鳍片20及320经修整。在如图3b中所示的一些实施例中，栅极氧化物层216正使用例如臭氧处理来重新生长，且通过重复蚀刻-重新生长-蚀刻-重新生长制程，鳍片轮廓经定制，直至获得鳍片的预定义形状/大小。在一些实施例中，预定义形状/大小对应于特定临限电压，且因此鳍片经修整，直至特定临限电压针对具有该鳍片的finfet装置获得。在一些实施例中，预定义形状/大小基于关于图4a及图4b定义的参数来界定。在一些实施例中，湿式蚀刻步骤使用稀释hf(dhf)加上去离子o3水(dio3)蚀刻剂来执行。
通过使用本揭露中描述的方法，finfet装置的临限电压可通过修改鳍片的临界尺寸来修改。尽管目前揭示的方法并不将离子植入用于调整临限电压，但经设计以针对离子植入选择鳍片中的一些且覆盖一些其他鳍片的同一光罩(即用于离子植入以调整临限电压的光罩)亦可用于修整鳍片且因此可节约成本，此是因为不使用新光罩。
应理解，本文中尚不必要论述所有优势，对于所有实施例或实例并非需要特定优势，且其他实施例或实例可给予不同优势。
根据本揭露的一些实施例，一种制造半导体装置的方法包括在一基板上设置两个或两个以上鳍片，该些鳍片各自具有一初始鳍片轮廓；及在鳍片中的一第一鳍片及一第二鳍片上生长一牺牲氧化物层。方法进一步包括：蚀刻第一鳍片及第二鳍片的牺牲氧化物层以修整第一鳍片及第二鳍片且产生第一鳍片及该第二鳍片的次一鳍片轮廓；及重复生长步骤及蚀刻步骤以修整第一鳍片及第一鳍片，其中生长步骤及蚀刻步骤针对第一鳍片及第二鳍片的重复次数为不同的。方法亦包括在鳍片上方分别形成栅极结构。在一些实施例中一第一finfet装置包括第一鳍片，且第二finfet装置包括第二鳍片，且经修整的第一鳍片及第二鳍片为第一finfet装置及第二finfet装置提供不同临限电压。在一些实施例中，方法还包含在生长步骤及蚀刻步骤之前，在鳍片的两个末端部分之间的栅极区中设置虚设栅极结构，虚设栅极结构包含牺牲栅极介电质层及牺牲栅极电极层。在一些实施例中，针对第一鳍片的重复次数为一。在一些实施例中，鳍片包括一第三鳍片，第三鳍片不经受生长步骤及蚀刻步骤且并不经修整，且鳍片包括第四鳍片，第四鳍片经受生长步骤及蚀刻步骤，但不经受重复生长步骤及蚀刻步骤。在一些实施例中，重复生长步骤及蚀刻步骤以修整第一鳍片的步骤产生第一鳍片的最终鳍片轮廓，且第一鳍片的最终鳍片轮廓相较于第一鳍片的初始鳍片轮廓增大第一finfet装置的临限电压。在一些实施例中，每一鳍片的鳍片轮廓的参数包括鳍片的在顶部指示位准的第一宽度、鳍片的在中间指示位准的第二宽度及鳍片的在底部指示位准的第三宽度，且第一鳍片的最终鳍片轮廓的第一宽度、第二宽度或第三宽度中的至少一者小于第一鳍片的初始鳍片轮廓的对应宽度。在一些实施例中，隔离绝缘层设置于基板的顶表面上且包围鳍片，且蚀刻步骤蚀刻包围鳍片的隔离绝缘层，且第一鳍片的自第一鳍片的顶表面至设置于第一鳍片周围的隔离绝缘层的顶表面量测的高度实质上维持于第一鳍片的初始鳍片轮廓与第一鳍片的最终鳍片轮廓之间。在一些实施例中，第一鳍片的最终鳍片轮廓包括连接每一鳍片的侧壁至隔离绝缘层的顶表面的扭曲形状，且扭曲形状包含阶梯形状或圆弧形状中的一者。在一些实施例中，修整第一鳍片的步骤提供第一鳍片的初始鳍片轮廓与第一鳍片的最终鳍片轮廓之间的第一宽度的第一差；第一鳍片的初始鳍片轮廓与第一鳍片的最终鳍片轮廓之间的第二宽度的第二差；及第一鳍片的初始鳍片轮廓与第一鳍片的最终鳍片轮廓之间的第三宽度的第三差，使得第三差大于第二差，且第二差大于第一差。在一些实施例中，在第一鳍片的末端部分处生长磊晶层以产生源极区及漏极区，及在源极区及漏极区上设置源极触点及漏极触点。在一些实施例中，方法还包含在生长步骤及蚀刻步骤之前在第一鳍片的末端部分处生长多个磊晶层以产生源极区及漏极区；在源极区及漏极区的磊晶层上生长层间介电质层；以及移除虚设栅极结构，借此暴露栅极区，其中生长步骤及蚀刻步骤在栅极区中执行。在一些实施例中，氧化第一鳍片及第二鳍片以在第一鳍片及第二鳍片上生长牺牲氧化物层，及湿式蚀刻第一鳍片及第二鳍片的牺牲氧化物层以产生次一鳍片轮廓。在一些实施例中，该湿式蚀刻步骤使用一稀释氢氟酸加上去离子o3水蚀刻剂来执行，且氧化步骤通过臭氧处理来执行。
根据本揭露的一些实施例，用于修改一第一鳍片及一第二鳍片的一轮廓的方法包括选择第一鳍片及第二鳍片的一第一区以通过选择性暴露第一鳍片及第二鳍片的第一区来修整。方法亦包括湿式蚀刻第一鳍片及第二鳍片的经暴露第一区以移除设置于第一鳍片及第二鳍片的第一区上的第一氧化物；氧化第一鳍片及第二鳍片的经暴露第一区以生长第二氧化物；及重复湿式蚀刻步骤及氧化步骤以修整第一鳍片及第二鳍片，使得针对第一鳍片及第二鳍片的湿式蚀刻步骤及氧化步骤的重复次数不同。在一些实施例中，每一鳍片的末端部分并不包括于所选择的第一区中；且在鳍片的所选择的第一区周围形成栅极介电层及栅极电极层、在鳍片的末端部分处生长磊晶层以产生源极区及漏极区，及在该源极区及该漏极区上设置源极触点及漏极触点。在一些实施例中，在一些实施例中，经修整的第一鳍片宽于经修整的第二鳍片。在一些实施例中，经修整的第一鳍片及第二鳍片为第一finfet装置及第二finfet装置提供不同临限电压。在一些实施例中，湿式蚀刻步骤使用一稀释氢氟酸加上去离子o3水蚀刻剂来执行，且氧化步骤通过臭氧处理来执行。
根据本揭露的一些实施例，一种制造半导体装置的方法包括通过在一基板上设置具有一初始鳍片轮廓的两个或两个以上鳍片而提供一鳍片结构。方法亦包括在鳍片上生长一牺牲氧化物层；蚀刻鳍片上的牺牲氧化物层以修整鳍片且产生每一鳍片的次一鳍片轮廓；及重复生长步骤及蚀刻步骤以修整鳍片，使得生长步骤及蚀刻步骤针对鳍片中至少两个鳍片的重复次数为不同的。方法进一步包括在鳍片上方分别形成栅极结构。在一些实施例中，一第一finfet装置包括该两个或两个以上鳍片中的一第一鳍片，且一第二finfet装置包括该两个或两个以上鳍片中的一第二鳍片，使得重复生长步骤及蚀刻步骤以修整第一鳍片及第二鳍片以产生第一鳍片及第二鳍片的最终鳍片轮廓，最终鳍片轮廓用以使第一finfet装置及第二finfet装置产生不同的临限电压。在一些实施例中，第一鳍片的最终鳍片轮廓相较于第一鳍片的初始鳍片轮廓用以增大第一finfet装置的一临限电压。在一些实施例中，一隔离绝缘层设置于基板的顶表面上且包围鳍片，使得鳍片的最终鳍片轮廓包括一或多个扭曲形状，扭曲形状连接每一鳍片的侧壁与隔离绝缘层的顶表面，且扭曲形状包括阶梯形状或圆弧形状中的一者。
根据本揭露的一些实施例，一种finfet包括一鳍片结构，该鳍片结构包括设置于基板上的一或多个鳍片。鳍片包括鳍片的两个末端处的第一部分及鳍片的两个末端之间的第二部分。鳍片的至少一者的第二部分经修整以具有预定义形状，例如轮廓以产生针对finfet的特定临限电压。鳍片的第一部分并不经修整，使得第二部分相较于第一部分较窄。栅极结构设置于鳍片的第二部分上，且源极/漏极结构设置于鳍片的第一部分上。
前述内容概述若干实施例或实例的特征，使得熟悉此项技术者可更好地理解本揭露的态样。熟悉此项技术者应了解，其可易于使用本揭露作为设计或修改其他制程及结构的基础，该些其他制程及结构用于实现本文中引入的实施例或实例的相同用途及/或达成相同优势。熟悉此项技术者亦应认识到，此类等效构造并不背离本揭露的精神及范畴，且熟悉此项技术者本文中可进行各种改变、取代及变更而不背离本揭露的精神及范畴。
1.一种制造半导体装置的方法，其特征在于，包含：
在一基板上设置两个或两个以上鳍片，该些鳍片各自具有一初始鳍片轮廓；
在该两个或两个以上鳍片中的一第一鳍片及一第二鳍片上生长一牺牲氧化物层；
蚀刻该第一鳍片及该第二鳍片的该牺牲氧化物层以修整该第一鳍片及该第二鳍片且产生该第一鳍片及该第二鳍片的一次一鳍片轮廓；
重复该生长步骤及该蚀刻步骤以修整该第一鳍片及该第一鳍片，其中该生长步骤及该蚀刻步骤针对该第一鳍片及该第二鳍片的一重复次数为不同的；以及
在该两个或两个以上鳍片上方分别形成一栅极结构。
2.根据权利要求1所述的方法，其特征在于，还包含：
在该生长步骤及该蚀刻步骤之前，在该些鳍片的两个末端部分之间的一栅极区中设置一虚设栅极结构，该虚设栅极结构包含一牺牲栅极介电质层及一牺牲栅极电极层。
3.根据权利要求2所述的方法，其特征在于，还包含：
在该生长步骤及该蚀刻步骤之前：
在该第一鳍片的末端部分处生长多个磊晶层以产生一源极区及一漏极区；
在该源极区及该漏极区的该些磊晶层上生长一层间介电质层；以及
移除该虚设栅极结构，借此暴露该栅极区，其中该生长步骤及该蚀刻步骤在该栅极区中执行。
4.根据权利要求1所述的方法，其特征在于，还包含：
氧化该第一鳍片及该第二鳍片以在该第一鳍片及该第二鳍片上生长该牺牲氧化物层；以及
湿式蚀刻该第一鳍片及该第二鳍片的该牺牲氧化物层以产生该次一鳍片轮廓。
5.根据权利要求4所述的方法，其特征在于，其中该湿式蚀刻步骤使用一稀释氢氟酸加上去离子o3水蚀刻剂来执行，且其中该氧化步骤通过臭氧处理来执行。
6.一种修改一第一鳍片及一第二鳍片的轮廓的方法，其特征在于，该方法包含：
选择该第一鳍片及该第二鳍片的一第一区以通过选择性暴露该第一鳍片及该第二鳍片的该第一区来修整；
湿式蚀刻该第一鳍片及该第二鳍片的经暴露的该第一区以移除设置于该第一鳍片及该第二鳍片的该第一区上的一第一氧化物；
氧化该第一鳍片及该第二鳍片的经暴露的该第一区以生长一第二氧化物；以及
重复该湿式蚀刻步骤及该氧化步骤以修整该第一鳍片及该第二鳍片，其中针对该第一鳍片及该第二鳍片的该湿式蚀刻步骤及该氧化步骤的一重复次数为不同的。
7.根据权利要求6所述的方法，其特征在于，其中经修整的该第一鳍片宽于经修整的该第二鳍片。
8.一种制造半导体装置的方法，其特征在于，包含：
通过在一基板上设置具有一初始鳍片轮廓的两个或两个以上鳍片而提供一鳍片结构；
在该两个或两个以上鳍片上生长一牺牲氧化物层；
蚀刻该两个或两个以上鳍片的该牺牲氧化物层以修整该两个或两个以上鳍片且产生该两个或两个以上鳍片中每一鳍片的一次一鳍片轮廓；
重复该生长步骤及该蚀刻步骤以修整该两个或两个以上鳍片，其中该生长步骤及该蚀刻步骤针对该两个或两个以上鳍片中至少两个鳍片的一重复次数为不同的；以及
在该两个或两个以上鳍片上方分别形成一栅极结构。
9.根据权利要求8所述的方法，其特征在于，其中一第一finfet装置包含该两个或两个以上鳍片中的一第一鳍片，且一第二finfet装置包含该两个或两个以上鳍片中的一第二鳍片，且其中重复该生长步骤及该蚀刻步骤以修整该第一鳍片及该第二鳍片以产生该第一鳍片及该第二鳍片的一最终鳍片轮廓，且其中该最终鳍片轮廓用以使该第一finfet装置及该第二finfet装置产生不同的临限电压。
10.根据权利要求8所述的方法，其特征在于，其中一隔离绝缘层设置于该基板的一顶表面上且包围该两个或两个以上鳍片，其中该两个或两个以上鳍片的该最终鳍片轮廓包括一或多个扭曲形状，该些扭曲形状连接每一鳍片的一侧壁与该隔离绝缘层的一顶表面，且其中该些扭曲形状包含以下各者中的一者：
一阶梯形状，或
一圆弧形状。
技术总结