本发明属于微电子技术领域，具体涉及一种超低功耗基准电路及其采样方法。
背景技术：
在物联网和大多数无线通讯的应用中，相关接收电路或者发射电路等都是需要低功耗的，因此能产生低功耗的基准电路对整个应用来讲是非常关键和非常必要的。
低功耗基准电路作为模拟电路的重要部分，一般需要在一个较宽的温度范围内正常工作，因此不仅要求功耗低，还需要性能稳定，有较好的温度特性，同时也要求根据实际需求可对输出的基准电压幅度进行微调。为了得到低功耗基准，传统基于bjt管的带隙基准电路能够在μa级别下提供稳定的参考电压，现有技术为了实现na级别的电压基准，大多采用让带隙基准电路中的mos管在亚阈值区工作来产生电压基准。
但是，上述基于mos管的低功耗基准结构对工艺参数和温度敏感，应用环境受限制，而且电压基准鲁棒性极差、性能不稳定。
技术实现要素：
为了解决现有技术中存在的上述问题，本发明提供了一种超低功耗基准电路及其采样方法。
本发明提供了一种超低功耗基准电路，包括带隙基准模块、第一自启动模块、第二自启动模块和采样保持模块，其中，
所述带隙基准模块，用于根据第一时钟输入信号产生第一自启动电压、第二自启动电压、参考基准电压；
所述第一自启动模块，连接所述带隙基准模块，用于根据所述第一时钟输入信号为所述带隙基准模块提供第一自启动电压；
所述第二自启动模块，连接所述带隙基准模块，用于根据所述第一时钟输入信号为所述带隙基准模块提供第二自启动电压；
所述采样保持模块，连接所述带隙基准模块，用于根据第二时钟输入信号、第三时钟输入信号对所述参考基准电压进行采样、保持处理得到输出信号。
在本发明的一个实施例中，所述第一自启动模块包括反相器inv1、晶体管m1～晶体管m3和电容c1，其中，
所述反相器inv1的输入端、所述晶体管m3的栅极与第一时钟信号输入端连接，所述反相器inv1的输出端与所述晶体管m1的栅极、所述晶体管m2的栅极连接，所述晶体管m1的漏极与所述带隙基准模块的第一输出端连接，所述晶体管m1的源极与所述晶体管m2的漏极、所述晶体管m3的漏极连接，所述晶体管m2的源极、所述晶体管m3的源极与所述电容c1的一端连接，所述电容c1的另一端接地。
在本发明的一个实施例中，所述第二自启动模块包括反相器inv2、晶体管m4～晶体管m6和电容c2，其中，
所述反相器inv2的输入端、所述晶体管m6的栅极与第一时钟信号输入端连接，所述反相器inv2的输出端与所述晶体管m4的栅极、所述晶体管m5的栅极连接，所述晶体管m4的漏极与所述带隙基准模块的第二输出端连接，所述晶体管m4的源极与所述晶体管m5的漏极、所述晶体管m6的漏极连接，所述晶体管m5的源极、所述晶体管m6的源极与所述电容c2的一端连接，所述电容c2的另一端接地。
在本发明的一个实施例中，所述采样保持模块包括单位增益模块、第一开关模块、第二开关模块和第三开关模块，其中，
所述第一开关模块，连接所述带隙基准模块，用于根据所述第二时钟输入信号、所述第三时钟输入信号对所述参考基准电压进行第一次开关采样保持处理得到第一开关采样保持信号；
所述第二开关模块，连接所述第一开关模块，用于根据所述第二时钟输入信号、所述第三时钟输入信号对所述第一开关采样保持信号进行第二次开关采样保持处理得到第二开关采样保持信号；
所述单位增益模块，连接所述第二开关模块、信号输出端，用于对所述第二开关采样保持信号进行保持处理；
所述第三开关模块，连接所述单位增益模块，用于根据所述第二时钟输入信号、所述第三时钟输入信号对所述第二开关采样保持信号进行第三次开关采样保持处理得到第三开关采样保持信号；
所述第二开关模块，还连接所述第三开关模块，还用于根据所述第二时钟输入信号、所述第三时钟输入信号对所述第三开关采样保持信号进行第四次开关采样保持处理得到输出信号。
在本发明的一个实施例中，所述第一开关模块包括反向器inv3、反相器inv4、晶体管m11～晶体管m16，其中，
所述反向器inv3的输入端与所述第二时钟信号输入端、所述晶体管m11的栅极、所述晶体管m13的栅极连接，所述反向器inv3的输出端与所述晶体管m12的栅极连接，所述反向器inv4的输入端与所述第三时钟信号输入端、所述晶体管m14的栅极、所述晶体管m16的栅极连接，所述反向器inv4的输出端与所述晶体管m15的栅极连接，所述晶体管m11的源极、所述晶体管m11的漏极、所述晶体管m12的源极、所述晶体管m14的源极、所述晶体管m14的漏极、所述晶体管m15的源极与所述带隙基准模块的第三输出端连接，所述晶体管m12的衬底、所述晶体管m15的衬底均接vdd，所述晶体管m12的漏极与所述晶体管m13的源极、所述晶体管m13的漏极、所述晶体管m16的源极、所述晶体管m16的漏极、所述晶体管m15的漏极与所述第二开关模块、所述第三开关模块连接。
在本发明的一个实施例中，所述第二开关模块包括反向器inv5、反相器inv6、晶体管m21～晶体管m26，其中，
所述反向器inv5的输入端与所述第二时钟信号输入端、所述晶体管m21的栅极、所述晶体管m23的栅极连接，所述反向器inv5的输出端与所述晶体管m22的栅极连接，所述反向器inv6的输入端与所述第三时钟信号输入端、所述晶体管m24的栅极、所述晶体管m26的栅极连接，所述反向器inv6的输出端与所述晶体管m25的栅极连接，所述晶体管m21的源极、所述晶体管m21的漏极、所述晶体管m22的源极、所述晶体管m24的源极、所述晶体管m24的漏极、所述晶体管m25的源极与所述第一开关模块、所述第三开关模块连接，所述晶体管m22的衬底、所述晶体管m25的衬底均与所述第三开关模块、所述单位增益模块连接，所述晶体管m22的漏极与所述晶体管m23的源极、所述晶体管m23的漏极、所述晶体管m26的源极、所述晶体管m26的漏极、所述晶体管m25的漏极与信号输出端、所述单位增益模块连接。
在本发明的一个实施例中，所述第三开关模块包括，反向器inv7、反相器inv8、晶体管m31～晶体管m36，其中，
所述反向器inv7的输入端与所述第二时钟信号输入端、所述晶体管m31的栅极、所述晶体管m33的栅极连接，所述反向器inv7的输出端与所述晶体管m32的栅极连接，所述反向器inv8的输入端与所述第三时钟信号输入端、所述晶体管m34的栅极、所述晶体管m36的栅极连接，所述反向器inv8的输出端与所述晶体管m35的栅极连接，所述晶体管m31的源极、所述晶体管m31的漏极、所述晶体管m32的源极、所述晶体管m34的源极、所述晶体管m34的漏极、所述晶体管m35的源极与所述第二开关模块、所述单位增益模块连接，所述晶体管m32的衬底、所述晶体管m35的衬底均接vdd，所述晶体管m32的漏极与所述晶体管m33的源极、所述晶体管m33的漏极、所述晶体管m36的源极、所述晶体管m36的漏极、所述晶体管m35的漏极与所述第一开关模块、所述第二开关模块连接。
在本发明的一个实施例中，所述晶体管m11、晶体管m13、晶体管m21、晶体管m23、晶体管m31、晶体管m33尺寸相同，所述晶体管m14、晶体管m16、晶体管m24、晶体管m26、晶体管m34、晶体管m36尺寸相同，所述晶体管m12、晶体管m22、晶体管m32尺寸相同，所述晶体管m15、晶体管m25、晶体管m35尺寸相同，所述晶体管m11尺寸为所述晶体管m12尺寸的一半，所述晶体管m14尺寸为所述晶体管m15尺寸的一半，所述晶体管m15尺寸小于所述晶体管m12。
在本发明的一个实施例中，所述单位增益模块包括放大器al、电容c3，其中，
所述放大器al的正向输入端与所述第二开关模块、所述信号输出端、电容c3的一端连接，所述放大器al的反向输入端与所述第二开关模块、所述第三开关模块连接，所述放大器al的输出端与所述第二开关模块、所述第三开关模块连接，所述放大器al的电源端接vdd，所述电容c3的另一端接地连接。
本发明又一实施例提供了一种基于超低功耗基准电路的采样方法，其特征在于，包括如上任一项所述超低功耗基准电路，所述采样方法包括如下步骤：
步骤1、控制第一时钟输入信号使得带隙基准模块处于工作模式，并在所述工作模式下输出第一自启动电压、第二自启动电压和参考基准电压，以及控制第二时钟输入信号和第三时钟输入信号使得采样保持模块处于采样模式，以在所述采样模式下对所述参考基准电压进行采样处理，得到输出信号；
步骤2、控制所述第一时钟输入信号使得所述带隙基准模块处于非工作模式，以及控制所述第二时钟输入信号和所述第三时钟输入信号使得所述采样保持模块处于保持模式，以在所述保持模式下对所述输出信号进行保持处理；
步骤3、控制所述第一时钟输入信号使得所述带隙基准模块再次处于所述工作模式，且第一自启动模块、第二自启动模块分别通过所述第一自启动电压、所述第二自启动电压使得所述带隙基准模块快速处于所述工作模式，并在所述工作模式下输出新的第一自启动电压、新的第二自启动电压和新的参考基准电压，以及控制所述第二时钟输入信号和所述第三时钟输入信号使得所述采样保持模块处于所述采样模式，以在所述采样模式下对所述新的参考基准电压进行采样处理，得到新的输出信号；
步骤4、控制所述第一时钟输入信号使得所述带隙基准模块处于所述非工作模式，以及控制所述第二时钟输入信号和所述第三时钟输入信号使得所述采样保持模块处于所述保持模式，以在所述保持模式下对所述新的输出信号进行保持处理；
步骤5、在预设时间内，重复执行步骤3、步骤4。
与现有技术相比，本发明的有益效果：
本发明提出的超低功耗基准电路，通过在带隙基准模块外围增加第一自启动模块、第二自启动模块、采样保持模块，使得带隙基准模块间歇性工作，大大降低了基准电路的功耗，同时保持了输出电压的良好稳定性；通过带隙基准模块在外围增加采样保持模块、第一自启动模块、第二自启动模块的方法，方式简单，而且适用于多种不同的带隙基准核心。
附图说明
图1为本发明实施例提供的一种超低功耗基准电路的结构示意图；
图2为本发明实施例提供的一种超低功耗基准电路中第一自启动模块的具体电路示意图；
图3为本发明实施例提供的一种超低功耗基准电路中第二自启动模块的具体电路示意图；
图4为本发明实施例提供的一种超低功耗基准电路中采样保持模块的结构示意图；
图5为本发明实施例提供的一种超低功耗基准电路中第一开关模块的具体电路示意图；
图6为本发明实施例提供的一种超低功耗基准电路中第二开关模块的具体电路示意图；
图7为本发明实施例提供的一种超低功耗基准电路中第三开关模块的具体电路示意图；
图8为本发明实施例提供的一种超低功耗基准电路中带隙基准模块的具体电路示意图；
图9为本发明实施例提供的一种超低功耗基准电路的仿真输入信号、理想输出信号之间的波形示意图；
图10为本发明实施例提供的一种超低功耗基准电路的仿真输入信号、实际输出信号之间的波形示意图；
图11为本发明实施例提供的一种超低功耗基准电路的仿真输入信号、实际输出信号之间的波形局部放大示意图；
图12为本发明实施例提供的一种基于超低功耗基准电路的采样方法的流程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种超低功耗基准电路的结构示意图。本实施例提供了一种超低功耗基准电路，包括：
带隙基准模块、第一自启动模块、第二自启动模块和采样保持模块，其中，
带隙基准模块，用于根据第一时钟输入信号产生第一自启动电压、第二自启动电压、参考基准电压；
第一自启动模块，连接带隙基准模块，用于根据第一时钟输入信号为带隙基准模块提供第一自启动电压；
第二自启动模块，连接带隙基准模块，用于根据第一时钟输入信号为带隙基准模块提供第二自启动电压；
采样保持模块，连接带隙基准模块，用于根据第二时钟输入信号、第三时钟输入信号对参考基准电压进行采样、保持处理得到输出信号。
具体而言，传统的基于mos管的低功耗基准结构，虽然可以在na级别下提供稳定的参考电压，但电压基准鲁棒性极差、性能不稳定，而且其对工艺参数和温度敏感，所以应用环境受限制。基于上述存在的问题，本实施例提出了一种超低功耗基准电路，该超低功耗基准电路中的带隙基准模块不仅可以在na级别下提供稳定的参考电压，而且为了解决传统上述存在的问题，本实施例在带隙基准模块外围增加了第一自启动模块、第二自启动模块和采样保持模块，第一自启动模块、第二自启动模块分别可以为带隙基准模块提供第一自启动电压、第二自启动电压，帮助带隙基准模块快速建立工作点，进入正常工作状态，从而降低功耗，而且带隙基准模块外围的采样保持模块，实时对带隙基准模块输出的参考基准电压进行采样、保持处理，提高了带隙基准模块提供参考电压的稳定性。其中，带隙基准模块、第一自启动模块、第二自启动模块受第一时钟输入信号clk1控制，当第一时钟输入信号clk1为高电平时，带隙基准模块、第一自启动模块、第二自启动模块正常工作，带隙基准模块输出第一自启动电压、第二自启动电压、参考基准电压，第一自启动模块、第二自启动模块分别对第一自启动电压、第二自启动电压进行采样存储，并分别在下一周期将第一自启动电压、第二自启动电压提供于带隙基准模块作为启动电压，当第一时钟输入信号clk1为低电平时，带隙基准模块关闭未工作，此时第一自启动模块、第二自启动模块分别对第一自启动电压、第二自启动电压进行保持存储，为下一周期带隙基准模块的启动工作做准备；采样保持模块受第二时钟输入信号clk2、第二时钟输入信号clk3控制，当第二时钟输入信号clk2或第二时钟输入信号clk3为高电平时，采样保持模块为采样模式，对参考基准电压进行采样存储处理，当第二时钟输入信号clk2和第二时钟输入信号clk3为低电平时，采样保持模块为保持模式，对参考基准电压进行保持存储处理。其中，本实施例带隙基准模块可以为传统带隙基准电路，优选传统带隙基准电路内部设计有放大器。
本实施例通过在带隙基准模块外围增加第一自启动模块、第二自启动模块，使得带隙基准模块间歇性工作，大大降低了基准电路的功耗，同时保持了输出电压的良好稳定性；本实施例通过在外围增加采样保持模块、第一自启动模块、第二自启动模块的方法，方式简单，而且适用于多种不同的带隙基准核心。
进一步地，本实施例第一自启动模块包括反相器inv1、晶体管m1～晶体管m3和电容c1。
具体而言，请参见图2，图2为本发明实施例提供的一种超低功耗基准电路中第一自启动模块的具体电路示意图，本实施例第一自启动模块中：反相器inv1的输入端、晶体管m3的栅极与第一时钟信号输入端连接，反相器inv1的输出端与晶体管m1的栅极、晶体管m2的栅极连接，晶体管m1的漏极与带隙基准模块的第一输出端va连接，晶体管m1的源极与晶体管m2的漏极、晶体管m3的漏极连接，晶体管m2的源极、晶体管m3的源极与电容c1的一端连接，电容c1的另一端接地。当第一时钟信号输入端输入的第一时钟输入信号clk1为高电平时，本实施例第一自启动模块将带隙基准电路的关键节点a处的电压va采样存储在电容c1上，直到下一个周期t第一时钟输入信号clk1的高电平到达时，将电容c1存储的电压va反向充回关键点a，帮助带隙基准模块快速建立工作点，从而降低平均功耗，当第一时钟信号输入端输入的第一时钟输入信号clk1为低电平时，第一自启动模块对第一自启动电压进行保持存储，为下一周期带隙基准模块的启动工作做准备。其中，本实施例关键节点a优选为带隙基准模块内部放大器的正向输入端或负向输入端。
进一步地，本实施例第二自启动模块包括反相器inv2、晶体管m4～晶体管m6和电容c2。
具体而言，请参见图3，图3为本发明实施例提供的一种超低功耗基准电路中第二自启动模块的具体电路示意图，本实施例第二自启动模块中：反相器inv2的输入端、晶体管m6的栅极与第一时钟信号输入端连接，反相器inv2的输出端与晶体管m4的栅极、晶体管m5的栅极连接，晶体管m4的漏极与带隙基准模块的第二输出端vb连接，晶体管m4的源极与晶体管m5的漏极、晶体管m6的漏极连接，晶体管m5的源极、晶体管m6的源极与电容c2的一端连接，电容c2的另一端接地。与第一自启动模块类似，当第一时钟信号输入端输入的第一时钟输入信号clk1为高电平时，本实施例第二自启动模块能够将带隙基准电路的关键节点b处的电压vb采样并保持存储在电容c2上，直到下一个周期第一时钟输入信号clk1的高电平到达时，将电容c2存储的电压vb反向充回关键点b，帮助带隙基准模块进一步快速建立工作点，从而降低平均功耗，当第一时钟信号输入端输入的第一时钟输入信号clk1为低电平时，第二自启动模块对第二自启动电压进行保持存储，为下一周期带隙基准模块的启动工作做准备。其中，本实施例关键节点b优选为带隙基准模块内部放大器的正向输入端或负向输入端，若关键节点a选择为放大器的正向输入端，则关键节点b选择为放大器的负向输入端。
进一步地，本实施例采样保持模块包括单位增益模块、第一开关模块、第二开关模块和第三开关模块。
具体而言，请参见图4，图4为本发明实施例提供的一种超低功耗基准电路中采样保持模块的结构示意图，本实施例采样保持模块包括单位增益模块、第一开关模块、第二开关模块和第三开关模块，具体地：
第一开关模块，用于根据第二时钟输入信号、第三时钟输入信号对参考基准电压进行第一次开关采样保持处理得到第一开关采样保持信号。请参见图5，图5为本发明实施例提供的一种超低功耗基准电路中第一开关模块的具体电路示意图。本实施例第一开关模块包括反向器inv3、反相器inv4、晶体管m11～晶体管m16，具体地：反向器inv3的输入端与第二时钟信号输入端、晶体管m11的栅极、晶体管m13的栅极连接，反向器inv3的输出端与晶体管m12的栅极连接，反向器inv4的输入端与第三时钟信号输入端、晶体管m14的栅极、晶体管m16的栅极连接，反向器inv4的输出端与晶体管m15的栅极连接，晶体管m11的源极、晶体管m11的漏极、晶体管m12的源极、晶体管m14的源极、晶体管m14的漏极、晶体管m15的源极与带隙基准模块的第三输出端连接，晶体管m12的衬底、晶体管m15的衬底均接vdd，晶体管m12的漏极与晶体管m13的源极、晶体管m13的漏极、晶体管m16的源极、晶体管m16的漏极、晶体管m15的漏极与第二开关模块、第三开关模块连接。
优选地，晶体管m11、晶体管m13尺寸相同，晶体管m14、晶体管m16尺寸相同，晶体管m11尺寸为晶体管m12尺寸的一半，晶体管m14尺寸为晶体管m15尺寸的一半，晶体管m15尺寸小于晶体管m12尺寸。
本实施例晶体管m11、晶体管m13尺寸相同且为晶体管m12尺寸的一半时，能够抵消晶体管m12在开关时产生的电荷注入效应，晶体管m14、晶体管m16尺寸相同且为晶体管m15尺寸的一半，能够抵消晶体管m15在开关时产生的电荷注入效应，从而减小在第一开关模块输出端产生的不理想波纹，提高采样精度，反向器inv3的输入端与晶体管m11的栅极、晶体管m13的栅极分别相连构成第一开关模块的第一输入端，反向器inv4的输入端与晶体管m14的栅极、晶体管m16的栅极分别相连构成第一开关模块的第二输入端，晶体管m11的源极和漏极与晶体管m12的源极、晶体管m14的源极和漏极、晶体管m15的源极相连接构成第一开关模块的第三输入端，晶体管m12的衬底与晶体管m15的衬底相连接构成第一开关模块的第四输入端，晶体管m12的漏极、晶体管m13的源极和漏极、晶体管m16的源极和漏极、晶体管m15的漏极相连接构成第一开关模块的输出端；受第二时钟输入信号clk2控制的晶体管m11、晶体管m12、晶体管m13构成的支路与受第三时钟输入信号clk3控制的晶体管m14、晶体管m15、晶体管m16构成的支路并联在第一开关模块的第三输入端与第一开关模块的输出端之间，晶体管m15尺寸小于晶体管m12尺寸，因此在第二时钟输入信号clk2跳转时产生的不理想纹波也较小，当第二时钟输入信号clk2为高电平时，晶体管m12开启，当第三时钟输入信号clk3为高电平时，晶体管m15开启，当设置第二时钟输入信号clk2和第三时钟输入信号clk3同时由低电平翻转到高电平时，两条支路共同充电提高充电速度，设置第二时钟输入信号clk2首先由低电平翻转到高电平，即第三时钟输入信号clk3比第二时钟输入信号clk2推迟t4由低电平翻转到高电平，可以减小第二时钟输入信号clk2或第三时钟输入信号clk3翻转时第一开关模块的不理想纹波，从而实现对参考基准电压进行第一次开关采样保持处理得到第一开关采样保持信号。
第二开关模块，用于根据第二时钟输入信号、第三时钟输入信号对第一开关采样保持信号进行第二次开关采样保持处理得到第二开关采样保持信号。请参见图6，图6为本发明实施例提供的一种超低功耗基准电路中第二开关模块的具体电路示意图，本实施例第二开关模块包括反向器inv5、反相器inv6、晶体管m21～晶体管m26，具体地：反向器inv5的输入端与第二时钟信号输入端、晶体管m21的栅极、晶体管m23的栅极连接，反向器inv5的输出端与晶体管m22的栅极连接，反向器inv6的输入端与第三时钟信号输入端、晶体管m24的栅极、晶体管m26的栅极连接，反向器inv6的输出端与晶体管m25的栅极连接，晶体管m21的源极、晶体管m21的漏极、晶体管m22的源极、晶体管m24的源极、晶体管m24的漏极、晶体管m25的源极与第一开关模块中的晶体管m12的漏极与晶体管m13的源极、晶体管m13的漏极、晶体管m16的源极、晶体管m16的漏极、晶体管m15的漏极和第三开关模块连接，晶体管m22的衬底、晶体管m25的衬底均与第三开关模块、单位增益模块连接，晶体管m22的漏极与晶体管m23的源极、晶体管m23的漏极、晶体管m26的源极、晶体管m26的漏极、晶体管m25的漏极与信号输出端vout、单位增益模块连接。
优选地，晶体管m11、晶体管m13、晶体管m21、晶体管m23尺寸相同，晶体管m14、晶体管m16、晶体管m24、晶体管m26尺寸相同，晶体管m12、晶体管m22尺寸相同，晶体管m15、晶体管m25尺寸相同，晶体管m21尺寸为晶体管m22尺寸的一半，晶体管m24尺寸为晶体管m25尺寸的一半，晶体管m25尺寸小于晶体管m22。
本实施例第二开关模块与第一开关模块电路结构相同，具体实现如第一开关模块所述，在此不再赘述，通过第二开关模块实现对第一开关采样保持信号进行第一次开关采样保持处理得到第二开关采样保持信号。
单位增益模块，用于对第二开关采样保持信号进行保持处理。请再参见图4，本实施例单位增益模块包括放大器al、电容c3，具体地：放大器al的正向输入端与第二开关模块中的晶体管m22的漏极与晶体管m23的源极、晶体管m23的漏极、晶体管m26的源极、晶体管m26的漏极、晶体管m25的漏极、信号输出端、电容c3的一端连接，放大器al的反向输入端与第二开关模块中的晶体管m22的衬底、晶体管m25的衬底、第三开关模块连接，放大器al的输出端与第二开关模块中的晶体管m22的衬底、晶体管m25的衬底、第三开关模块连接，放大器al的电源端接vdd，电容c3的另一端接地连接。本实施例单位增益模块中的放大器al能够在保持模式下通过钳位的方式控制第二开关电路模块的第三输入端、第四输入端以及输出端电压相同，抑制漏电，使电容c3上的电压能够保持恒定。
第三开关模块，用于根据第二时钟输入信号、第三时钟输入信号对第二开关采样保持信号进行第三次开关采样保持处理得到第三开关采样保持信号。请参见图7，图7为本发明实施例提供的一种超低功耗基准电路中第一开关模块的具体电路示意图。本实施例第三开关模块包括反向器inv7、反相器inv8、晶体管m31～晶体管m36，具体地：反向器inv7的输入端与第二时钟信号输入端、晶体管m31的栅极、晶体管m33的栅极连接，反向器inv7的输出端与晶体管m32的栅极连接，反向器inv8的输入端与第三时钟信号输入端、晶体管m34的栅极、晶体管m36的栅极连接，反向器inv8的输出端与晶体管m35的栅极连接，晶体管m31的源极、晶体管m31的漏极、晶体管m32的源极、晶体管m34的源极、晶体管m34的漏极、晶体管m35的源极与第二开关模块中的晶体管m22的衬底、晶体管m25的衬底、单位增益模块中的放大器al的输出端连接，晶体管m32的衬底、晶体管m35的衬底均接vdd，晶体管m32的漏极与晶体管m33的源极、晶体管m33的漏极、晶体管m36的源极、晶体管m36的漏极、晶体管m35的漏极与第一开关模块中的晶体管m12的漏极与晶体管m13的源极、晶体管m13的漏极、晶体管m16的源极、晶体管m16的漏极、晶体管m15的漏极、第二开关模块中的晶体管m21的源极、晶体管m21的漏极、晶体管m22的源极、晶体管m24的源极、晶体管m24的漏极、晶体管m25的源极连接。
优选地，晶体管m11、晶体管m13、晶体管m21、晶体管m23、晶体管m31、晶体管m33尺寸相同，晶体管m14、晶体管m16、晶体管m24、晶体管m26、晶体管m34、晶体管m36尺寸相同，晶体管m12、晶体管m22、晶体管m32尺寸相同，晶体管m15、晶体管m25、晶体管m35尺寸相同，晶体管m31尺寸为晶体管m32尺寸的一半，晶体管m34尺寸为晶体管m35尺寸的一半，晶体管m35尺寸小于晶体管m32。
本实施例第三开关模块与第一开关模块电路结构相同，具体实现如第一开关模块所述，在此不再赘述，通过第三开关模块实现对第二开关采样保持信号进行第三次开关采样保持处理得到第三开关采样保持信号。其中，第三开关模块和单位增益模块中的放大器al一起作用，将第二开关模块中的晶体管m22和晶体管m25的源极、漏极和衬底钳在同一电位，从而抑制衬底漏电，可以使电容c3上的电压在整个周期t内仅在极小的范围δv1内波动，延长保持时间，从而延长可以整体电路可以正常工作的周期，减小平均功耗。
第二开关模块，还用于根据第二时钟输入信号、第三时钟输入信号对第三开关采样保持信号进行第四次开关采样保持处理得到输出信号。本实施例第二开关模块将第三开关模块和单位增益模块一起作用下保持的第三开关采样保持信号进行第四次开关采样保持处理得到最终采样保持模块的输出信号。
需要说明的是，本实施例晶体管m11～晶体管m16、晶体管m21～晶体管m26、晶体管m31～晶体管m36的尺寸分别是该晶体管对应的宽长比，本实施例中带隙基准模块具体电路实现不限，比如该带隙基准模块可以为传统基于mos管的低功耗基准结构，用于提供参考电压即可。
为了验证本实施例提供的超低功耗基准电路，请参见图8，图8为本发明实施例提供的一种超低功耗基准电路中带隙基准模块的具体电路示意图，验证过程中，本实施例带隙基准模块采用如图8所示的具体电路，在此不再作具体描述，第一启动模块、第二启动模块分别采用如图2、图3所示的具体电路，采样保持模块中第一开关模块、第二开关模块、第三开关模块、单位增益模块，分别采用如图5、图6、图7、图4所示的具体电路。请参见图9、图10、图11，图9为本发明实施例提供的一种超低功耗基准电路的仿真输入信号、理想输出信号之间的波形示意图，图10为本发明实施例提供的一种超低功耗基准电路的仿真输入信号、实际输出信号之间的波形示意图，图11为本发明实施例提供的一种超低功耗基准电路的仿真输入信号、实际输出信号之间的波形局部放大示意图，其中，图9中t为第一时钟输入信号clk1、第二时钟输入信号clk2、第三时钟输入信号clk3共同的周期，t1为第一时钟输入信号clk1为高电平的时长，即带隙基准模块保持工作状态的时间，t与t1之差为采样保持模块的保持时间，t2为第一时钟输入信号clk1从低电平跳转到高电平与第二时钟输入信号clk2、第三时钟输入信号clk3从低电平跳转到高电平的时间差，为了使电路正常工作，它必须大于带隙基准模块的正常工作点建立所需时间，t3与t4的和是采样保持模块的采样时间，t4是第三时钟输入信号clk3相比第二时钟输入信号clk2延迟从高电平跳转到低电平的时间，因为第一开关模块、第二开关模块、第三开关模块的功耗极低可以忽略，假设带隙基准模块正常工作时的平均功耗为p，第一时钟输入信号clk1的占空比为a(优选，a＝t1/t)，那么电路的平均功耗p′＝a*p，因此只要控制第一时钟输入信号clk1的占空比在极低的水平，带隙基准模块的整体功耗就可以大幅度降低，本实施例可以通过减小带隙基准模块的建立时间以及增大周期t来减小第一时钟输入信号clk1的占空比。在本实施例仿真测试中采取的参数包括：vdd＝2.15v，t＝5ms，t1＝15us，t2＝8.5us，t3＝5.5us，t4＝0.5us。由图11可以看到，每当第一时钟信号输入端输入的第一时钟输入信号clk1为高电位时，带隙基准模块处于工作状态，输出参考基准电压vref，每当第一时钟信号输入端clk1输入的第一时钟输入信号为低电位时，带隙基准模块关闭处于为工作状态；当第二时钟信号输入端输入的第二时钟输入信号clk2或第三时钟信号输入端输入的第三时钟输入信号clk3为高电平时，采样保持模块将带隙基准模块的第三输出端输出的参考基准电压vref采集到电容c3上，当第二时钟信号输入端输入的第二时钟输入信号clk2和第三时钟信号输入端输入的第三时钟输入信号clk3均为低电平时，采样保持模块保持电容c3上的电压不变，即保持状态的电压仍然为参考基准电压vref，比如带隙基准模块提供的参考基准电压vref为1.2v时，在整个周期t中δv1＝1.9mv，δv1/vref＝0.15％，平均功耗为67.5nw，仿真结果和预期功能符合，可以实现超低功耗。其中，本实施例将一个周期t内电路的总功耗p分为两部分计算，第一部分是时长为t1的采样模式下所消耗的功耗p1，第二部分是时长为(t-t1)的保持模式下功耗p2，保持模式下功耗p2相对于采样模式下功耗p1可以忽略，所以电路平均功耗p可以表示为
综上所述，本实施例提供的超低功耗基准电路工作原理为：带隙基准模块的工作状态受第一时钟输入信号clk1控制，当第一时钟输入信号clk1为高电平时，带隙基准模块正常工作并输出参考基准电压vref，以及关键点a、b处的第一启动电压va、第二启动电压vb，第一自启动模块、第二自启动模块分别将第一启动电压va、第二启动电压vb采集到电容c1、电容c2，当第一时钟输入信号clk1为低电平时，带隙基准模块停止工作，第一自启动模块、第二自启动模块分别保持电容c1、电容c2上的第一启动电压va、第二启动电压vb不变，而下一个周期的第一时钟输入信号clk1高电平到达时，第一自启动模块、第二自启动模块分别将第一启动电压va、第二启动电压vb提供给带隙基准模块，加速带隙基准模块进入工作状态，而采样保持模块的工作状态受第二时钟输入信号clk2和第三时钟输入信号clk3控制，当第二时钟输入信号clk2或第三时钟输入信号clk3为高电平时，采样保持模块将参考基准电压vref采集到电容c3，当第二时钟输入信号clk2和第三时钟输入信号clk3均为低电平时，采样保持模块保持电容c3上的参考基准电压vref不变。
可见，本实施例提供的低功耗基准电路在带隙基准模块外围增加采样保持模块、第一自启动模块、第二自启动模块，使得带隙基准模块间歇性工作，大大降低了基准电路的功耗，同时保持了输出电压的良好稳定性；本实施例在外围增加采样保持模块、第一自启动模块、第二自启动模块的方法，方式简单，而且适用于多种不同的带隙基准核心电路，应用范围广泛。
实施例二
请参见图12，图12为本发明实施例提供的一种基于超低功耗基准电路的采样方法的流程示意图。本实施例提供了一种基于超低功耗基准电路的采样方法，包括实施例一所述的超低功耗基准电路，对于超低功耗基准电路的实现原理和技术效果请参见实施例一，在此不再赘述，具体地该采样方法包括如下步骤：
步骤1、控制第一时钟输入信号使得带隙基准模块处于工作模式，并在工作模式下输出第一自启动电压、第二自启动电压和参考基准电压，以及控制第二时钟输入信号和第三时钟输入信号使得采样保持模块处于采样模式，以在采样模式下对参考基准电压进行采样处理，得到输出信号；
步骤2、控制第一时钟输入信号使得带隙基准模块处于非工作模式，以及控制第二时钟输入信号和第三时钟输入信号使得采样保持模块处于保持模式，以在保持模式下对输出信号进行保持处理；
步骤3、控制第一时钟输入信号使得带隙基准模块再次处于工作模式，且第一自启动模块、第二自启动模块分别通过第一自启动电压、第二自启动电压使得带隙基准模块快速处于工作模式，并在工作模式下输出新的第一自启动电压、新的第二自启动电压和新的参考基准电压，以及控制第二时钟输入信号和第三时钟输入信号使得采样保持模块处于采样模式，以在采样模式下对新的参考基准电压进行采样处理，得到新的输出信号；
步骤4、控制第一时钟输入信号使得带隙基准模块处于非工作模式，以及控制第二时钟输入信号和第三时钟输入信号使得采样保持模块处于保持模式，以在保持模式下对新的输出信号进行保持处理；
步骤5、在预设时间内，重复执行步骤3、步骤4。
具体而言，传统的采样方法中采样的基准电压由于受环境的影响等，存在鲁棒性差、性能不稳定的问题，而本实施例提供的采样方法，基于实施例一的超低功耗基准电路实现，初始状态如步骤1，控制第一时钟输入信号clk1为高电平，带隙基准模块处于工作模式，分别产生第一自启动模块、第二自启动模块、采样保持模块需要的第一启动电压、第二启动电压、参考基准电压，此时第一自启动模块、第二自启动模块也处于工作模式，对第一启动电压、第二启动电压进行采样存储，控制第二时钟输入信号clk2或第三时钟输入信号clk3为高电平，采样保持模块处于采样模式，对参考基准电压进行采样存储处理得到输出信号；控制第一时钟输入信号clk1为低电平时，如步骤2带隙基准模块处于未工作模式，此时第一自启动模块、第二自启动模块也处于未工作模式，对第一启动电压、第二启动电压进行保持存储，控制第二时钟输入信号clk2和第三时钟输入信号clk3为低电平时，采样保持模块处于保持模式，对输出信号进行保持存储处理，从而保持了采样输出信号良好的稳定性；而如步骤3当带隙基准模块再由未工作模式变为工作模式时，第一自启动模块、第二自启动模块将分别为带隙基准模块提供第一启动电压、第二启动电压，从而加速带隙基准模块进入工作模式，同时再次分别产生第一自启动模块、第二自启动模块、采样保持模块需要的新的第一启动电压、新的第二启动电压、新的参考基准电压，步骤3中采样保持模块继续执行如步骤1中的采样过程，而如步骤4带隙基准模块处于未工作模式，步骤4中采样保持模块继续执行如步骤2中的保持过程。其中，步骤1～2为初始采样情况处理，步骤3～4为正常采样处理，在正常采样过程，在预设时间(比如实施例一中所述周期t)内，不断重复步骤3～4，以实现本实施例对信号的采样处理。
综上所述，本实施例提供的采样方法，基于实施例一的超低功耗基准电路，使得采样实现超低功耗，同时超低功耗基准电路提供基准电压，由于基准电压具有良好的稳定性，从而保证了较高的采样精度。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
1.一种超低功耗基准电路，其特征在于，包括带隙基准模块、第一自启动模块、第二自启动模块和采样保持模块，其中，
所述带隙基准模块，用于根据第一时钟输入信号产生第一自启动电压、第二自启动电压、参考基准电压；
所述第一自启动模块，连接所述带隙基准模块，用于根据所述第一时钟输入信号为所述带隙基准模块提供所述第一自启动电压；
所述第二自启动模块，连接所述带隙基准模块，用于根据所述第一时钟输入信号为所述带隙基准模块提供所述第二自启动电压；
所述采样保持模块，连接所述带隙基准模块，用于根据第二时钟输入信号、第三时钟输入信号对所述参考基准电压进行采样、保持处理得到输出信号。
2.根据权利要求1所述的超低功耗基准电路，其特征在于，所述第一自启动模块包括反相器inv1、晶体管m1～晶体管m3和电容c1，其中，
所述反相器inv1的输入端、所述晶体管m3的栅极与第一时钟信号输入端连接，所述反相器inv1的输出端与所述晶体管m1的栅极、所述晶体管m2的栅极连接，所述晶体管m1的漏极与所述带隙基准模块的第一输出端连接，所述晶体管m1的源极与所述晶体管m2的漏极、所述晶体管m3的漏极连接，所述晶体管m2的源极、所述晶体管m3的源极与所述电容c1的一端连接，所述电容c1的另一端接地。
3.根据权利要求1所述的超低功耗基准电路，其特征在于，所述第二自启动模块包括反相器inv2、晶体管m4～晶体管m6和电容c2，其中，
所述反相器inv2的输入端、所述晶体管m6的栅极与第一时钟信号输入端连接，所述反相器inv2的输出端与所述晶体管m4的栅极、所述晶体管m5的栅极连接，所述晶体管m4的漏极与所述带隙基准模块的第二输出端连接，所述晶体管m4的源极与所述晶体管m5的漏极、所述晶体管m6的漏极连接，所述晶体管m5的源极、所述晶体管m6的源极与所述电容c2的一端连接，所述电容c2的另一端接地。
4.根据权利要求1所述的超低功耗基准电路，其特征在于，所述采样保持模块包括单位增益模块、第一开关模块、第二开关模块和第三开关模块，其中，
所述第一开关模块，连接所述带隙基准模块，用于根据所述第二时钟输入信号、所述第三时钟输入信号对所述参考基准电压进行第一次开关采样保持处理得到第一开关采样保持信号；
所述第二开关模块，连接所述第一开关模块，用于根据所述第二时钟输入信号、所述第三时钟输入信号对所述第一开关采样保持信号进行第二次开关采样保持处理得到第二开关采样保持信号；
所述单位增益模块，连接所述第二开关模块、信号输出端，用于对所述第二开关采样保持信号进行保持处理；
所述第三开关模块，连接所述单位增益模块，用于根据所述第二时钟输入信号、所述第三时钟输入信号对所述第二开关采样保持信号进行第三次开关采样保持处理得到第三开关采样保持信号；
所述第二开关模块，还连接所述第三开关模块，还用于根据所述第二时钟输入信号、所述第三时钟输入信号对所述第三开关采样保持信号进行第四次开关采样保持处理得到输出信号。
5.根据权利要求2所述的超低功耗基准电路，其特征在于，所述第一开关模块包括反向器inv3、反相器inv4、晶体管m11～晶体管m16，其中，
所述反向器inv3的输入端与所述第二时钟信号输入端、所述晶体管m11的栅极、所述晶体管m13的栅极连接，所述反向器inv3的输出端与所述晶体管m12的栅极连接，所述反向器inv4的输入端与所述第三时钟信号输入端、所述晶体管m14的栅极、所述晶体管m16的栅极连接，所述反向器inv4的输出端与所述晶体管m15的栅极连接，所述晶体管m11的源极、所述晶体管m11的漏极、所述晶体管m12的源极、所述晶体管m14的源极、所述晶体管m14的漏极、所述晶体管m15的源极与所述带隙基准模块的第三输出端连接，所述晶体管m12的衬底、所述晶体管m15的衬底均接vdd，所述晶体管m12的漏极与所述晶体管m13的源极、所述晶体管m13的漏极、所述晶体管m16的源极、所述晶体管m16的漏极、所述晶体管m15的漏极与所述第二开关模块、所述第三开关模块连接。
6.根据权利要求5所述的超低功耗基准电路，其特征在于，所述第二开关模块包括反向器inv5、反相器inv6、晶体管m21～晶体管m26，其中，
所述反向器inv5的输入端与所述第二时钟信号输入端、所述晶体管m21的栅极、所述晶体管m23的栅极连接，所述反向器inv5的输出端与所述晶体管m22的栅极连接，所述反向器inv6的输入端与所述第三时钟信号输入端、所述晶体管m24的栅极、所述晶体管m26的栅极连接，所述反向器inv6的输出端与所述晶体管m25的栅极连接，所述晶体管m21的源极、所述晶体管m21的漏极、所述晶体管m22的源极、所述晶体管m24的源极、所述晶体管m24的漏极、所述晶体管m25的源极与所述第一开关模块、所述第三开关模块连接，所述晶体管m22的衬底、所述晶体管m25的衬底均与所述第三开关模块、所述单位增益模块连接，所述晶体管m22的漏极与所述晶体管m23的源极、所述晶体管m23的漏极、所述晶体管m26的源极、所述晶体管m26的漏极、所述晶体管m25的漏极与信号输出端、所述单位增益模块连接。
7.根据权利要求6所述的超低功耗基准电路，其特征在于，所述第三开关模块包括，反向器inv7、反相器inv8、晶体管m31～晶体管m36，其中，
所述反向器inv7的输入端与所述第二时钟信号输入端、所述晶体管m31的栅极、所述晶体管m33的栅极连接，所述反向器inv7的输出端与所述晶体管m32的栅极连接，所述反向器inv8的输入端与所述第三时钟信号输入端、所述晶体管m34的栅极、所述晶体管m36的栅极连接，所述反向器inv8的输出端与所述晶体管m35的栅极连接，所述晶体管m31的源极、所述晶体管m31的漏极、所述晶体管m32的源极、所述晶体管m34的源极、所述晶体管m34的漏极、所述晶体管m35的源极与所述第二开关模块、所述单位增益模块连接，所述晶体管m32的衬底、所述晶体管m35的衬底均接vdd，所述晶体管m32的漏极与所述晶体管m33的源极、所述晶体管m33的漏极、所述晶体管m36的源极、所述晶体管m36的漏极、所述晶体管m35的漏极与所述第一开关模块、所述第二开关模块连接。
8.根据权利要求2所述的超低功耗基准电路，其特征在于，所述晶体管m11、晶体管m13、晶体管m21、晶体管m23、晶体管m31、晶体管m33尺寸相同，所述晶体管m14、晶体管m16、晶体管m24、晶体管m26、晶体管m34、晶体管m36尺寸相同，所述晶体管m12、晶体管m22、晶体管m32尺寸相同，所述晶体管m15、晶体管m25、晶体管m35尺寸相同，所述晶体管m11尺寸为所述晶体管m12尺寸的一半，所述晶体管m14尺寸为所述晶体管m15尺寸的一半，所述晶体管m15尺寸小于所述晶体管m12。
9.根据权利要求2所述的超低功耗基准电路，其特征在于，所述单位增益模块包括放大器al、电容c3，其中，
所述放大器al的正向输入端与所述第二开关模块、所述信号输出端、电容c3的一端连接，所述放大器al的反向输入端与所述第二开关模块、所述第三开关模块连接，所述放大器al的输出端与所述第二开关模块、所述第三开关模块连接，所述放大器al的电源端接vdd，所述电容c3的另一端接地连接。
10.一种基于超低功耗基准电路的采样方法，其特征在于，包括权利要求1～9任一项所述超低功耗基准电路，所述采样方法包括如下步骤：
步骤1、控制第一时钟输入信号使得带隙基准模块处于工作模式，并在所述工作模式下输出第一自启动电压、第二自启动电压和参考基准电压，以及控制第二时钟输入信号和第三时钟输入信号使得采样保持模块处于采样模式，以在所述采样模式下对所述参考基准电压进行采样处理，得到输出信号；
步骤2、控制所述第一时钟输入信号使得所述带隙基准模块处于非工作模式，以及控制所述第二时钟输入信号和所述第三时钟输入信号使得所述采样保持模块处于保持模式，以在所述保持模式下对所述输出信号进行保持处理；
步骤3、控制所述第一时钟输入信号使得所述带隙基准模块再次处于所述工作模式，且第一自启动模块、第二自启动模块分别通过所述第一自启动电压、所述第二自启动电压使得所述带隙基准模块快速处于所述工作模式，并在所述工作模式下输出新的第一自启动电压、新的第二自启动电压和新的参考基准电压，以及控制所述第二时钟输入信号和所述第三时钟输入信号使得所述采样保持模块处于所述采样模式，以在所述采样模式下对所述新的参考基准电压进行采样处理，得到新的输出信号；
步骤4、控制所述第一时钟输入信号使得所述带隙基准模块处于所述非工作模式，以及控制所述第二时钟输入信号和所述第三时钟输入信号使得所述采样保持模块处于所述保持模式，以在所述保持模式下对所述新的输出信号进行保持处理；
步骤5、在预设时间内，重复执行步骤3、步骤4。
技术总结