1.本发明涉及放大器电路领域，尤其涉及一种低噪声放大器和射频芯片。
背景技术：2.目前，在无线收发系统中，射频的低噪声放大器是重要的组成部分之一，低噪声放大器将信号进行功率放大，获得足够的射频功率以后，信号才能馈送到天线上辐射出去。其中，低噪声放大器的增益和输入动态范围为重要的性能指标。
3.相关技术的低噪声放大器包括输入匹配电路、共栅共源放大器和输出匹配电路。
4.然而，5g通信时代，面对更加复杂严苛的物理环境，为了保证通信质量，射频接收机需要有宽的动态范围，既能处理微弱的小信号，又能接收处理大的输入信号，同时都要保证信号不失真，这就为位于最前端的低噪声放大器提出了更高的要求。相关技术的低噪声放大器的控相关技术的低噪声放大器对其增益进行调节，采用办法就是增加一些反馈控制，但是这些反馈控制对增益无法做到在处理微弱信号的时候有较高的增益，在处理大信号的时候有较低的增益，甚至是衰减，以达到宽动态范围。
5.因此，实有必要提供一种新的低噪声放大器和芯片解决上述问题。
技术实现要素：6.针对以上现有技术的不足，本发明提出一种电路增益可调且输入动态范围宽的低噪声放大器和射频芯片。
7.为了解决上述技术问题，第一方面，本发明的实施例提供了一种低噪声放大器，其包括依次连接的射频输入端、第一电感、第一级共栅共源放大器、第二级共栅共源放大器以及射频输出端，所述第一级共栅共源放大器包括用作共源晶体管的第一晶体管和用作共栅晶体管的第二晶体管；
8.所述低噪声放大器还包括设有电感的第一级源极电感调节电路、设有负载电阻的负载切换电路以及设有第一电阻的旁路模式电路，所述第一电阻的电阻值参数可调；
9.所述第一级源极电感调节电路连接于所述第一晶体管的源极，用于调节所述电感的电感值以实现调节所述低噪声放大器的输入放射系数；
10.所述负载切换电路跨接于所述第一级共栅共源放大器的输出端与所述第二级共栅共源放大器的输入端之间，用于调节所述负载电阻的电阻值以实现调节所述低噪声放大器的增益；
11.所述旁路模式电路的第一端连接至所述射频输入端，所述旁路模式电路的第二端连接至所述第二级共栅共源放大器的输出端，所述旁路模式电路的第三端连接至所述射频输出端，用于控制旁路模式；所述第一电阻的两端分别用于连接所述射频输入端和所述射频输出端；所述旁路模式为所述射频输入端的接收的射频信号在预设的范围内时，所述旁路模式电路将至所述第二级共栅共源放大器的输出端与所述射频输出端连通并将所述第一电阻的两端断开；所述射频输入端的接收的射频信号高于预设的范围时，所述旁路模式
电路将至所述第二级共栅共源放大器的输出端与所述射频输出端断开并将所述第一电阻的两端分别与所述射频输入端和所述射频输出端连通。
12.优选的，所述第一级源极电感调节电路设有的所述电感的电感值参数可调。
13.优选的，所述第一级源极电感调节电路还包括第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管均为mos管，所述电感包括第二电感和第三电感；
14.所述第二电感的第一端连接至所述第一晶体管的源极，所述第二电感的第二端分别连接至所述第三晶体管的漏极和所述第三电感的第一端；
15.所述第三晶体管的栅极用于连接外部的第一控制信号，所述第三晶体管的源极接地；
16.所述第三电感的第二端连接至所述第四晶体管的漏极；
17.所述第四晶体管的栅极用于连接外部的第二控制信号，所述第四晶体管的源极接地。
18.优选的，所述负载电阻的电阻值参数可调。
19.优选的，所述负载切换电路包括第五晶体管、第六晶体管以及第七晶体管，所述第五晶体管、所述第六晶体管以及所述第七晶体管均为mos管，所述负载电阻包括第二电阻、第三电阻和第四电阻；
20.所述第二电阻的第一端分别连接至所述第三电阻的第一端、所述第四电阻的第一端、所述第一级共栅共源放大器的输出端以及所述第二级共栅共源放大器的输入端；
21.所述第二电阻的第二端连接至所述第五晶体管的漏极；
22.所述第五晶体管的栅极用于连接外部的第三控制信号，所述第五晶体管的源极接地；
23.所述第三电阻的第二端连接至所述第六晶体管的漏极；
24.所述第六晶体管的栅极用于连接外部的第四控制信号，所述第六晶体管的源极接地；
25.所述第四电阻的第二端连接至所述第七晶体管的漏极；
26.所述第七晶体管的栅极用于连接外部的第五控制信号，所述第七晶体管的源极接地。
27.优选的，所述旁路模式电路还包括第十晶体管、第十一晶体管和第十二晶体管，所述第十晶体管、所述第十一晶体管和所述第十二晶体管均为mos管；
28.所述第十晶体管的源极连接至所述射频输入端，所述第十晶体管的漏极连接至所述第一电阻的第一端，所述第十晶体管的栅极用于连接外部的第六控制信号；
29.所述第十一晶体管的源极连接至所述第一电阻的第二端，所述第十一晶体管的漏极连接至所述射频输出端，所述第十一晶体管的栅极用于连接外部的第七控制信号；
30.所述第十二晶体管的源极连接至所述第二级共栅共源放大器的输出端，所述第十二晶体管的漏极连接至所述射频输出端，所述第十二晶体管的栅极用于连接外部的第八控制信号。
31.优选的，所述第一级共栅共源放大器还包括第一电容、第二电容、第三电容、第一偏置电阻和第四电感；
32.所述第一电容的第一端作为所述第一级共栅共源放大器的输入端，所述第一电容
的第二端分别连接至所述第一偏置电阻的第二端和所述第一晶体管的栅极；
33.所述第一偏置电阻的第一端用于连接外部的第一偏置电压；
34.所述第一晶体管的源极用于连接所述第一级源极电感调节电路，所述第一晶体管的漏极连接至所述第二晶体管的源极；
35.所述第二晶体管的栅极用于连接外部的第二偏置电压，所述第二晶体管的漏极分别连接至所述第四电感的第二端、所述第二电容的第二端和所述第三电容的第一端；
36.所述第四电感的第一端和所述第二电容的第一端均连接至电源电压；
37.所述第三电容的第二端作为所述第一级共栅共源放大器的输出端。
38.优选的，所述第二级共栅共源放大器包括第四电容、第五电容、第六电容、第二偏置电阻、第五电感、第八晶体管和第九晶体管，所述第八晶体管和所述第九晶体管均为mos管；
39.所述第四电容的第一端作为所述第二级共栅共源放大器的输入端，所述第四电容的第二端分别连接至所述第二偏置电阻的第二端和所述第八晶体管的栅极；
40.所述第二偏置电阻的第一端用于连接外部的第三偏置电压；
41.所述第八晶体管的源极接地，所述第八晶体管的漏极连接至所述第九晶体管的源极；
42.所述第九晶体管的栅极用于连接外部的第四偏置电压，所述第九晶体管的漏极分别连接至所述第五电感的第二端、所述第五电容的第二端和所述第六电容的第一端；
43.所述第五电感的第一端和所述第六电容的第一端均连接至电源电压；
44.所述第六电容的第二端作为所述第一级共栅共源放大器的输出端。
45.优选的，所述第一晶体管和所述第二晶体管均为mos管。
46.第二方面，本发明的实施例还提供了一种射频芯片，所述射频芯片包括如本发明的实施例提供上述的低噪声放大器。
47.与相关技术相比，本发明的低噪声放大器和射频芯片通过采用两级共栅共源放大器的结构，即第一级共栅共源放大器和第二级共栅共源放大器，该结构满足低噪声性能，同时也提高了增益，进一步降低了噪声系数和系统灵敏度，使本发明的低噪声放大器可以处理更微弱的射频信号。本发明的低噪声放大器和射频芯片还通过采用所述第一级源极电感调节电路连接于第一级共栅共源放大器的所述第一晶体管的源极，调节所述电感的电感值以实现调节所述低噪声放大器的输入放射系数，从而使得本发明的低噪声放大器在不同的增益下都较优的输入反射系数。本发明的低噪声放大器和射频芯片还通过采用所述负载切换电路调节所述负载电阻的电阻值以实现调节所述低噪声放大器的增益；所述负载切换电路接于所述第一级共栅共源放大器的输出端与所述第二级共栅共源放大器的输入端之间，可以减小对本发明的低噪声放大器的输入反射系数和输出反射系数的影响。本发明的低噪声放大器和射频芯片还通过所述旁路模式电路，使得本发明的低噪声放大器可以处理高于预设的范围的射频信号，即可以处理更大的输入的射频信号，从而达到了输入的动态范围拓宽。因此，采用本发明的低噪声放大器和射频芯片的电路增益可调且输入动态范围宽。
附图说明
48.下面结合附图详细说明本发明。通过结合以下附图所作的详细描述，本发明的上
述或其他方面的内容将变得更清楚和更容易理解。附图中,
49.图1为本发明实施例的低噪声放大器的电路结构图。
具体实施方式
50.下面结合附图详细说明本发明的具体实施方式。
51.在此记载的具体实施方式/实施例为本发明的特定的具体实施方式，用于说明本发明的构思，均是解释性和示例性的，不应解释为对本发明实施方式及本发明范围的限制。除在此记载的实施例外，本领域技术人员还能够基于本技术权利要求书和说明书所公开的内容采用显而易见的其它技术方案，这些技术方案包括采用对在此记载的实施例的做出任何显而易见的替换和修改的技术方案，都在本发明的保护范围之内。
52.本发明提供一种低噪声放大器100。请参考图1所示，图1为本发明实施例的低噪声放大器100的电路结构图。
53.所述低噪声放大器100包括射频输入端rfiin、第一电感l1、第一级共栅共源放大器1、第二级共栅共源放大器2、射频输出端rfout、设有电感的第一级源极电感调节电路3、设有负载电阻的负载切换电路4以及设有第一电阻r1的旁路模式电路5。
54.其中，所述射频输入端rfiin、所述第一电感l1、所述第一级共栅共源放大器1、所述第二级共栅共源放大器2和所述射频输出端rfout依次连接。所述第一电感l1作为匹配电感。
55.所述第一级共栅共源放大器1包括用作共源晶体管的第一晶体管m1和用作共栅晶体管的第二晶体管m2。
56.本实施例中，所述低噪声放大器100采用mos工艺制成，因此所述低噪声放大器100易于集成，制成芯片，有利于所述低噪声放大器100的应用广泛。其中，所述第一晶体管m1和所述第二晶体管m2均为mos管。所述第一晶体管m1起放大作用。所述第二晶体管m2作为共栅组态放大管，起到分压和隔离作用。所述第一晶体管m1和所述第二晶体管m2在晶体管尺寸和电流分配上，为了满足低噪声性能。相对于所述第二级共栅共源放大器2在所述低噪声放大器100的作用，所述第一级共栅共源放大器1实现满足低噪声性能为主要电路。
57.所述第一级共栅共源放大器1还包括第一电容c1、第二电容c2、第三电容c3、第一偏置电阻rb1和第四电感l4。第一电容c1为隔直电容。第二电容c2和第四电感l4组成并联谐振，谐振在工作频段，即所述射频输入端rfin的接收的射频信号在预设的范围内的工作频段。所述第三电容c3作为所述第一级共栅共源放大器1和所述第二级共栅共源放大器2之间的隔直电容。
58.所述第一级共栅共源放大器1的内部电路连接关系为：
59.所述第一电容c1的第一端作为所述第一级共栅共源放大器1的输入端。所述第一电容c1的第二端分别连接至所述第一偏置电阻rb1的第二端和所述第一晶体管m1的栅极。
60.所述第一偏置电阻rb1的第一端用于连接外部的第一偏置电压vgs1。所述第一偏置电压vgs1用于保证所述第一晶体管m1工作在饱和区。
61.所述第一晶体管m1的源极用于连接所述第一级源极电感调节电路3。所述第一晶体管m1的漏极连接至所述第二晶体管m2的源极。
62.所述第二晶体管m2的栅极用于连接外部的第二偏置电压vgs2。所述第二晶体管m2
的漏极分别连接至所述第四电感l4的第二端、所述第二电容c2的第二端和所述第三电容c3的第一端。
63.所述第四电感l4的第一端和所述第二电容c2的第一端均连接至电源电压vdd。
64.所述第三电容c3的第二端作为所述第一级共栅共源放大器1的输出端。
65.所述第二级共栅共源放大器2包括第四电容c4、第五电容c5、第六电容c6、第二偏置电阻rb2、第五电感l5、第八晶体管m8和第九晶体管m9。所述第八晶体管m8和所述第九晶体管m9均为mos管。所述第八晶体管m8起放大作用。所述第九晶体管m9作为共栅组态放大管，起到分压和隔离作用。
66.第四电容c4作为所述第一级共栅共源放大器1和所述第二级共栅共源放大器2之间的隔直电容。第五电容c5和第五电感l5组成并联谐振，同样谐振在工作频段。第六电容c6作为输出匹配电容。
67.所述第二级共栅共源放大器2的内部电路连接关系为：
68.所述第四电容c4的第一端作为所述第二级共栅共源放大器2的输入端。所述第四电容c4的第二端分别连接至所述第二偏置电阻rb2的第二端和所述第八晶体管m8的栅极。
69.所述第二偏置电阻rb2的第一端用于连接外部的第三偏置电压vgs3。
70.所述第八晶体管m8的源极接地gnd。所述第八晶体管m8的漏极连接至所述第九晶体管m9的源极。
71.所述第九晶体管m9的栅极用于连接外部的第四偏置电压vgs4。所述第九晶体管m9的漏极分别连接至所述第五电感l5的第二端、所述第五电容c5的第二端和所述第六电容c6的第一端。
72.所述第五电感l5的第一端和所述第六电容c6的第一端均连接至电源电压vdd。
73.所述第六电容c6的第二端作为所述第一级共栅共源放大器1的输出端。
74.所述第一级源极电感调节电路3用于调节所述电感的电感值以实现调节所述低噪声放大器100的输入放射系数。所述第一级源极电感调节电路3使得本发明的低噪声放大器100在不同的增益下都较优的输入反射系数。
75.所述第一级源极电感调节电路3连接于所述第一晶体管m1的源极。
76.本实施例中，所述第一级源极电感调节电路3还包括第三晶体管m3和第四晶体管m4。所述第三晶体管m3和所述第四晶体管m4均为mos管。所述电感包括第二电感l2和第三电感l3。第二电感l2和第三电感l3作为所述第一晶体管m1的源极电感，分别受所述第三晶体管m3和所述第四晶体管m4控制，可以实现高低增益下的源极电感切换，达到不同挡位都较优的输入反射系数。其中，所述第一电感l1、所述第二电感l2和所述第三电感l3均参与所述第一级共栅共源放大器1的输入匹配。当然，不限于此，在另外一种实施例中，所述第一级源极电感调节电路3设有的所述电感的电感值参数可调。即所述第一级源极电感调节电路3设有的所述电感使用可以直接调节电感值的器件或模块。
77.所述第一级源极电感调节电路3的内部电路连接关系为：
78.所述第二电感l2的第一端连接至所述第一晶体管m1的源极。所述第二电感l2的第二端分别连接至所述第三晶体管m3的漏极和所述第三电感l3的第一端。
79.所述第三晶体管m3的栅极用于连接外部的第一控制信号k1。所述第三晶体管m3的源极接地gnd。
80.所述第三电感l3的第二端连接至所述第四晶体管m4的漏极。
81.所述第四晶体管m4的栅极用于连接外部的第二控制信号k2。所述第四晶体管m4的源极接地gnd。
82.所述负载切换电路4用于调节所述负载电阻的电阻值以实现调节所述低噪声放大器100的增益。
83.所述负载切换电路4跨接于所述第一级共栅共源放大器1的输出端与所述第二级共栅共源放大器2的输入端之间。该设置可以减小对本发明的低噪声放大器100的输入反射系数和输出反射系数的影响。
84.本实施例中，所述负载切换电路4包括第五晶体管m5、第六晶体管m6以及第七晶体管m7。所述第五晶体管m5、所述第六晶体管m6以及所述第七晶体管m7均为mos管。所述负载电阻包括第二电阻r2、第三电阻r3和第四电阻r4。所述负载切换电路4采用第二电阻r2、第三电阻r3和第四电阻r4三种电阻作为三档调节，通过调节所述负载电阻的电阻值可以改变增益大小，实现了负载切换功能。当然，不限于此，可以根据低噪声放大器100的增益的实际设计需要，可以设计多档调节，电阻和晶体管组成的支路个数可以根据增益挡位的需求自由设计。而在另外一种实施例中，所述负载电阻的电阻值参数可调。即所述负载电阻采用可变电阻实现。
85.所述负载切换电路4的内部电路连接关系为：
86.所述第二电阻r2的第一端分别连接至所述第三电阻r3的第一端、所述第四电阻r4的第一端、所述第一级共栅共源放大器1的输出端以及所述第二级共栅共源放大器2的输入端。
87.所述第二电阻r2的第二端连接至所述第五晶体管m5的漏极。
88.所述第五晶体管m5的栅极用于连接外部的第三控制信号k3。所述第五晶体管m5的源极接地gnd。
89.所述第三电阻r3的第二端连接至所述第六晶体管m6的漏极。
90.所述第六晶体管m6的栅极用于连接外部的第四控制信号k4。所述第六晶体管m6的源极接地gnd。
91.所述第四电阻r4的第二端连接至所述第七晶体管m7的漏极。
92.所述第七晶体管m7的栅极用于连接外部的第五控制信号k5。所述第七晶体管m7的源极接地gnd。
93.所述旁路模式电路5的第一端连接至所述射频输入端rfiin。所述旁路模式电路5的第二端连接至所述第二级共栅共源放大器2的输出端。所述旁路模式电路5的第三端连接至所述射频输出端rfout。所述第一电阻r1的电阻值参数可调。所述第一电阻r1的两端分别用于连接所述射频输入端rfiin和所述射频输出端rfout。
94.所述旁路模式电路5用于控制旁路模式。所述旁路模式为所述射频输入端rfiin的接收的射频信号在预设的范围内时。所述旁路模式电路5将至所述第二级共栅共源放大器2的输出端与所述射频输出端rfout连通并将所述第一电阻r1的两端断开。所述射频输入端rfiin的接收的射频信号高于预设的范围时。所述旁路模式电路5将至所述第二级共栅共源放大器2的输出端与所述射频输出端rfout断开并将所述第一电阻r1的两端分别与所述射频输入端rfiin和所述射频输出端rfout连通。
95.本实施例中，所述旁路模式电路5还包括第十晶体管m10、第十一晶体管m11和所述第十二晶体m12管。所述第十晶体管m10、所述第十一晶体管m11和所述第十二晶体m12管均为mos管。
96.所述旁路模式电路5的内部电路连接关系为：
97.所述第十晶体管m10的源极连接至所述射频输入端rfiin。所述第十晶体管m10的漏极连接至所述第一电阻r1的第一端。所述第十晶体管m10的栅极用于连接外部的第六控制信号k6。
98.所述第十一晶体管m11的源极连接至所述第一电阻r1的第二端。所述第十一晶体管m11的漏极连接至所述射频输出端rfout。所述第十一晶体管m11的栅极用于连接外部的第七控制信号k7。
99.所述第十二晶体m12管的源极连接至所述第二级共栅共源放大器2的输出端。所述第十二晶体m12管的漏极连接至所述射频输出端rfout。所述第十二晶体m12管的栅极用于连接外部的第八控制信号k8。
100.所述旁路模式电路5的所述第十晶体管m10、所述第十一晶体管m11和所述第一电阻r1组成了无源模式的衰减支路，在衰减挡位下，关闭放大器电路，可以降低电路功耗，同时获得更高的线性度指标。
101.所述旁路模式电路5的工作过程为：
102.所述第十晶体管m10、所述第十一晶体管m11和第十二晶体m12管起到射频开关作用。
103.所述低噪声放大器100两级通路(所述第一级共栅共源放大器1和所述第二级共栅共源放大器2)在正常放大状态工作下，即射频信号在预设的范围内时，所述第十晶体管m10关闭、所述第十一晶体管m11关闭，所述第十二晶体m12管导通。在旁路模式下，即射频信号高于预设的范围时，所述第十晶体管m10导通、所述第十一晶体管m11导通，所述第十二晶体m12管关闭，通过调节所述第一电阻r1的阻值变化，达到了不同挡位的衰减作用，用来处理比较大的输入射频信号。
104.本发明的实施例还提供一种射频芯片，所述射频芯片包括所述低噪声放大器100。
105.需要指出的是，本发明采用的相关电路、电阻、电容、电感、及晶体管均为本领域常用的电路、元器件，对应的具体的指标和参数根据实际应用进行调整，在此，不作详细赘述。
106.与相关技术相比，本发明的低噪声放大器和射频芯片通过采用两级共栅共源放大器的结构，即第一级共栅共源放大器和第二级共栅共源放大器，该结构满足低噪声性能，同时也提高了增益，进一步降低了噪声系数和系统灵敏度，使本发明的低噪声放大器可以处理更微弱的射频信号。本发明的低噪声放大器和射频芯片还通过采用所述第一级源极电感调节电路连接于第一级共栅共源放大器的所述第一晶体管的源极，调节所述电感的电感值以实现调节所述低噪声放大器的输入放射系数，从而使得本发明的低噪声放大器在不同的增益下都较优的输入反射系数。本发明的低噪声放大器和射频芯片还通过采用所述负载切换电路调节所述负载电阻的电阻值以实现调节所述低噪声放大器的增益；所述负载切换电路接于所述第一级共栅共源放大器的输出端与所述第二级共栅共源放大器的输入端之间，可以减小对本发明的低噪声放大器的输入反射系数和输出反射系数的影响。本发明的低噪声放大器和射频芯片还通过所述旁路模式电路，使得本发明的低噪声放大器可以处理高于
预设的范围的射频信号，即可以处理更大的输入的射频信号，从而达到了输入的动态范围拓宽。因此，采用本发明的低噪声放大器和射频芯片的电路增益可调且输入动态范围宽。
107.需要说明的是，以上参照附图所描述的各个实施例仅用以说明本发明而非限制本发明的范围，本领域的普通技术人员应当理解，在不脱离本发明的精神和范围的前提下对本发明进行的修改或者等同替换，均应涵盖在本发明的范围之内。此外，除上下文另有所指外，以单数形式出现的词包括复数形式，反之亦然。另外，除非特别说明，那么任何实施例的全部或一部分可结合任何其它实施例的全部或一部分来使用。
技术特征：1.一种低噪声放大器，其包括依次连接的射频输入端、第一电感、第一级共栅共源放大器、第二级共栅共源放大器以及射频输出端，所述第一级共栅共源放大器包括用作共源晶体管的第一晶体管和用作共栅晶体管的第二晶体管；其特征在于，所述低噪声放大器还包括设有电感的第一级源极电感调节电路、设有负载电阻的负载切换电路以及设有第一电阻的旁路模式电路，所述第一电阻的电阻值参数可调；所述第一级源极电感调节电路连接于所述第一晶体管的源极，用于调节所述电感的电感值以实现调节所述低噪声放大器的输入放射系数；所述负载切换电路跨接于所述第一级共栅共源放大器的输出端与所述第二级共栅共源放大器的输入端之间，用于调节所述负载电阻的电阻值以实现调节所述低噪声放大器的增益；所述旁路模式电路的第一端连接至所述射频输入端，所述旁路模式电路的第二端连接至所述第二级共栅共源放大器的输出端，所述旁路模式电路的第三端连接至所述射频输出端，用于控制旁路模式；所述第一电阻的两端分别用于连接所述射频输入端和所述射频输出端；所述旁路模式为所述射频输入端的接收的射频信号在预设的范围内时，所述旁路模式电路将至所述第二级共栅共源放大器的输出端与所述射频输出端连通并将所述第一电阻的两端断开；所述射频输入端的接收的射频信号高于预设的范围时，所述旁路模式电路将至所述第二级共栅共源放大器的输出端与所述射频输出端断开并将所述第一电阻的两端分别与所述射频输入端和所述射频输出端连通。2.根据权利要求1所述的低噪声放大器，其特征在于，所述第一级源极电感调节电路设有的所述电感的电感值参数可调。3.根据权利要求1所述的低噪声放大器，其特征在于，所述第一级源极电感调节电路还包括第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管均为mos管，所述电感包括第二电感和第三电感；所述第二电感的第一端连接至所述第一晶体管的源极，所述第二电感的第二端分别连接至所述第三晶体管的漏极和所述第三电感的第一端；所述第三晶体管的栅极用于连接外部的第一控制信号，所述第三晶体管的源极接地；所述第三电感的第二端连接至所述第四晶体管的漏极；所述第四晶体管的栅极用于连接外部的第二控制信号，所述第四晶体管的源极接地。4.根据权利要求1所述的低噪声放大器，其特征在于，所述负载电阻的电阻值参数可调。5.根据权利要求1所述的低噪声放大器，其特征在于，所述负载切换电路包括第五晶体管、第六晶体管以及第七晶体管，所述第五晶体管、所述第六晶体管以及所述第七晶体管均为mos管，所述负载电阻包括第二电阻、第三电阻和第四电阻；所述第二电阻的第一端分别连接至所述第三电阻的第一端、所述第四电阻的第一端、所述第一级共栅共源放大器的输出端以及所述第二级共栅共源放大器的输入端；所述第二电阻的第二端连接至所述第五晶体管的漏极；所述第五晶体管的栅极用于连接外部的第三控制信号，所述第五晶体管的源极接地；所述第三电阻的第二端连接至所述第六晶体管的漏极；所述第六晶体管的栅极用于连接外部的第四控制信号，所述第六晶体管的源极接地；
所述第四电阻的第二端连接至所述第七晶体管的漏极；所述第七晶体管的栅极用于连接外部的第五控制信号，所述第七晶体管的源极接地。6.根据权利要求1所述的低噪声放大器，其特征在于，所述旁路模式电路还包括第十晶体管、第十一晶体管和第十二晶体管，所述第十晶体管、所述第十一晶体管和所述第十二晶体管均为mos管；所述第十晶体管的源极连接至所述射频输入端，所述第十晶体管的漏极连接至所述第一电阻的第一端，所述第十晶体管的栅极用于连接外部的第六控制信号；所述第十一晶体管的源极连接至所述第一电阻的第二端，所述第十一晶体管的漏极连接至所述射频输出端，所述第十一晶体管的栅极用于连接外部的第七控制信号；所述第十二晶体管的源极连接至所述第二级共栅共源放大器的输出端，所述第十二晶体管的漏极连接至所述射频输出端，所述第十二晶体管的栅极用于连接外部的第八控制信号。7.根据权利要求1所述的低噪声放大器，其特征在于，所述第一级共栅共源放大器还包括第一电容、第二电容、第三电容、第一偏置电阻和第四电感；所述第一电容的第一端作为所述第一级共栅共源放大器的输入端，所述第一电容的第二端分别连接至所述第一偏置电阻的第二端和所述第一晶体管的栅极；所述第一偏置电阻的第一端用于连接外部的第一偏置电压；所述第一晶体管的源极用于连接所述第一级源极电感调节电路，所述第一晶体管的漏极连接至所述第二晶体管的源极；所述第二晶体管的栅极用于连接外部的第二偏置电压，所述第二晶体管的漏极分别连接至所述第四电感的第二端、所述第二电容的第二端和所述第三电容的第一端；所述第四电感的第一端和所述第二电容的第一端均连接至电源电压；所述第三电容的第二端作为所述第一级共栅共源放大器的输出端。8.根据权利要求1所述的低噪声放大器，其特征在于，所述第二级共栅共源放大器包括第四电容、第五电容、第六电容、第二偏置电阻、第五电感、第八晶体管和第九晶体管，所述第八晶体管和所述第九晶体管均为mos管；所述第四电容的第一端作为所述第二级共栅共源放大器的输入端，所述第四电容的第二端分别连接至所述第二偏置电阻的第二端和所述第八晶体管的栅极；所述第二偏置电阻的第一端用于连接外部的第三偏置电压；所述第八晶体管的源极接地，所述第八晶体管的漏极连接至所述第九晶体管的源极；所述第九晶体管的栅极用于连接外部的第四偏置电压，所述第九晶体管的漏极分别连接至所述第五电感的第二端、所述第五电容的第二端和所述第六电容的第一端；所述第五电感的第一端和所述第六电容的第一端均连接至电源电压；所述第六电容的第二端作为所述第一级共栅共源放大器的输出端。9.根据权利要求1所述的低噪声放大器，其特征在于，所述第一晶体管和所述第二晶体管均为mos管。10.一种射频芯片，其特征在于，所述射频芯片包括如权利要求1-9中任意一项所述的低噪声放大器。
技术总结本发明提供了一种低噪声放大器，其包括射频输入端、第一电感、第一级共栅共源放大器、第二级共栅共源放大器、射频输出端、设有电感的第一级源极电感调节电路、设有负载电阻的负载切换电路以及设有第一电阻的旁路模式电路；所述第一级源极电感调节电路用于调节所述电感的电感值以实现调节所述低噪声放大器的输入放射系数；所述负载切换电路跨用于调节所述负载电阻的电阻值以实现调节所述低噪声放大器的增益；所述旁路模式电路用于控制旁路模式。本发明还提供了一种应用所述低噪声放大器的射频芯片。与相关技术相比，本发明的低噪声放大器和射频芯片的电路增益可调且输入动态范围宽。围宽。围宽。
技术研发人员：尚鹏飞 郭嘉帅
受保护的技术使用者：深圳飞骧科技股份有限公司
技术研发日：2022.09.15
技术公布日：2022/12/5
