本发明一般涉及半导体器件领域，且更具体地涉及一种半导体器件的封装结构及其制备方法。
背景技术：
在制作晶片的过程中，会先在半导体晶片中的半导体基底的表面形成集成电路元件(例如晶体管)。之后，在集成电路元件上形成内连线结构(interconnectstructure)。在半导体晶片的表面上形成导电元件，且这些导电元件电性耦接至集成电路元件。将半导体晶片切割成多个半导体芯片，也就是俗称的裸片(dies)。
在半导体芯片的封装工艺中，半导体芯片时常使用倒装芯片接合与封装基板相连。焊料用以使半导体芯片中的导电元件连结至封装基底中的结合垫(bondpads)。在接合两个半导体芯片(或是一个半导体芯片与一个封装基底)时，可以将焊料预先形成在前述两个半导体芯片其中之一的导电元件/结合垫上、或者是同时形成在前述两个半导体芯片的导电元件/结合垫上。之后，进行一回焊(re-flow)工艺以使焊料连接半导体芯片。在回焊工艺中，焊料会出现爬锡(soldercreeping)现象，造成锡量不足导致不沾锡(non-wetting)的问题或焊料量太多导致焊桥问题，从而影响产品的良率.
技术实现要素：
为了克服上述缺陷，本发明提供一种半导体器件及其形成方法。
本发明一方面提供一种半导体器件，包括：衬底，一表面上具有结合垫；导电体，凸出于所述结合垫且与所述结合垫连接；及所述导电体顶面设有焊料层以及环绕所述焊料层的第一阻挡层，所述焊料层凸出于所述第一阻挡层。
根据本发明的一实施方式，所述焊料层的凸出高度大于等于所述第一阻挡层高度的10％。
根据本发明的另一实施方式，所述导电体和所述结合垫通过凸块下金属化层连接。
根据本发明的另一实施方式，所述凸块下金属化层呈u型包覆所述导电体并露出所述导电体的顶面。
根据本发明的另一实施方式，所述凸块下金属化层与所述第一阻挡层接触连接。
根据本发明的另一实施方式，所述导电体和所述焊料层之间还包括第二阻挡层，所述第二阻挡层覆盖所述导电体顶面并与所述第一阻挡层接触连接。
根据本发明的另一实施方式，所述导电体包括铜、钨、金中的一种或多种。
根据本发明的另一实施方式，所述第一阻挡层包括ni。
根据本发明的另一实施方式，所述第二阻挡层包括ti、ta、tiw、al、cr、nicr中的一种或多种。
本发明另一方面提供一种形成半导体器件的方法，包括：形成导电体于半导体器件的表面上的结合垫上且与所述结合垫连接；以及形成与所述导电体顶面连接的焊料层和环绕所述焊料层的第一阻挡层，所述焊料层凸出于所述第一阻挡层。
根据本发明的一实施方式，所述焊料层的凸出高度大于等于所述第一阻挡层高度的10％。
根据本发明的另一实施方式，所述方法还包括：将所述导电体与所述结合垫连接之前，在所述结合垫上形成u形凸块下金属化层；及在所述u形凸块下金属化层中形成所述导电体，并露出所述导电体顶面。
根据本发明的另一实施方式，所述方法还包括：在所述导电体顶面形成第二阻挡层；在所述第二阻挡层上形成所述第一阻挡层；及在所述第一阻挡层中形成所述焊料层。
根据本发明的另一实施方式，所述凸块下金属化层与所述第一阻挡层接触连接。
根据本发明的另一实施方式，所述导电体包括铜。
根据本发明的另一实施方式，所述第一阻挡层包括ni。
根据本发明的另一实施方式，所述第二阻挡层包括ti、ta。
本发明通过在焊料的外表面包覆环状阻挡层，减少了回焊工艺中由于焊料会出现爬锡造成锡量不足而导致的不沾锡的缺陷或焊料量太多导致焊桥缺陷，从而提高产品的良率。
附图说明
通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。
图1是本发明一实施例的半导体器件的示意图。
图2是本发明另一实施例的半导体器件的示意图。
图3a-3g是本发明又一实施例的半导体器件的形成流程图。
图4是现有技术的半导体器件的示意图。
其中，附图标记说明如下：
1：衬底
2：结合垫
3：钝化层
31：聚合物层
4：第一间隔层
5：导电金属层
51：ubm层
6：导电体
7：第二阻挡层
8：第二间隔层
9：阻挡层
91：第一阻挡层
10：焊料层
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中，为了清晰，夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
本文中术语“半导体器件”通常是指包含一或多个半导体材料的固态装置。术语“半导体器件”可指成品装置或指在成为成品装置之前的各个处理阶段处的组合件或其它结构。取决于其中使用术语“衬底”的上下文，所述术语可指晶片级衬底或指经单个化裸片级衬底。相关领域的技术人员将认识到，可以晶片级或以裸片级执行本文中所描述的方法的适合步骤。
本文中术语“连接”应做广义理解，例如，可以是直接相连，也可以间接相连。对于本领域的普通技术人员而言，可视具体情况理解上述术语在本发明中的具体含义。而术语“接触连接”是指直接相连。
本文中“上”、“下”等用语，仅为了便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系，而不应该认为是具有限制性的。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述可以同样地作相应的解释。
本文中“第一”、“第二”等类似用语，并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。
如图1所示，本发明一实施例的半导体器件包括衬底1、结合垫2、导电体6、焊料层10和第一阻挡层91。
衬底1例如可以是硅晶圆或含硅材料层，也可以是集成电路器件的顶层，诸如顶部金属层、钝化层等。正如本领域已知，集成电路(未示出)形成在衬底1上面和/或内部。出于清楚的目的，可以从附图中省略衬底1的各层和各个部件(包括晶体管、互连层、钝化后互连件、再分布层等)，这是因为它们对于理解本发明是不必要的。
结合垫2是金属焊盘(例如，铝焊盘)，结合垫2也可以包括其他合适的金属或导电材料。
衬底1上还可以设置有钝化层3，钝化层3是图案化的，使得钝化层3的一部分覆盖着金属焊盘的边缘部分露出其中心部分。
导电体6凸出于结合垫2上且与结合垫2连接。导电体6(也被称为凸块)可以直接与结合垫2接触连接，也可以通过凸块下金属层(ubm层)51与结合垫2连接。导电体6可以由铜、铜合金或其他合适的材料形成。导电体6设置在u型ubm层51内，ubm层51的开口露出导电体6的顶面。ubm层51电连接至结合垫2。ubm层51由钛(ti)、氮化钛(tin)、铜镍(cuni)、铝(al)等形成。
焊料层10与导电体6顶面连接。焊料层10可以直接与导电体6接触连接，也可以通过第二阻挡层7与导电体6连接。焊料层10可以连接至另一个电器件并且经过回流以将两个器件电接合在一起。第二阻挡层7用于防止焊料层10与导电体6之间的扩散。第二阻挡层7可以由钛、钽等形成。
焊料层10外表面环绕第一阻挡层91，焊料层10顶部从第一阻挡层91上端露出部分焊料。在焊料层10的外表面环绕环状阻挡层91，可以减少回焊工艺中由于焊料会出现爬锡造成锡量不足而导致的不沾锡的缺陷或焊料量太多导致焊桥缺陷，从而提高产品的良率。优选，焊料层10凸出第一阻挡层91的高度大于等于第一阻挡层91高度的10％。第一阻挡层91可以由ni等形成。
本实施例的半导体器件除以上元件外，还可以包括其他任何适当的现有元件，例如但不限于，如图2所示，在钝化层3上还设置有聚合物层31。聚合物层31具有开口，聚合物层31被图案形成开口，露出金属焊盘的一部分，使导电体6凸出于聚合物层31。聚合物层31可以包括选自于聚酰亚胺、苯并环丁烯(bcb)、聚苯并恶唑(pbo)和/或类似的。
图3a至图3g是本发明一实施例的形成半导体器件的流程图。本领域技术人员可以理解，图3a至图3g仅用于解释本发明，并不意在限定本发明。
如图3a所示，结合垫2形成在衬底1上。钝化层3形成在衬底1的上方。覆盖衬底1，露出下面的结合垫2。第一间隔层4形成在钝化层3上，且露出结合垫2，也就是说第一间隔层4具有露出结合垫2的沟槽。在第一间隔层4上表面、沟槽内壁面及露出的结合垫2的上表面形成导电金属层5。可以通过电镀、化学镀等任何适合的方式形成导电金属层5。
如图3b所示，在导电金属层5内形成导电体6，可以通过电镀、化学镀或溅射等任何适合的方式形成导电体6。随后在导电体6的上表面形成第二阻挡层7。第二阻挡层7可以由钛、钽等形成。然后，形成第二间隔层8，第二间隔层8露出第二阻挡层7，也就是说第二间隔层8具有露出第二阻挡层7的沟槽。
如图3c所示，第二间隔层8的上表面、沟槽内壁面及第二阻挡层7的上表面形成阻挡层9。可以通过任何适当的方式形成阻挡层9。阻挡层9可以由ni等形成。
如图3d所示，除去形成在第二间隔层8上表面和第二阻挡层7上表面的部分阻挡层9，形成第一阻挡层91。
如图3e所示，在第一阻挡层91内形成焊料层10。焊料层10的高度超出第一阻挡层91的高度，即焊料层10从第一阻挡层中露出，超出第一阻挡层91的高度大于第一阻挡层91高度的10％。焊料层10可以包含锡银、锡银铜、及其相似物等。
如图3f所示，除去第二间隔层8、形成在第一间隔层4上表面的部分导电金属层5和第一间隔层4。第二间隔层8和第一间隔层4可以是由光致抗蚀剂形成的光致抗蚀剂层，可以通过光刻蚀除去间隔层4和8。也可以是其他适当的材料形成间隔层4和8，根据间隔层4和8的材质选择适当的方式除去间隔层4和8。可以光刻蚀，或者其他任何适当的方式除去第一间隔层4上表面的部分导电金属层5。经过回流焊后，结构如图3g所示。
本发明在焊料层的外表面环绕阻挡层，可以减少回焊工艺中由于焊料会出现爬锡造成锡量不足而导致的不沾锡的缺陷或焊料量太多导致焊桥缺陷，从而提高产品的良率。
凸块下金属化层51与环形第一阻挡层91接触连接，实现对导电体的全包覆，防止焊料污染导电体。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
1.一种半导体器件，其特征在于，包括：
衬底，一表面上具有结合垫；
导电体，凸出于所述结合垫且与所述结合垫连接；及
所述导电体顶面设有焊料层以及环绕所述焊料层的第一阻挡层，所述焊料层凸出于所述第一阻挡层。
2.根据权利要求1所述的半导体器件，其特征在于，所述焊料层的凸出高度大于等于所述第一阻挡层高度的10％。
3.根据权利要求1所述的半导体器件，其特征在于，所述导电体和所述结合垫通过凸块下金属化层连接。
4.根据权利要求3所述的半导体器件，其特征在于，所述凸块下金属化层呈u型包覆所述导电体并露出所述导电体的顶面。
5.根据权利要求3所述的半导体器件，其特征在于，所述凸块下金属化层与所述第一阻挡层接触连接。
6.根据权利要求1所述的半导体器件，其特征在于，所述导电体和所述焊料层之间还包括第二阻挡层，所述第二阻挡层覆盖所述导电体顶面并与所述第一阻挡层接触连接。
7.根据权利要求1所述的半导体器件，其特征在于，所述导电体包括铜、钨、金中的一种或多种。
8.根据权利要求1所述的半导体器件，其特征在于，所述第一阻挡层包括ni。
9.根据权利要求6所述的半导体器件，其特征在于，所述第二阻挡层包括ti、ta、tiw、al、cr、nicr中的一种或多种。
10.一种形成半导体器件的方法，其特征在于，包括：
形成导电体于半导体器件的表面上的结合垫上且与所述结合垫连接；以及
形成与所述导电体顶面连接的焊料层和环绕所述焊料层的第一阻挡层，所述焊料层凸出于所述第一阻挡层。
11.根据权利要求9所述的方法，其特征在于，所述焊料层的凸出高度大于等于所述第一阻挡层高度的10％。
12.根据权利要求10所述的方法，其特征在于，还包括：
将所述导电体与所述结合垫连接之前，在所述结合垫上形成u形凸块下金属化层；及
在所述u形凸块下金属化层中形成所述导电体，并露出所述导电体顶面。
13.根据权利要求12所述的方法，其特征在于，还包括：
在所述导电体顶面形成第二阻挡层；
在所述第二阻挡层上形成所述第一阻挡层；及
在所述第一阻挡层中形成所述焊料层。
14.根据权利要求13所述的方法，其特征在于，所述凸块下金属化层与所述第一阻挡层接触连接。
15.根据权利要求11所述的方法，其特征在于，所述第二阻挡层包括ti、ta。
技术总结