本发明的实施例还涉及集成芯片的互连结构以及集成芯片的形成方法。
背景技术：
形成互连结构通常是复杂且昂贵的。它涉及光刻、金属化和蚀刻的多个工艺模块，以形成用于金属层内横向连接的金属线和用于多个金属层之间垂直连接的金属通孔。
技术实现要素：
本发明的实施例提供了一种集成芯片的互连结构，互连结构包括：下部金属层的第一金属线，设置在衬底上方；细丝介电层，设置在下部金属层上方；上部金属层的第一金属线，设置在细丝介电层上；以及第一细丝通孔，设置成穿过细丝介电层并电连接下部金属层的第一金属线和上部金属层的第一金属线，第一细丝通孔包括由导电金属细丝组成的金属点簇。
本发明的另一实施例提供了一种形成包括互连结构的集成芯片的方法，方法包括：形成彼此堆叠的第一金属层、第一细丝介电层、第一细丝金属层和第二金属层；分别对第二金属层和第一细丝金属层进行图案化以形成离散的部分；以及在第二金属层和第一金属层之间施加第一偏压并且形成第一细丝通孔，第一细丝通孔在第一细丝金属层和第一金属层之间穿过第一细丝介电层。
本发明的又一实施例提供了一种集成芯片的互连结构，互连结构包括：第一金属层，设置在衬底上方；第一细丝介电层，设置在第一金属层上方；第二金属层，设置在第一细丝介电层上方；第二细丝介电层，设置在第二金属层上方；第三金属层，设置在第二细丝介电层上方；第一细丝通孔以及第二细丝通孔，第一细丝通孔设置为穿过第一细丝介电层并且连接第一金属层和第二金属层，第二细丝通孔设置为穿过第二细丝介电层并且连接第二金属层和第三金属层；其中，第二细丝通孔的高度大于第一细丝通孔的高度。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据一些实施例的包括在两个金属层之间的细丝通孔的集成电路的截面图。
图2示出了根据一些可选实施例的包括在两个金属层之间的细丝通孔的集成电路的截面图。
图3至图4示出了根据一些实施例的包括细丝通孔的集成芯片的截面图。
图5示出了根据一些实施例的包括在多个金属层之间的细丝通孔的集成电路的截面图。
图6示出了包括在不同器件区域内并由独立偏压控制的细丝通孔的集成电路的截面图。
图7至图11示出了一些实施例的示出了形成包括在互连结构的金属层之间形成的细丝通孔的ic的方法的截面图。
图12示出了根据一些实施例的形成包括金属层之间的细丝通孔的集成电路的方法的流程图。
具体实施方式
以下公开提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
半导体行业通过缩小最小部件尺寸来不断提高集成电路(ic)的处理能力和功耗。随着半导体器件尺寸的继续缩小，最小部件尺寸正在减小，由于光的特性(例如光衍射)这给光刻带来了挑战，这也给介电蚀刻和金属填充带来了困难。而且，在集成热循环期间，防止金属扩散和由此产生的金属污染也变得更具挑战性。金属通孔由于尺寸小而受到严重影响。例如，用于连接的铜材料可能不在通孔沟槽中很好地形成，因此，如果没有直接失效也可能会导致连接不可靠。在互连结构的形成期间以及当形成的互连结构暴露于随后的热处理时，铜材料还可以扩散到相邻的介电材料中。扩散的铜材料可能会导致金属污染和电短路。
鉴于以上内容，本公开的一些方面涉及一种用于集成芯片的成本有效且性能可靠的导电通孔及集成芯片的形成方法。利用当在两个固体金属电极之间施加足够的偏压时发生的金属导电丝形成的机制来形成金属通孔。在一些实施例中，可以在完成形成集成芯片的其他步骤之后激活细丝通孔，因此使按比例缩小尺寸的无阻挡铜通孔成为可能。使用所公开的方法，由于细丝形成机制的固有特性，可以实现超比例缩小的通孔(例如，低至1nm)。因此，所公开的形成细丝通孔的方法克服了常规通孔(例如通过镶嵌方法形成的通孔)所面临的金属填充一致性问题。通过施加特定的偏压条件，所公开的方法可以在不同的金属层级中形成细丝通孔。可以将金属通孔的形成方法与rram技术的现有的cmos兼容工艺结合。施加的偏压可以是电控制的并且是可编程的。
在一些实施例中，可以通过施加足够大的电压以形成稳定的金属细丝来永久地形成金属通孔。在一些其他实施例中，当需要连接特定金属层时，在集成芯片的操作期间金属通孔可以被形成并且是可逆的。当寻求连接时可以在金属层之间施加细丝形成偏压，并且当需要去除金属通孔时，可以去除细丝形成偏压或将细丝形成偏压替换为复位偏压。可以通过适当的偏置方案接通特定的金属层、器件、芯片区域。在一些实施例中，金属通孔的存在可以通过电控制施加偏压来编程：当施加细丝形成偏压时形成金属细丝，并且在施加零偏压或复位偏压时解除金属细丝。而且，可以使用不同的偏压来形成具有不同宽度的细丝。因此，可以调节通孔导线电阻，这可以允许优化电阻-电容并且可以简化电路外围。
图1示出了根据一些实施例的在下部金属层108和上部金属层110之间包括细丝通孔126的集成电路的截面图100。下部金属层108设置在衬底102上方的下部介电层106内。在多个实施例中，衬底102可以包括半导体体(例如，单晶硅、sige、绝缘体上硅(soi))，衬底102诸如是半导体晶圆和/或晶圆上的一个或多个管芯以及与之相关的任何其他类型的金属层、器件、半导体和/或外延层等。下部金属层108包括被配置为提供水平电连接的多条金属线。在多个实施例中，下部金属层108可以例如包括铜、钨和/或铝。在一些实施例中，在用第一导电材料填充多个腔之前，可以在多个腔内沉积一个或多个衬层(未示出)。细丝介电层128设置在下部介电层106上方并被上部介电层112a的第一部分围绕。在一些实施例中，细丝金属层124设置在细丝介电层128上方并且被上部介电层112b的第二部分围绕。上部金属层110设置在细丝金属层124上方。上部金属层110包括被配置为提供水平电连接的多条金属线(例如110a、110b)。细丝金属层124包括对应于细丝通孔126(例如126a、126b)并被配置为细丝通孔126的材料源的多个金属岛(例如124a、124b)。在一些实施例中，细丝金属层124可以具有小于相应的上部金属层110的横向尺寸的横向尺寸(长度和宽度)。在一些可选实施例中，细丝金属层124可以具有小于相应的上部金属层110的横向尺寸(长度或宽度)的至少一个横向尺寸(长度或宽度)。细丝通孔126具有小于相应的细丝金属层124的横向尺寸的横向尺寸(长度和宽度)。在多个实施例中，下部金属层108和上部金属层110可以包括导电材料，诸如铂(pt)、铝铜(alcu)、氮化钛(tin)、金(au)、钛(ti)、钽(ta)、氮化钽(tan)、钨(w)、氮化钨(wn)和/或铜(cu)。在多个实施例中，细丝介电层128可以是介电材料，诸如二氧化硅、低k介电材料和超低k介电材料。作为示例，细丝介电层128的厚度可以在约1nm至约5nm的范围内。在多个实施例中，细丝金属层124可以包括导电金属，诸如铜、铝、银、钴、钨和/或这些金属的合金，这些金属的合金包括三元硫系化合物，诸如cugese或cugete。细丝金属层124可以由不同于上部金属层110的材料制成。作为示例，细丝金属层124的厚度可以在约5nm至约50nm的范围内。
图2示出了根据一些可选实施例的包括在两个金属层108、110之间的细丝通孔126的集成电路的截面图200。与图1所示的集成电路100相比，在一些可选实施例中，细丝金属层124可以具有与上部金属层110的侧壁垂直对准的侧壁。细丝通孔126建立在细丝介电层128中的细丝金属层124和下部金属层108垂直相交的位置。例如，第一细丝通孔126a垂直地设置在细丝金属层124的第一部分124a与下部金属层108的第一部分108a之间，第二细丝通孔126b垂直地设置在细丝124的第二部分124b和下部金属层108的第二部分108b之间。在一些实施例中，通过施加足够大的偏压以形成稳定的细丝，可以永久地并且不可逆地形成多个图中所示的金属通孔126。该偏压大于第一细丝通孔126a的击穿电压。施加大于金属细丝的击穿电压的偏压将损坏该器件，并将破坏用于电阻式存储器器件或使用基于导电细丝的建立和断开的切换机制的其他器件的器件的目的。然而，所公开的方法是形成用于互连结构的导电通孔，因此不需要导电丝的逆转。在一些其他实施例中，当需要连接特定的金属层时，在集成芯片的操作期间金属通孔126可以被形成并且是可逆的。
图3至图4示出了根据一些实施例的包括细丝通孔的集成芯片的截面图300、400。在一些可选实施例中，参考图1和图2示出和描述的细丝金属层124和上部金属层110的功能可以通过由一种单一材料制成的金属层114来执行。细丝通孔126可以具有直接接触金属层114的较宽部分和直接接触下部金属层108的较窄部分。金属层114可以包括导电金属，诸如铜、铝、银、钴、钨和/或或这些金属的合金，这些金属的合金包括三元硫系化合物，诸如cugese或cugete。如图3所示，在集成芯片的操作期间，当寻求连接时，可以在金属层108和114之间施加细丝形成偏压。细丝通孔126垂直地设置在金属层108和114的相应部分之间。如图4所示，在集成芯片的操作期间，当需要去除细丝通孔126时，可以在金属层108和114之间施加复位偏压。细丝通孔126被破坏，并且留下细丝通孔的金属点簇的残留物(例如126c)金属层108和114的相应部分之间的细丝介电层128被断开。在一些实施例中，可以独立地、单独地或通过器件区域控制细丝通孔。可以根据施加的偏压建立和破坏特定的细丝通孔。在一些实施例中，金属通孔的存在可通过电控制施加偏压来编程：当施加细丝形成偏压时形成金属细丝，并且当施加零偏压或复位偏压时解除金属细丝。
图5示出了根据一些实施例的包括在多个金属层(例如108、114a、114b、114c)之间的细丝通孔(例如126a、126b、126c)的集成电路的截面图500。连接结构510a、510b设置在互连结构104内，互连结构104分别将相应的细丝通孔126a、126c耦合到接触件508a、508b，以提供通路以独立地激活用于不同的器件区域504、506或不同的金属层细丝通孔126a、126c。在一些实施例中，连接结构510a可以包括交错的金属线和通孔。在一些其他实施例中，连接结构510b可以包括超级通孔512，超级通孔512跨过一个以上层间介电层128b、128c并且穿过金属层114b的至少一个围绕的介电层112b设置。金属通孔的存在可以通过电控制通过接触件508a、508b施加的偏压来编程。当施加细丝形成偏压时形成细丝，并且当施加零偏压或复位偏压时解除。同样，可以使用不同的偏压来形成具有不同宽度的细丝。因此，可以调节通孔导线电阻，调节通孔导线电阻可以优化电阻-电容并简化电路外围。
图6示出了包括半导体衬底602的集成芯片600的一些另外实施例的截面图。集成芯片包括第一器件区域604和第二器件区域606。第一器件区域604和第二器件区域606可以是存储器区域、逻辑区域或其他功能区域。
作为示例，在第一器件区域604和第二器件区域606中示出了晶体管606，但是也可以将其他有源器件布置在衬底内或衬底上并耦合至所公开的细丝通孔。如图所示，第一器件区604或第二器件区606中的晶体管606包括通过沟道区610分离开的源极/漏极区608。栅电极612覆盖沟道区610，并且栅电极612通过栅极介电614与沟道区610分离。隔离结构616(例如，浅沟槽隔离结构)可以布置在衬底602中以提供相邻晶体管器件之间的隔离。
后端(beol)互连结构618设置在半导体衬底602上方，并且可操作地将晶体管彼此耦合。beol互连结构618包括介电结构，该介电结构具有设置在介电结构内的多个导电部件。介电结构可以包括多个堆叠的层间介电(ild)层620a-620f。在多个实施例中，多个ild层620a-620f可以包括一种或多种介电材料，诸如低k介电材料或超低k(ulk)介电材料。在一些实施例中，一种或多种介电材料可以包括sio2、sico、氟硅酸盐玻璃、磷酸盐玻璃(例如，硼磷酸盐硅酸盐玻璃)等。在一些实施例中，蚀刻停止层(esl)622a-622f可以设置在ild层620a-620f中的相邻层之间。例如，第一esl622a设置在第一ild层620a和第二ild层620b之间，第二esl622b设置在第二ild层620b和第三ild层620c之间，等等。在多个实施例中，esl622a-622e可以包括氮化物、碳化硅、碳掺杂氧化物或其他类似材料。
第一导电接触件624a和第二导电接触件624b布置在第一ild层620a内。第一导电接触件624a电连接到第一器件区域604中的晶体管器件的源极/漏极区，第二导电接触件624b电连接到第二器件区域606中的晶体管器件的源极/漏极区。在多个实施例中，第一导电接触件624a和第二导电接触件624b可以连接到存储器区域或逻辑区域中的晶体管的源极区、漏极区或栅电极。在一些实施例中，第一导电接触件624a和第二导电接触件624b可以例如包括钨。
交替的金属层626a-626e的层和金属通孔628a-628d设置在第一导电接触件624a和第二导电接触件624b上方。金属层626a-626e包括导电材料。在一些实施例中，金属层626a-626e包括导电芯630和衬层632，衬层632将导电芯与围绕的ild层分离开。在一些实施例中，衬层可以包括钛(ti)、氮化钛(tin)、钽(ta)或氮化钽(tan)。在一些实施例中，例如，导电芯可以包括铜和/或铝。
在一些实施例中，金属通孔628a-628d中的至少一些是细丝通孔，细丝通孔包括由导电细丝构成的金属点簇。细丝通孔可以与ild层620a-620f直接接触。相比较而言，一些其他金属通孔(例如，以图6中所示的628d作为示例)可以通过衬层632与ild层620a-620f分离开，衬层632可以用作阻挡层以防止金属通孔(例如628d)扩散到ild层620a-620f中。在一些实施例中，在金属层626a-626e与细丝通孔之间插入细丝金属层(例如，类似于图1或图2所示的细丝金属层124)。可以在多个金属层之间插入细丝通孔，例如，在第一金属层626a和第二金属层626b之间的第一细丝通孔628a、在第二金属层626b和第三金属层626c之间的第二细丝通孔628b、和/或在第三金属层626c和第四金属层626d之间的第三细丝通孔628c。第一细丝628a、第二细丝628b和第三细丝628c可以具有不同的高度或宽度。在一些实施例中，细丝通孔可以通过连接到相应金属层的偏压源634来控制，并且可以根据施加的偏压来建立和复位细丝通孔。例如，在集成芯片600的操作期间，可以通过向相应的金属层施加设置的偏压而在第一器件区域604和第二器件区域606中建立细丝通孔628a、628b和628c。可以向一个器件区域(例如，第二器件区域606)施加复位偏压并断开细丝通孔(例如，第二器件区域中的第一细丝通孔628a)，同时一些其他细丝通孔保持为建立的。在一些可选实施例中，细丝通孔可以是永久的。细丝通孔可以在制造集成芯片600之后通过施加建立偏压而被激活。细丝通孔可以是不可逆的。
图7至图11示出了截面图700至截面图1100的一些实施例，截面图700至截面图1100示出了形成包括细丝通孔的ic的方法。尽管参照图7至图11示出的截面图描述了形成细丝通孔的方法，但是应当理解，图中所示的结构不限于形成方法而是可以分离于该方法而独立。
如图7的横截面图700所示，在衬底102上方的下部介电层106内形成下部金属层108。在多个实施例中，衬底102可包括半导体体(例如，单晶硅、sige、绝缘体上硅(soi))，衬底102诸如是半导体晶圆和/或晶圆上的一个或多个管芯以及与之相关的任何其他类型的金属层、器件、半导体和/或外延层等。选择性地蚀刻下部介电层106以在下部介电层106内限定多个腔。利用第一导电材料填充多个腔以建立下部金属层108。在多个实施例中，第一导电材料可以例如包括铜、钨和/或铝。在一些实施例中，可以通过镀工艺(例如，电镀工艺、无电电镀工艺)的方式来沉积第一导电材料。在其他实施例中，可以使用气相沉积技术(例如，cvd、pvd、ald、pe-ald等)来沉积第一导电材料。在一些实施例中，在用第一导电材料填充多个腔之前，可以在多个腔内沉积一个或多个衬层(未示出)。
如图8的截面图800所示，在下部介电层106上方形成细丝介电层128。在细丝介电层128上方形成上部金属层110。在一些实施例中，在上部金属层110和细丝介电层128之间形成细丝金属层124。在多个实施例中，可以原位沉积或使用气相沉积技术(例如cvd，pvd，ald，pe-ald等)来非原位沉积下部金属层108、细丝介电层128、细丝金属层124和上部金属层110。在没有空气制动的情况下沉积细丝金属层124和细丝介电层128，以增强用于细丝形成的界面质量。在多个实施例中，下部金属层108和上部金属层110由金属制成，并且例如通过溅射、电镀、化学镀或气相沉积技术形成下部金属层108和上部金属层110。在多个实施例中，下部金属层108和上部金属层110可以包括导电材料，例如铂(pt)、铝铜(alcu)、氮化钛(tin)、金(au)、钛(ti)、钽(ta)、氮化钽(tan)、钨(w)、氮化钨(wn)和/或铜(cu)。在多个实施例中，细丝介电层128可以是介电材料，诸如二氧化硅、低k介电材料和超低k介电材料。作为示例，细丝介电层128的厚度可以在约1nm至约5nm的范围内。介电材料的示例包括氧化镍(nio)、氧化钛(tio)、氧化ha(hfo)、氧化锆(zro)、氧化锌(zno)、氧化钨(wo3)、氧化铝(al2o3)、氧化钽(tao)、氧化钼(moo)和/或氧化铜(cuo)。在多个实施例中，细丝金属层124可以包括导电金属，例如铜、铝、银、钴、钨和/或这些金属的合金，这些金属的合金包括三元硫系化合物，诸如cugese或cugete。作为示例，细丝金属层124的厚度可以在约5nm至约50nm的范围内。
如图9的截面图900所示，图案化上部金属层110和细丝金属层124以限定离散的部分。在一些实施例中，使用一个掩模来图案化上部金属层110和细丝金属层124，并且因此具有彼此对准的侧壁。在一些可选实施例中，诸如如图1所示，使用不同的掩模分别图案化上部金属层110和细丝金属层124。细丝金属层124限定了设计细丝通孔的位置。与先前的通孔图案化和形成技术相比，可以利用更宽松的(非挑剔的)光刻技术来实现细丝金属层124的图案化，因为通孔的尺寸将由小于光刻部件尺寸的细丝宽度决定。可以将多种图案化技术用于密集的通孔图案化，诸如自对准双重图案(sadp)、自对准四重图案(saqp)和/或极紫外(euv)光刻。继续制造过程，并且执行多种制造步骤以形成集成芯片。在其他步骤中，可以围绕细丝金属层124和上部金属层110形成上部介电层112。尽管在图9中未示出，但是可以在下部金属层108和作为后端(beol)互连结构的一部分的上部金属层110上方堆叠更多的金属层。类似于在下部金属层108和上部金属层110之间插入细丝介电层128和细丝金属层124，可以在金属层中插入更多层的细丝金属层和细丝介电层。金属层和细丝介电层可以具有不同的高度。
如图10的横截面图1000所示，通过施加偏压来激活细丝通孔126a、126b和126c。在一些实施例中，在完成cmos工艺之后执行细丝通孔的激活。例如，使用晶圆验收测试的工具并在晶圆验收测试之前施加偏压。可以独立地施加不同的偏压以激活位于不同金属层之间的细丝通孔。可以选择偏压以形成确定电阻的细丝通孔。施加的偏压可以足够大，以至于形成的细丝通孔是永久的并且是不可逆的。在一些实施例中，可以使用控制器和多路复用器来控制特定位置处的或不同金属层处的偏压。
如图11的截面图1100所示，在一些可选实施例中，在集成芯片的操作期间，通过施加复位偏压细丝通孔的形成是可逆的。当向上部金属层110和下部金属层108施加复位偏压时，细丝通孔126a可以断开。断开的细丝通孔126a可以具有通过细丝介电层128分离开的金属点簇的残留物。细丝通孔可以是可编程的。
图12示出了形成包括细丝通孔的ic的方法1200的一些实施例的流程图。
虽然以下将所公开的方法(例如，方法1200)图示和描述为一系列动作或事件，但是应当理解，这样的动作或事件的图示顺序不应以限制性的意义来解释。例如，除了本文图示和/或描述的那些动作或事件之外，一些动作可以以不同的顺序发生和/或与其他动作或事件同时发生。另外，可能不需要所有示出的动作来实现本文描述的一个或多个方面或实施例。此外，本文描述的一个或多个动作可以在一个或多个单独的动作和/或阶段中执行。
在动作1202处，在衬底上方的下部介电层内形成下部金属层并对下部金属层进行图案化。选择性地蚀刻下部介电层以在下部介电层内限定多个腔，并利用第一导电材料填充多个腔以建立多个下部金属线。图7示出了对应于动作1202的截面图700的一些实施例。
在动作1204处，在下部介电层和下部金属层上方形成细丝介电层。细丝介电层可以跨互连结构形成并且被配置为直接位于下部金属层上的层间介电层。在多个实施例中，细丝介电层可以是介电材料，例如二氧化硅、低k介电材料和超低k介电材料。作为示例，细丝介电层的厚度可以在约1nm至约5nm的范围内。在细丝介电层上方形成细丝金属层。图8示出了对应于动作1204的截面图800的一些实施例。
在动作1206处，可以对细丝金属层进行图案化以形成与要形成的细丝通孔相对应的多个离散的岛。在一些实施例中，分离的上部金属层也可以形成在细丝层上方。上部金属层可以包括多条上部金属线。在一些可选实施例中，可以省略上部金属层，并且细丝金属层用作互连结构的金属层。在多个实施例中，下部金属层108和上部金属层110由金属制成，并且例如通过溅射、电镀、化学镀或气相沉积技术形成下部金属层108和上部金属层110。在多个实施例中，细丝金属层124可以包括导电金属，诸如铜、铝、银、钴、钨和/或这些金属的合金，这些金属的合金包括三元硫系化合物，诸如cugese或cugete。作为示例，细丝金属层124的厚度可以在约5nm至约50nm的范围内。图9示出了对应于动作1206的截面图900的一些实施例。
在动作1208中处，通过施加偏压来建立细丝通孔。在一些实施例中，在完成cmos工艺之后执行细丝通孔的激活。例如，使用晶圆验收测试的工具并在晶圆验收测试之前施加偏压。可以独立地施加不同的偏压以激活位于不同金属层之间的细丝通孔。可以选择偏压以形成具有确定电阻的细丝通孔。施加的偏压可以足够大，以至于形成的细丝通孔是永久的并且是不可逆的。也可以选择施加的偏压，使得当施加复位偏压时形成的细丝通孔是可逆的。在一些实施例中，可以使用控制器和多路复用器来控制特定位置处的或不同金属层处的偏压。图10示出了对应于动作1208的截面图1000的一些实施例。
在动作1210处，在一些实施例中，在集成芯片的操作期间，可以通过施加复位偏压细丝通孔的形成是可逆的。当施加复位偏压时，细丝通孔可以断开。断开的细丝通孔可以具有通过细丝介电层分离开的金属点簇的残留物。细丝通孔可以是可编程的。图11示出了对应于动作1210的截面图1100的一些实施例。
因此，从以上内容可以理解，本公开涉及具有细丝通孔的集成芯片的互连结构以及相关方法。在完成形成集成芯片的其他步骤之后，可以在互连结构的两个金属层之间建立细丝通孔，因此使按比例缩小尺寸的无阻挡铜通孔成为可能。使用所公开的方法，由于细丝形成机制的固有特性，可以实现超比例缩小的通孔(例如，低至1nm)。
在一些实施例中，本公开涉及集成芯片的互连结构。互连结构包括设置在衬底上方的下部金属层的第一金属线。互连结构还包括设置在下部金属层上方的细丝介电层和设置在细丝介质层上方的上部金属层的第一金属线。互连结构还包括第一细丝通孔，第一细丝通孔设置为穿过细丝介电层并且电连接下部金属层的第一金属线和上部金属层的第一金属线，第一细丝通孔包括导电金属细丝组成的金属点簇。
在其他实施例中，本公开涉及一种形成包括互连结构的集成芯片的方法。该方法包括形成彼此堆叠的第一金属层、第一细丝介电层、第一细丝金属层和第二金属层。该方法还包括图案化第二金属层和第一细丝金属层以形成离散部分。该方法还包括在所述第二金属层和所述第一金属层之间施加第一偏压并且形成第一细丝通孔，所述第一细丝通孔在所述第一细丝金属层和所述第一金属层之间穿过所述第一细丝介电层。
在其他实施例中，本公开涉及集成芯片的互连结构。互连结构包括设置在衬底上方的第一金属层和设置在第一金属层上方的第一细丝介电层。互连结构还包括设置在第一细丝介电层上方的第二金属层和设置在第二金属层上方的第二细丝介质层。互连结构还包括设置在第二细丝介电层上方的第三金属层。互连结构还包括穿过第一细丝介电层并且连接第一金属层和第二金属层的第一细丝通孔和穿过第二细丝介电层并且连接第二金属层和第三金属层的第二细丝通孔。第二细丝通孔的高度大于第一细丝通孔的高度。
本发明的实施例提供了一种集成芯片的互连结构，互连结构包括：下部金属层的第一金属线，设置在衬底上方；细丝介电层，设置在下部金属层上方；上部金属层的第一金属线，设置在细丝介电层上；以及第一细丝通孔，设置成穿过细丝介电层并电连接下部金属层的第一金属线和上部金属层的第一金属线，第一细丝通孔包括由导电金属细丝组成的金属点簇。
在上述集成芯片的互连结构中，下部金属层和上部金属层由铜制成。
在上述集成芯片的互连结构中，还包括设置在细丝介电层和上部金属层之间的细丝金属层。
在上述集成芯片的互连结构中，细丝金属层包括金属硫系化合物。
在上述集成芯片的互连结构中，细丝金属层具有与上部金属层的侧壁垂直对准的侧壁。
在上述集成芯片的互连结构中，第一细丝通孔直接接触细丝金属层的底面和下部金属层的第一金属线的顶面。
在上述集成芯片的互连结构中，细丝金属层具有与上部金属层的侧壁垂直对准的侧壁。
在上述集成芯片的互连结构中，细丝金属层包括多个离散的岛，岛包括被配置为第一细丝通孔的材料源的第一岛和被配置为第二细丝通孔的材料源的第二岛。
在上述集成芯片的互连结构中，第一细丝通孔和第二细丝通孔分别接触下部金属层的第一金属线。
在上述集成芯片的互连结构中，还包括在下部金属层和上部金属层之间的断开的细丝通孔，断开的细丝通孔包括通过细丝介电层分离开的金属点簇的残留物。
本发明的实施例还提供了一种形成包括互连结构的集成芯片的方法，方法包括：形成彼此堆叠的第一金属层、第一细丝介电层、第一细丝金属层和第二金属层；分别对第二金属层和第一细丝金属层进行图案化以形成离散的部分；以及在第二金属层和第一金属层之间施加第一偏压并且形成第一细丝通孔，第一细丝通孔在第一细丝金属层和第一金属层之间穿过第一细丝介电层。
在上述方法中，将上部金属层和细丝金属层图案化为具有彼此垂直对准的侧壁。
在上述方法中，还包括：在第二金属层上方依次形成第二细丝介电层、第二细丝金属层和第三金属层；以及在第三金属层和第二金属层之间施加第二偏压并且形成第二细丝通孔，第二细丝通孔在第二细丝金属层和第二金属层之间穿过第二细丝介电层；其中，第二偏压大于第一偏压。
在上述方法中，第一偏压大于第一细丝通孔的击穿电压，并且第一细丝通孔是永久的。
在上述方法中，图案化第二金属层以形成被配置为提供水平电连接的多条金属线；其中，图案化第一细丝金属层以形成被配置为细丝通孔的材料源的多个离散的岛。
本发明的实施例还提供了一种集成芯片的互连结构，互连结构包括：第一金属层，设置在衬底上方；第一细丝介电层，设置在第一金属层上方；第二金属层，设置在第一细丝介电层上方；第二细丝介电层，设置在第二金属层上方；第三金属层，设置在第二细丝介电层上方；第一细丝通孔以及第二细丝通孔，第一细丝通孔设置为穿过第一细丝介电层并且连接第一金属层和第二金属层，第二细丝通孔设置为穿过第二细丝介电层并且连接第二金属层和第三金属层；其中，第二细丝通孔的高度大于第一细丝通孔的高度。
在上述集成芯片的互连结构中，还包括：第一接触件，电耦合到第一细丝通孔并且被配置为向第一细丝通孔提供第一偏压；以及第二接触件，电耦合到第二细丝通孔并且被配置为向第二细丝通孔提供第二偏压；其中，第一接触件和第二接触件设置在集成芯片的顶部上。
在上述集成芯片的互连结构中，第一细丝通孔和第二细丝通孔被配置为当施加反向偏压时是可逆的。
在上述集成芯片的互连结构中，第一细丝通孔和第二细丝通孔是永久的并且是不可逆的。
在上述集成芯片的互连结构中，第一细丝通孔直接接触第一金属层。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。
1.一种集成芯片的互连结构，所述互连结构包括：
下部金属层的第一金属线，设置在衬底上方；
细丝介电层，设置在所述下部金属层上方；
上部金属层的第一金属线，设置在所述细丝介电层上；以及
第一细丝通孔，设置成穿过所述细丝介电层并电连接所述下部金属层的所述第一金属线和所述上部金属层的所述第一金属线，所述第一细丝通孔包括由导电金属细丝组成的金属点簇。
2.根据权利要求1所述的互连结构，其中，所述下部金属层和所述上部金属层由铜制成。
3.根据权利要求1所述的互连结构，还包括设置在所述细丝介电层和所述上部金属层之间的细丝金属层。
4.根据权利要求3所述的互连结构，其中，所述细丝金属层包括金属硫系化合物。
5.根据权利要求3所述的互连结构，其中，所述细丝金属层具有与所述上部金属层的侧壁垂直对准的侧壁。
6.根据权利要求3所述的互连结构，其中，所述第一细丝通孔直接接触所述细丝金属层的底面和所述下部金属层的所述第一金属线的顶面。
7.根据权利要求3所述的互连结构，其中，所述细丝金属层具有与所述上部金属层的侧壁垂直对准的侧壁。
8.根据权利要求3所述的互连结构，其中，所述细丝金属层包括多个离散的岛，所述岛包括被配置为所述第一细丝通孔的材料源的第一岛和被配置为第二细丝通孔的材料源的第二岛。
9.一种形成包括互连结构的集成芯片的方法，所述方法包括：
形成彼此堆叠的第一金属层、第一细丝介电层、第一细丝金属层和第二金属层；
分别对所述第二金属层和所述第一细丝金属层进行图案化以形成离散的部分；以及
在所述第二金属层和所述第一金属层之间施加第一偏压并且形成第一细丝通孔，所述第一细丝通孔在所述第一细丝金属层和所述第一金属层之间穿过所述第一细丝介电层。
10.一种集成芯片的互连结构，所述互连结构包括：
第一金属层，设置在衬底上方；
第一细丝介电层，设置在所述第一金属层上方；
第二金属层，设置在所述第一细丝介电层上方；
第二细丝介电层，设置在所述第二金属层上方；
第三金属层，设置在所述第二细丝介电层上方；
第一细丝通孔以及第二细丝通孔，所述第一细丝通孔设置为穿过所述第一细丝介电层并且连接所述第一金属层和所述第二金属层，所述第二细丝通孔设置为穿过所述第二细丝介电层并且连接所述第二金属层和所述第三金属层；
其中，所述第二细丝通孔的高度大于所述第一细丝通孔的高度。
技术总结