本公开主张2018/11/30申请的美国临时申请案第62/773,506号及2018/12/12申请的美国正式申请案第16/217,800号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。
本公开关于一种电子装置以及其制造方法，特别涉及一种具有集成滤波元件的电子装置以及该电子装置的制造方法。
背景技术：
使用半导体装置的集成电路装置可通过将多种独立电路装置集成到一个芯片中所制造，这些独立电路举例来说是电子场效晶体管、电阻器、电容器等。一般来说，这些独立装置一直以来持续地缩小尺寸以加强与操作速度和/或耗电相关的效能。举例来说，在动态随机存取存储器(dram)中，改善操作速度以及耗电的需求已经使得dram装置的集成化增加。
然而，当半导体装置的时钟频率增加以达到更快操作速度时，噪声也会随着增加。在dram中，当操作速度增加时，噪声可能也会增加，使得操作速度降低。
上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
技术实现要素：
本公开实施例提供一种电子装置。该电子装置包含一半导体元件、一绝缘层、至少一个接触插塞以及一滤波元件。该绝缘层设置于该半导体元件上。该接触插塞穿透该绝缘层。该滤波元件设置于该绝缘层以及该接触插塞上。该滤波元件包括一底部电极、一隔离层、一顶部电极以及一介电层。该底部电极分为一第一线段以及一第二线段，该第一线段与该接触插塞连接，该第二线段与该第一线段分开。该隔离层设置于该底部电极上。该顶部电极设置于该隔离层中，且该介电层设置于该底部电极以及该顶部电极之间。
在一些实施例中，该隔离层还设置于该第一线段以及该第二线端之间的一间隙中。
在一些实施例中，该底部电极的一下表面与该绝缘层的一底部表面齐平，该绝缘层的底部表面是与该绝缘层的一顶部表面相对。
在一些实施例中，该介电层沿该隔离层的一顶部表面延伸，且该介电层环绕设置于该隔离层中的该顶部电极。
在一些实施例中，该顶部电极还设置于该隔离层的顶部表面之上。
在一些实施例中，该第二线段围绕该第一线段。
在一些实施例中，该第一线段所占用的空间小于该第二线段所占用的空间。
本公开另一实施例提供一种电子装置。该电子装置包含一半导体元件、一绝缘层、至少一个接触插塞以及一滤波元件。该绝缘层设置于该半导体元件上。该接触插塞穿透该绝缘层。该滤波元件设置于该绝缘层以及该接触插塞上。该滤波元件包括一毯状底部电极、一隔离层、一顶部电极以及一介电层。该毯状底部电极设置于该绝缘层以及该接触插塞上，且该毯状底部电极连接至该接触插塞。该隔离层设置于该毯状底部电极上。该顶部电极沿该隔离层的顶部表面延伸且设置于该隔离层之中，该顶部电极包含彼此分开的一第一线段以及一第二线段。
在一些实施例中，该间隙设置于该第一线段以及该第二线段之间，且该介电曾经由该间隙而暴露。
在一些实施例中，该介电层的部分暴露于该第一线段以及该第二线段之间的间隙。
本公开另一实施例提供一种电子装置的制造方法。该制造方法包含以下步骤：提供一毯状底部电极；图案化该毯状底部电极以形成一第一线段以及与该第一线段分开的一第二线段；沉积一隔离层于该第一线段上、该第二线段上、以及该第一线段与该第二线段之间的一间隙之上；提供一第一光刻胶层于该隔离层上；暴露该第一光刻胶层以形成一第一光刻胶图案，该第一光刻胶图案具有多个第一暴露部分以及多个第一未暴露部分；提供一第二光刻胶层于该第一光刻胶图案上；暴露该第二光刻胶层以形成一第二光刻胶图案，该第二光刻胶图案具有多个第二暴露部分以及多个第二未暴露部分；进行一蚀刻工艺以于该第一暴露部分以及该第二暴露部分相交的交界处形成多个沟槽；沉积一介电层于该隔离层上以及该沟槽中；以及沉积一顶部电极于该介电层上。
在一些实施例中，该第二未暴露部分设置于该间隙之上。
在一些实施例中，该第一暴露部分以及该第一未暴露部分是沿一第一方向交错地布置，且该第二暴露部分以及该第二未暴露部分是沿一第二方向交错地布置，该第二方向垂直于该第一方向。
在一些实施例中，该制造方法还包括在沉积该介电层的步骤前移除该第一未暴露部分以及该第二未暴露部分的步骤。
在一些实施例中，该制造方法还包括提供一半导体元件；沉积一绝缘层于该半导体元件上；以及在提供该毯状底部电极之前形成至少一个接触插塞于该隔离层中。
在一些实施例中，该第一线段接触该接触插塞。
在一些实施例中，该介电层为一共形层。
本公开另一实施例提供一种电子装置的制造方法。该制造方法包含以下步骤：提供一毯状底部电极；沉积一隔离层于该毯状底部电极上；涂附一第一光刻胶层于该隔离层上；暴露该第一光刻胶层以形成一第一光刻胶图案，该第一光刻胶图案具有多个第一暴露部分以及多个第一未暴露部分；涂附一第二光刻胶层于该第一光刻胶图案上；暴露该第二光刻胶层以形成一第二光刻胶图案，该第二光刻胶图案具有多个第二暴露部分以及多个第二未暴露部分；进行一蚀刻工艺以于该第一暴露部分以及该第二暴露部分相交的交界处形成多个沟槽；沉积一介电层于该隔离层上以及该沟槽中；沉积一顶部电极于该介电层上；以及图案化该顶部电极以形成彼此分开的一第一线段以及一第二线段。
在一些实施例中，该第一暴露部分以及该第一未暴露部分是沿一第一方向交错地布置，且该第二暴露部分以及该第二未暴露部分是沿一第二方向交错地布置，该第二方向垂直于该第一方向。
在一些实施例中，还包括在沉积该介电层的步骤前移除该第一未暴露部分以及该第二未暴露部分的步骤。
在一些实施例中，该介电层为一共形层。
在一些实施例中，制造方法还包括以下步骤：提供一半导体元件；沉积一绝缘层于该半导体元件上；以及在提供该毯状底部电极之前形成至少一个接触插塞于该隔离层中。
通过上述电子装置的配置，滤波元件至少包含一个作用为噪声滤波器的去耦电容器以及至少一个作用为加强结构的虚拟电容器。因此，可有效减少噪声并改善电子装置的操作速度。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
参阅实施方式与权利要求合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。
图1是顶视图，例示本公开一些实施例的电子装置；
图2是沿图1所示的i-i剖面线的剖视图；
图3是沿图1所示的ii-ii剖面线的剖视图；
图4是流程图，例示本公开一些实施例的电子装置的制造方法；
图5是剖视图，例示本公开一些实施例的电子装置的中间制造阶段；
图6是顶视图，例示本公开一些实施例的电子装置的中间制造阶段；
图7是沿图6所示的iii-iii剖面线的剖视图；
图8及图9是剖视图，例示本公开一些实施例的电子装置的中间制造阶段；
图10是顶视图，例示本公开一些实施例的电子装置的中间制造阶段；
图11是沿图10所示的iv-iv剖面线的剖视图；
图12是剖视图，例示本公开一些实施例的电子装置的中间制造阶段；
图13是顶视图，例示本公开一些实施例的电子装置的中间制造阶段；
图14是沿图13所示的v-v剖面线的剖视图；
图15是顶视图，例示本公开一些实施例的电子装置的中间制造阶段；
图16是沿图15所示的vi-vi剖面线的剖视图；
图17是沿图15所示的vii-vii剖面线的剖视图；
图18至图20是剖视图，例示本公开一些实施例的电子装置的中间制造阶段；
图21是顶视图，例示本公开一些实施例的电子装置；
图22是沿图21所示的viii-viii剖面线的剖视图；
图23是沿图21所示的ix-ix剖面线的剖视图；
图24是流程图，例示本公开一些实施例的电子装置的制造方法；
图25是剖视图，例示本公开一些实施例的电子装置的中间制造阶段；
图26是顶视图，例示本公开一些实施例的电子装置的中间制造阶段；
图27是沿图26所示的x-x剖面线的剖视图；
图28是剖视图，例示本公开一些实施例的电子装置的中间制造阶段；
图29是顶视图，例示本公开一些实施例的电子装置的中间制造阶段；
图30是沿图29所示的xi-xi剖面线的剖视图；
图31是顶视图，例示本公开一些实施例的电子装置的中间制造阶段；
图32是沿图31所示的xii-xii剖面线的剖视图；以及
图33至图36是剖视图，例示本公开一些实施例的电子装置的中间制造阶段。
附图标记说明：
10电子装置
10a电子装置
12半导体元件
14绝缘层
16接触插塞
18滤波元件
142上表面
162顶部表面
181毯状底部电极
182底部电极
184隔离层
186顶部电极
186a顶部电极
188介电层
200沟槽
210图案化遮罩
212开口
220第一光刻胶层
222第一光刻胶图案
230第一遮罩
232透光区
234不透光区
240光化辐射
250第二光刻胶层
260第二遮罩
262透光区
264不透光区
270光化辐射
300制造方法
302步骤
304步骤
306步骤
308步骤
310步骤
312步骤
314步骤
316步骤
318步骤
320步骤
322步骤
400制造方法
402步骤
404步骤
408步骤
410步骤
412步骤
414步骤
416步骤
418步骤
420步骤
422步骤
424步骤
1822第一线段
1824第二线段
1842顶部表面
1844底部表面
1862第一线段
1864第二线段
2222第一暴露部分
2224第一未暴露部分
2522第二暴露部分
2524第二未暴露部分
g间隙
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用「在实施例中」一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求定义。
图1是顶视图，例示本公开一些实施例的电子装置10；图2是沿图1所示的i-i剖面线的剖视图；图3是沿图1所示的ii-ii剖面线的剖视图。参考图1至图3，电子装置10包含半导体元件12、设置于半导体元件12上的绝缘层14、穿透绝缘层14的至少一个接触插塞16以及设置于绝缘层14以及接触插塞16上的滤波元件18。在一些实施例中，滤波元件18经由接触插塞16电性接合至半导体元件12。
在一些实施例中，滤波元件18作为低通滤波器。在一些实施例中，滤波元件18包含底部电极182(可分为彼此分开的第一线段1822以及第二线段1824)、设置于底部电极182上的隔离层184、沿着隔离层184的顶部表面1842延伸且设置于隔离层184之中的顶部电极186、以及在底部电极182和顶部电极186之间的介电层188。
在一些实施例中，第一线段1822连接至接触插塞16。在一些实施例中，间隙g形成于第一线段1822以及第二线段1824之间。在一些实施例中，第一线段1822是由第二线段1824所围绕。在一些实施例中，隔离层184还设置于间隙g中以将第一线段1822连接至第二线段1824。在一些实施例中，底部电极182的下表面1822齐平于隔离层184相对于顶部表面1842的底部表面1844。
在一些实施例中，介电层188沿隔离层184的顶部表面1842延伸并设置于隔离层184之中以环绕顶部电极186。在一些实施例中，介电层188为共形层。在一些实施例中，介电层188被夹在底部电极182以及顶部电极186之间，使得当低电源施加在半导体元件12以及滤波元件18时，底部电极182的第一线段1822(其具有较小的占用空间)、顶部电极186、以及介电层188一起形成至少一个去耦电容器以用于减轻电子装置10在高频应用中的噪声。在一些实施例中，底部电极182的第二线段1824(其具有较大的占用空间)、顶部电极186、以及介电层188一起形成至少一个虚拟电容器以用于预防该去耦电容器失效，其中失效的发生可能是由于第二线段1824与接触插塞16之间的连接断开并与第一线段分开，使得施加在电子装置10的电源无法传导到第二线段1824。
图4是流程图，例示本公开一些实施例的电子装置的制造方法300。图5至图23是示意图，例示图4的制造方法300的多个制造阶段。在图5至图23中所示的阶段也在图4中的流程图里例示。在以下说明内容中，图5至图23中所示的制造阶段是对照图4中的流程步骤所说明。
参考图5，半导体元件12、绝缘层14以及至少一个接触插塞16是依据图4中的步骤302所提供。在一些实施例中，半导体元件12可以是任何功能元件，例如预先由至少一个半导体工艺所形成的数字装置元件。在一些实施例中，绝缘层14形成于半导体元件12上并接着被平坦化，举例来说，可通过化学机械抛光(cmp)工艺而得到平坦上表面142。在一些实施例中，绝缘层14是由二氧化硅(sio2)所制。在一些实施例中，绝缘层14举例来说是使用化学气相沉积(cvd)工艺所形成。在一些实施例中，绝缘层14可以是使用旋转涂附工艺所形成的旋涂式玻璃(sog)层。
在一些实施例中，接触插塞16设置于绝缘层14中。在一些实施例中，接触插塞16的形成步骤包括：(1)提供光刻胶层(图未示)于绝缘层14上，(2)进行光刻工艺以定义所需的图案形成绝缘层14中的穿孔144，(3)于绝缘层14上进行蚀刻工艺以通过使用光刻胶层中的图案作为遮罩产生穿孔144，其中半导体元件12暴露于穿孔144，以及(5)进行平坦化工艺以移除上表面142上方的导电材料，使得接触插塞16的顶部表面162与上表面142齐平。在此完成结构中，接触插塞16穿透绝缘层14。在一些实施例中，接触插塞16实体地且电性地连接至半导体元件12。在一些实施例中，接触插塞16由导电材料所制，导电材料包含铜、铜合金、钨或多晶硅。
再参考图5，在一些实施例中，毯状底部电极181是依据图4的步骤304设置于绝缘层14以及接触插塞16上。在一些实施例中，毯状底部电极181举例来说是使用cvd工艺所沉积。在一些实施例中，毯状底部电极181由导电材料所制，导电材料包含钛、钨或类似者。
接着，依据图4的步骤306提供图案化遮罩210于毯状底部电极181上，以图案化毯状底部电极181。在一些实施例中，图案化遮罩210具有开口212以暴露毯状底部电极181的部分。在一些实施例中，是进行图案化及蚀刻工艺以经由开口212移除毯状底部电极181的部分。因此，可形成图6及7中所示的第一线段1822以及第二线段1824。在一些实施例中，第一线段1822通过间隙g与第二线段1824分开。在一些实施例中，包含第一线段1822以及第二线段1824的剩余底部电极182上的图案化遮罩210接着通过例如湿蚀刻工艺移除。
参考图8，在一些实施例中，依据图4中的步骤308沉积隔离层184于底部电极182上。在一些实施例中，隔离层184沿第一线段1822以及第二线段1824延伸并设置于间隙g之中。在一些实施例中，隔离层184包含高k材料、氟化氢(hf)或氧化锆。
参考图9，在一些实施例中，依据图4中的步骤310将第一光刻胶层220涂附在隔离层184上。在一些实施例中，第一光刻胶层220为正光刻胶层。在一些实施例中，第一遮罩230还设置于第一光刻胶层220之上。在一些实施例中，第一遮罩230具有多个透光区232以及多个不透光区234，其分别对应于第一光刻胶层220在后续蚀刻工艺中将被移除及保留的部分。
接着，依据图4中的步骤312进行第一光刻工艺，以经由第一遮罩230将第一光刻胶层220暴露于光化辐射240以提供第一光刻胶图案222。参考图10及图11，在一些实施例中，第一光刻胶图案222是由多个第一暴露部分2222以及多个第一未暴露部分2224所构成。在一些实施例中，第一暴露部分2222以及第一未暴露部分2224交错地沿第一方向x布置。在一些实施例中，第一遮罩230接着从第一光刻胶图案222移除。
参考图12，在一些实施例中，第二光刻胶层250是依据图4中的步骤314涂附在第一光刻胶图案222上。在一些实施例中，第二光刻胶层250为正光刻胶层。在一些实施例中，第二遮罩260还设置于第二光刻胶层250上方。在一些实施例中，第二遮罩260具有多个透光区262以及多个不透光区264，其分别对应于第二光刻胶层250在后续蚀刻工艺中将被移除及保留的部分。在一些实施例中，不透光区264设置于间隙g上方以预防绝缘层14以及半导体元件12在后续蚀刻工艺中被摧毁。
接着，依据图4中的步骤316进行第二光刻工艺，以经由第二遮罩260暴露第二光刻胶层250至光化辐射270而提供第二光刻胶图案252。参考图13及14，在一些实施例中，第二光刻胶图案252是由多个第二暴露部分2522以及多个第二未暴露部分2524所构成。在一些实施例中，第二暴露部分2522以及第二未暴露部分2524交错地沿第二方向y布置，且第二方向y垂直于第一方向x。在一些实施例中，第二遮罩260接着从第二光刻胶图案252移除。
参考图15至图17，在一些实施例中，依据图4中的步骤318进行蚀刻工艺，以形成多个沟槽200于隔离层184中。在一些实施例中，使用蚀刻工艺以移除第一暴露部分2222、第二暴露部分2522以及隔离层184位于第一暴露部分2222以及第二暴露部分2522相交的交界处的部分，以形成沟槽200。在一些实施例中，蚀刻工艺于底部电极182停止。参考图18，在一些实施例中，可使用灰化工艺或湿式去除工艺移除第一未暴露部分2224以及第二未暴露部分2524。
参考图19，在一些实施例中，依据图4中的步骤320沉积介电层188于绝缘层184上以及沟槽200中。在一些实施例中，介电层188沿隔离层184的顶部表面1842延伸并进入沟槽200。在一些实施例中，介电层188包含氧化物。在一些实施例中，介电层188可使用cvd工艺形成。
参考图20，顶部电极186是依据图4中的步骤322沉积于介电层188上。因此，可完整形成电子装置10。在一些实施例中，顶部电极186完全覆盖介电层188。在一些实施例中，顶部电极186包含铜或铜合金，也可使用其他种导电材料，包含铝、银、金、钨或其组合。在一些实施例中，顶部电极186的形成方法包含镀附工艺(例如电镀工艺)、cvd工艺、物理气相沉积(pvd)工艺或溅镀工艺。
图21是顶视图，例示本公开一些实施例的电子装置10a；图22是沿图21所示的viii-viii剖面线的剖视图；图23是沿图21所示的ix-ix剖面线的剖视图。参考图21及图23，电子装置10a包含半导体元件12、设置于半导体元件12上的绝缘层14、穿透绝缘层14的至少一个接触插塞16以及设置于绝缘层14以及接触插塞16上的滤波元件18a。在一些实施例中，滤波元件18a经由接触插塞16电性接合至半导体元件12。
在一些实施例中，滤波元件18a包含毯状底部电极181、隔离层184、顶部电极186a、以及介电层188。隔离层184是设置于毯状底部电极181上。顶部电极186a沿着隔离层184的顶部表面1842延伸并设置于隔离层184之中，其中顶部电极186a是分为彼此分开的第一线段1862以及第二线段1864。介电层188是设置于毯状底部电极181以及顶部电极186a之间。
在一些实施例中，毯状底部电极181连接至接触插塞16。在一些实施例中，间隙g形成于第一线段1862以及第二线段1864之间。在一些实施例中，第一线段1862被第二线段1864所包围。在一些实施例中，第一线段1862的占用空间小于第二线段1864。
在一些实施例中，介电层188沿隔离层184的顶部表面1842延伸并进入隔离层184之中以环绕顶部电极186。在一些实施例中，介电层188为共形层。在一些实施例中，介电层188被夹在底部电极182以及顶部电极186之间，使得当低电源施加在半导体元件12以及滤波元件18时，毯状底部电极181、顶部电极186的第一线段1862、以及介电层188一起形成至少一个去耦电容器以用于减轻电子装置10a在高频应用中的噪声。在一些实施例中，底部电极182、顶部电极186的第二线段1864、以及介电层188一起形成至少一个虚拟电容器以用于预防该去耦电容器失效，其中失效的发生是由于电源v无法施加到第二线段1824。
图24是流程图，例示本公开一些实施例的电子装置的制造方法400。
图25至图36是示意图，例示图24的制造方法400的多个制造阶段。在图25至图36中所示的阶段也在图24中的流程图里例示。在以下说明内容中，图25至图36中所示的制造阶段是对照图24中的流程步骤所说明。
参考图25，半导体元件12、绝缘层14以及至少一个接触插塞16是依据图24中的步骤402所提供。在一些实施例中，具有平坦上表面142的绝缘层14形成于半导体元件12上，并设置接触插塞16穿透绝缘层14。
接着，依据图24的步骤404，毯状底部电极181设置于绝缘层14以及接触插塞16上。在一些实施例中，毯状底部电极181举例来说是使用cvd工艺所沉积。在一些实施例中，依据图24中的步骤408沉积隔离层184于毯状底部电极181上。在一些实施例中，隔离层184包含高k材料、氟化氢(hf)或氧化锆。
再次参考图25，在一些实施例中，依据图24中的步骤410将第一光刻胶层220涂附在隔离层184上。在一些实施例中，第一光刻胶层220为正光刻胶层。在一些实施例中，第一遮罩230还设置于第一光刻胶层220之上。在一些实施例中，第一遮罩230具有多个透光区232以及多个不透光区234，其分别对应于第一光刻胶层220在后续蚀刻工艺中将被移除及保留的部分。接着，依据图24中的步骤412进行第一光刻工艺，以经由第一遮罩230将第一光刻胶层220暴露于光化辐射240。因此，如图26及图27所示，可形成由多个第一暴露部分2222以及多个第一未暴露部分2224所构成的第一光刻胶图案222。在一些实施例中，第一暴露部分2222以及第一未暴露部分2224交错地沿第一方向x布置。在一些实施例中，第一遮罩230接着从第一光刻胶图案222移除。
参考图28，在一些实施例中，第二光刻胶层250是依据图24中的步骤414涂附在第一光刻胶图案222上。在一些实施例中，第二光刻胶层250为正光刻胶层。在一些实施例中，第二遮罩260还设置于第二光刻胶层250上方。在一些实施例中，第二遮罩260具有多个透光区262以及多个不透光区264，其分别对应于第二光刻胶层250在后续蚀刻工艺中将被移除及保留的部分。
接着，依据图24中的步骤416进行第二光刻工艺，以经由第二遮罩260暴露第二光刻胶层250至光化辐射270而提供第二光刻胶图案252。因此，如图29及图30所示，可形成由多个第二暴露部分2522以及多个第二未暴露部分2524所构成的第二光刻胶图案252。在一些实施例中，第二暴露部分2522以及第二未暴露部分2524交错地沿第二方向y布置，且第二方向y垂直于第一方向x。在一些实施例中，第二遮罩260接着从第二光刻胶图案252移除。
参考图31至图32，在一些实施例中，依据图24中的步骤418进行蚀刻工艺以形成多个沟槽200。在一些实施例中，使用蚀刻工艺以移除第一暴露部分2222、第二暴露部分2522以及隔离层184位于第一暴露部分2222以及第二暴露部分2522相交的交界处的部分，以形成沟槽200。在一些实施例中，蚀刻工艺于毯状底部电极181停止。参考图33，在一些实施例中，可使用灰化工艺或湿式去除工艺移除第一未暴露部分2224以及第二未暴露部分2524。
参考图34，在一些实施例中，依据图24中的步骤420沉积介电层188于绝缘层184上以及沟槽200中。在一些实施例中，介电层188沿隔离层184的顶部表面1842共形地延伸并进入沟槽200。在一些实施例中，介电层188包含氧化物。在一些实施例中，介电层188举例来说可使用cvd工艺形成。
参考图35，顶部电极186是依据图24中的步骤422沉积于介电层188上。在一些实施例中，顶部电极186完全覆盖介电层188。在一些实施例中，顶部电极186包含铜或铜合金。在一些实施例中，顶部电极186的形成方法包含镀附工艺、cvd工艺、pvd工艺或溅镀工艺。
接着，依据图24中的步骤424提供图案化遮罩280于顶部电极186上以图案化顶部电极186。因此，如图21至图23所示，电子装置10a完整形成。参考图36，在一些实施例中，图案化遮罩280具有开口282以暴露顶部电极186的部分。在一些实施例中，可进行蚀刻工艺以移除顶部电极186的部分。因此，如图21至图23所示，可形成第一线段1862以及第二线段1864。在一些实施例中，第一线段1862通过间隙g与第二线段1864分开。在一些实施例中，包含第一线段1862以及第二线段1864的剩余顶部电极186a上的图案化遮罩280接着通过例如湿蚀刻工艺移除。
总结来说，通过电子装置10/10a的配置，滤波元件18/18a包含至少一个作用为噪声滤波器的去耦电容器以及至少一个作用为加强结构以防止去耦电容器失效的虚拟电容器。因此，可有效减少噪声并改善电子装置的操作速度10/10a。
本公开实施例提供一种电子装置。该电子装置包含一半导体元件、一绝缘层、至少一个接触插塞以及一滤波元件。该绝缘层设置于该半导体元件上。该接触插塞穿透该绝缘层。该滤波元件设置于该绝缘层以及该接触插塞上。该滤波元件包括一底部电极、一隔离层、一顶部电极以及一介电层。该底部电极分为一第一线段以及一第二线段，该第一线段与该接触插塞连接，该第二线段与该第一线段分开。该隔离层设置于该底部电极上。该顶部电极设置于该隔离层中，且该介电层设置于该底部电极以及该顶部电极之间。
本公开另一实施例提供一种电子装置。该电子装置包含一半导体元件、一绝缘层、至少一个接触插塞以及一滤波元件。该绝缘层设置于该半导体元件上。该接触插塞穿透该绝缘层。该滤波元件设置于该绝缘层以及该接触插塞上。该滤波元件包括一毯状底部电极、一隔离层、一顶部电极以及一介电层。该毯状底部电极设置于该绝缘层以及该接触插塞上，且该毯状底部电极连接至该接触插塞。该隔离层设置于该毯状底部电极上。该顶部电极沿该隔离层的顶部表面延伸且设置于该隔离层之中，该顶部电极包含彼此分开的一第一线段以及一第二线段。
本公开另一实施例提供一种电子装置的制造方法。该制造方法包含以下步骤：提供一毯状底部电极；图案化该毯状底部电极以形成一第一线段以及与该第一线段分开的一第二线段；沉积一隔离层于该第一线段上、该第二线段上、以及该第一线段与该第二线段之间的一间隙之上；提供一第一光刻胶层于该隔离层上；暴露该第一光刻胶层以形成一第一光刻胶图案，该第一光刻胶图案具有多个第一暴露部分以及多个第一未暴露部分；提供一第二光刻胶层于该第一光刻胶图案上；暴露该第二光刻胶层以形成一第二光刻胶图案，该第二光刻胶图案具有多个第二暴露部分以及多个第二未暴露部分；进行一蚀刻工艺以于该第一暴露部分以及该第二暴露部分相交的交界处形成多个沟槽；沉积一介电层于该隔离层上以及该沟槽中；以及沉积一顶部电极于该介电层上。
本公开另一实施例提供一种电子装置的制造方法。该制造方法包含以下步骤：提供一毯状底部电极；沉积一隔离层于该毯状底部电极上；涂附一第一光刻胶层于该隔离层上；暴露该第一光刻胶层以形成一第一光刻胶图案，该第一光刻胶图案具有多个第一暴露部分以及多个第一未暴露部分；涂附一第二光刻胶层于该第一光刻胶图案上；暴露该第二光刻胶层以形成一第二光刻胶图案，该第二光刻胶图案具有多个第二暴露部分以及多个第二未暴露部分；进行一蚀刻工艺以于该第一暴露部分以及该第二暴露部分相交的交界处形成多个沟槽；沉积一介电层于该隔离层上以及该沟槽中；沉积一顶部电极于该介电层上；以及图案化该顶部电极以形成彼此分开的一第一线段以及一第二线段。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤是包含于本公开的权利要求内。
1.一种电子装置，包括：
一半导体元件；
一绝缘层，设置于该半导体元件上；
至少一个接触插塞，穿透该绝缘层；以及
一滤波元件，设置于该绝缘层以及该接触插塞上，该滤波元件包括：
一底部电极，分为一第一线段以及一第二线段，该第一线段与该接触插塞连接，该第二线段与该第一线段分开；
一隔离层，该隔离层设置于该底部电极上；
一顶部电极，该顶部电极设置于该隔离层中；以及
一介电层，该介电层设置于该底部电极以及该顶部电极之间。
2.如权利要求1所述的电子装置，其中该隔离层还设置于该第一线段以及该第二线端之间的一间隙中。
3.如权利要求2所述的电子装置，其中该底部电极的一下表面与该绝缘层的一底部表面齐平，该绝缘层的底部表面是与该绝缘层的一顶部表面相对。
4.如权利要求3所述的电子装置，其中该介电层沿该隔离层的一顶部表面延伸，且该介电层环绕设置于该隔离层中的该顶部电极。
5.如权利要求1所述的电子装置，其中该顶部电极还设置于该隔离层的顶部表面之上。
6.如权利要求1所述的电子装置，其中该第二线段围绕该第一线段。
7.如权利要求1所述的电子装置，其中该第一线段所占用的空间小于该第二线段所占用的空间。
8.一种电子装置的制造方法，包括：
提供一毯状底部电极；
图案化该毯状底部电极以形成一第一线段以及与该第一线段分开的一第二线段；
沉积一隔离层于该第一线段上、该第二线段上、以及该第一线段与该第二线段之间的一间隙之上；
提供一第一光刻胶层于该隔离层上；
暴露该第一光刻胶层以形成一第一光刻胶图案，该第一光刻胶图案具有多个第一暴露部分以及多个第一未暴露部分；
提供一第二光刻胶层于该第一光刻胶图案上；
暴露该第二光刻胶层以形成一第二光刻胶图案，该第二光刻胶图案具有多个第二暴露部分以及多个第二未暴露部分；
进行一蚀刻工艺以于该第一暴露部分以及该第二暴露部分相交的交界处形成多个沟槽；
沉积一介电层于该隔离层上以及该沟槽中；以及
沉积一顶部电极于该介电层上。
9.如权利要求8所述的制造方法，其中该第二未暴露部分设置于该间隙之上。
10.如权利要求8所述的制造方法，其中该第一暴露部分以及该第一未暴露部分是沿一第一方向交错地布置，且该第二暴露部分以及该第二未暴露部分是沿一第二方向交错地布置，该第二方向垂直于该第一方向。
11.如权利要求8所述的制造方法，还包括在沉积该介电层的步骤前移除该第一未暴露部分以及该第二未暴露部分。
12.如权利要求8所述的制造方法，其中该介电层为一共形层。
13.如权利要求8所述的制造方法，还包括：
提供一半导体元件；
沉积一绝缘层于该半导体元件上；以及
在提供该毯状底部电极之前形成至少一个接触插塞于该隔离层中。
14.如权利要求13所述的制造方法，其中该第一线段接触该接触插塞。
15.一种电子装置的制造方法，包括：
提供一毯状底部电极；
沉积一隔离层于该毯状底部电极上；
涂附一第一光刻胶层于该隔离层上；
暴露该第一光刻胶层以形成一第一光刻胶图案，该第一光刻胶图案具有多个第一暴露部分以及多个第一未暴露部分；
涂附一第二光刻胶层于该第一光刻胶图案上；
暴露该第二光刻胶层以形成一第二光刻胶图案，该第二光刻胶图案具有多个第二暴露部分以及多个第二未暴露部分；
进行一蚀刻工艺以于该第一暴露部分以及该第二暴露部分相交的交界处形成多个沟槽；
沉积一介电层于该隔离层上以及该沟槽中；
沉积一顶部电极于该介电层上；以及
图案化该顶部电极以形成彼此分开的一第一线段以及一第二线段。
16.如权利要求15所述的制造方法，其中该第一暴露部分以及该第一未暴露部分是沿一第一方向交错地布置，且该第二暴露部分以及该第二未暴露部分是沿一第二方向交错地布置，该第二方向垂直于该第一方向。
17.如权利要求15所述的制造方法，还包括在沉积该介电层的步骤前移除该第一未暴露部分以及该第二未暴露部分。
18.如权利要求15所述的制造方法，其中该介电层为一共形层。
19.如权利要求15所述的制造方法，还包括：
提供一半导体元件；
沉积一绝缘层于该半导体元件上；以及
在提供该毯状底部电极之前形成至少一个接触插塞于该隔离层中。
技术总结