本发明的实施例涉及传感器及其形成方法。
背景技术：
离子敏感场效应晶体管(isfet)是用于表征和/或识别流体中的目标的场效应晶体管。目标与流体中的感测层反应和/或结合，以改变感测层处的表面电势差。表面电势差的变化改变了isfet的阈值电压，阈值电压可以用于表征和/或识别目标。isfet广泛用于不同的生命科学应用，范围从环境监测和基础生命科学研究到即时医疗(poc)体外分子诊断。
技术实现要素：
本发明的实施例提供了一种传感器，包括：衬底，包括一对第一源极/漏极区域和一对第二源极/漏极区域；第一栅电极和第二栅电极，位于所述衬底下面，其中，所述第一栅电极横向位于所述第一源极/漏极区域之间，并且所述第二栅电极横向位于所述第二源极/漏极区域之间；互连结构，位于所述衬底下面并且限定将所述第二源极/漏极区域和所述第二栅电极电耦合在一起的导电路径；钝化层，位于所述衬底上方并且限定第一阱和第二阱，其中，所述第一阱和所述第二阱分别位于所述第一栅电极和所述第二栅电极上面；以及感测层，衬里所述第一阱和所述第二阱中的所述衬底。
本发明的另一实施例提供了一种形成传感器的方法，包括：在衬底的前侧上形成第一栅电极和第二栅电极；掺杂所述衬底以在所述衬底中形成分别与所述第一栅电极和所述第二栅电极邻接的一对第一源极/漏极区域和一对第二源极/漏极区域；在所述衬底的所述前侧上形成互连结构，所述互连结构将所述第二源极/漏极区域和所述第二栅电极电耦合在一起；在所述衬底的与所述前侧相对的后侧上形成第一阱和第二阱，所述第一阱和所述第二阱分别与所述第一栅电极和所述第二栅电极对准，其中，所述第一阱和所述第二阱暴露所述衬底；以及沉积感测层，所述感测层衬里所述第一阱和所述第二阱中的衬底。
本发明的又一实施例提供了一种形成传感器的方法，包括：提供包括参考电极和离子敏感场效应晶体管(isfet)的传感器，其中，所述离子敏感场效应晶体管包括位于衬底中的一对源极/漏极区域和主体区域，并且其中，所述主体区域完全耗尽；将流体施加到所述离子敏感场效应晶体管的感测表面，其中，所述流体包括目标；当所述参考电极位于所述流体中时，以与所述目标具有相同极性的电压来偏置所述参考电极，其中，所述偏置在所述主体区域中形成沟道，并且朝着所述感测表面静电排斥所述目标；以及测量所述沟道的阻抗。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了包括离子敏感场效应晶体管(isfet)和参考电压场效应晶体管(vrfet)的传感器的一些实施例的截面图。
图2a至图2f示出了图1的传感器的一些可选实施例的截面图。
图3示出了用于图1的传感器的有效电路的一些实施例的电路图。
图4示出了在直流(dc)/交流(ac)电位读出方法期间的图3的有效电路的一些实施例的电路图。
图5示出了在图4的dc/ac电位读出方法期间使用的ac流体栅极电压的周期的一些实施例的图。
图6示出了使用图4的dc/ac电位读出方法生成的感测结果的一些实施例的图。
图7示出了在ac读出方法期间的图3的有效电路的一些实施例的电路图。
图8a至图8d示出了使用图7的ac读出方法产生的感测结果的一些实施例的图。
图9示出了在瞬态/随机电报信号(rts)/脉冲/噪声读出方法期间的图3的有效电路的一些实施例的电路图。
图10示出了使用图9的瞬态/rts/脉冲/噪声读出方法生成的感测结果的一些实施例的图。
图11示出了图1的传感器的一些实施例的截面图，其中isfet电耦合至感测电路。
图12示出了图11的传感器的一些实施例的截面图，其中，互连结构位于isfet和vrfet下面并且电耦合至isfet和vrfet。
图13示出了包括分别与n型vrfet和p型vrfet配对的n型isfet和p型isfet的阵列型传感器的一些实施例的顶部布局。
图14a至图14c示出了图13的阵列型传感器的一些实施例的截面图。
图15示出了具有不同行数的图13的阵列型传感器的一些可选实施例的顶部布局。
图16示出了用于脱氧核糖核酸(dna)杂交的阵列型的一些实施例的顶部布局。
图17a和图17b示出了在感测期间的图16的阵列型传感器中的选择性和非选择性单元的截面图。
图18a至图18c示出了在图17a和图17b的感测期间的感测结果的一些实施例的图。
图19a和图19b示出了包括isfet的传感器的一些实施例的截面图，其中isfet的主体区域完全耗尽和/或被轻度掺杂或不掺杂。
图20示出了图19a和图19b的isfet和图19a和图19b的参考电极之间的寄生元件的一些实施例的电路图。
图21a和图21b示出了图19a和图19b的传感器的一些可选实施例的截面图，其中目标和参考电极具有相同的极性。
图22示出了图21a的传感器的一些可选实施例的截面图，其中使用vrfet代替参考电极。
图23a至图23f示出了使用绝缘体上半导体(soi)衬底形成包括isfet和vrfet的传感器的方法的一些实施例的一系列截面图。
图24a至图24g示出了使用块状衬底的图23a至图23f的方法的一些可选实施例的一系列截面图。
图25示出了图23a至图23f和图24a至图24g的方法的一些实施例的框图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明在各个示例中可以重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
传感器可以例如包括参考电极和离子敏感场效应晶体管(isfet)。isfet包括一对源极/漏极区域和主体区域。源极/漏极区域和主体区域位于衬底中，并且主体区域在源极/漏极区域之间延伸。此外，isfet包括感测层。感测层位于衬底的感测侧上，并且衬里主体区域。在使用传感器期间，将包含目标的流体放置在感测层上。目标与感测层反应和/或结合到感测层以改变感测层处的表面电势差。表面电势差的变化改变了isfet的阈值电压，阈值电压可以用于表征和/或识别目标。例如，流体可以被参考电极偏置以在主体区域中引起沟道的形成，并且目标可以通过沟道的阻抗来表征和/或识别。
传感器的挑战在于传感器可以被设计为感测具有特定极性的目标。例如，可以将isfet的掺杂类型调整为特定的极性。因此，设计用于感测具有正极性的目标的传感器对于具有负极性的目标具有较低的灵敏度，反之亦然。传感器的另一个挑战是目标的电荷中心与感测层之间的距离可能较大。灵敏度取决于目标的电荷量以及目标的电荷中心与感测层之间的距离。例如，如果目标的电荷中心在isfet的双电层(edl)外部，则灵敏度可能会较低。因此，由于电荷中心与感测层之间的距离较大，因此灵敏度可能较低。传感器的另一个挑战是参考电极和感测层之间的距离可能较大。例如，参考电极可以是银(ag)/氯化银(agcl)电极。ag/agcl电极被限制为相对较大的尺寸，并且不容易按比例缩小。此外，由于尺寸大，ag/agcl电极具有大的本征电容并且不能移动到与感测层紧密靠近。由于大的本征电容和大的距离，高的寄生电阻和/或高的寄生电容可能会导致高电压降，并使使用交流电(ac)进行感测变得不切实际。传感器的另一个挑战是，漂移效应和滞后效应可能会降低灵敏度。漂移效应可能与测量值随时间的漂移有关，而滞后效应可能与流体的ph值上下波动时的测量值中的滞后现象有关。当参考电极和isfet具有不同的结构并因此具有不同厚度的edl时，可能会出现漂移效应和滞后效应。当参考电极是ag/agcl电极时，参考电极和isfet可以具有不同的结构，并且因此具有不同的edl。
本申请的各个实施例针对一种高灵敏度isfet传感器。在一些实施例中，传感器包括isfet和参考电压场效应晶体管(vrfet)。衬底包括一对isfet源极/漏极区域和一对vrfet源极/漏极区域。固态isfet栅电极和固态vrfet栅电极位于衬底下方。固态isfet栅电极横向位于isfet源极/漏极区域之间，并且固态vrfet栅电极横向位于vrfet源极/漏极区域之间。互连结构位于衬底下方，并且将vrfet源极/漏极区域与固态vrvr栅电极彼此电耦合。钝化层位于衬底下面并且限定了isfet阱和vrfet阱。isfet和vrfet阱分别位于固态isfet栅电极和vrfet栅电极上面，并且感测层衬里isfet和vrfet阱中的衬底。isfet源极/漏极区域、固态isfet栅电极以及isfet阱中的一部分感测层部分地限定了isfet。vrfet源极/漏极区域、固态vrfet栅电极和vrfet阱中的一部分感测层部分地限定了vrfet。
在传感器的使用期间，vrfet用作isfet的参考电极。通过使用vrfet作为参考电极，isfet和参考电极可以具有相同的结构，因此可以具有相同厚度的edl。由于edl具有相同的厚度，因此减小了漂移和滞后效应，因此传感器具有高灵敏度和高精度。另外，通过使用vrfet作为参考电极，isfet和参考电极之间的距离可以较小。例如，vrfet可以使用半导体制造工艺与isfet一起形成，并且因此可以按比例缩小并紧邻isfet定位。由于isfet与参考电极之间的距离较小，因此，isfet与参考电极之间的寄生电阻、寄生电容以及电压降较低。结果，该传感器具有高灵敏度和高精度。此外，可以使用否则可能无法获得的多种不同的读出方法来表征和/或识别目标。
参考图1，提供了包括isfet102和vrfet104的传感器的一些实施例的截面图100。一对isfet源极/漏极区域106和一对vrfet源极/漏极区域108位于衬底110中。isfet源极/漏极区域106共享共同的掺杂类型(例如，p型或n型)并且位于衬底110中的isfet主体区域112的相对侧上。类似地，vrfet源极/漏极区域108共享共同的掺杂类型，并且位于衬底110中的vrfet主体区域114的相对侧上。例如，衬底110可以是块状硅衬底和/或一些其他合适的半导体衬底。
固态isfet栅电极116和固态vrfet栅电极118分别位于isfet和vrfet主体区域112、114处的衬底110的前侧上，并通过单独的栅极介电层120与衬底110间隔开。固态isfet和vrfet栅电极116、118可以是或包括例如掺杂的多晶硅和/或一些其他合适的导电材料。栅极介电层120可以是或包括例如氧化硅和/或一些其他合适的电介质。
钝化层122和感测层124位于衬底110的后侧上，后侧与衬底110的前侧相对。钝化层122在isfet和vrfet主体区域112、114处分别限定isfet阱126和vrfet阱128。钝化层122可以是或包括例如氧化硅和/或一些其他合适的电介质。感测层124衬里isfet和vrfet阱126、128中的isfet和vrfet主体区域112、114，并且配置为与目标130反应或以其他方式结合至目标130以改变感测层124的表面电势差。目标130位于衬底110的后侧上的流体132中，并且可以是或包括例如离子、核酸、极化分子、抗原、抗体、酶、细胞、一些其他合适的目标或前述的任意组合。
在一些实施例中，感测层124直接结合至目标130。在其他实施例中，感测层124通过感测层124上的感测分子探针(未示出)间接地结合至目标130。在一些实施例中，感测层124是或包括氧化铪、氧化钽、氧化锆、一些其他合适的高k电介质或前述的任意组合。在一些实施例中，感测层124对流体132的ph敏感，因此对流体132的ph起反应以改变感测层124处的表面电势差。例如，感测层124可以是或包括氧化铪和/或其他合适的感测材料。
isfet源极/漏极区域106、isfet主体区域112、固态isfet栅电极116以及isfet阱126中的感测层124的一部分至少部分地限定isfet102。vrfet源极/漏极区域108、vrfet主体区域114、固态vrfet栅电极118以及vrfet阱128中的感测层124的一部分至少部分地限定vrfet104。isfet102和vrfet104在衬底110上相邻，并且vrfet104用作isfet102的参考电极。isfet102和vrfet104可以例如是集成芯片和/或一些其他合适的半导体结构的一部分。
在传感器的使用期间，流体132用作isfet102的附加栅电极(即，流体isfet栅电极)，并且感测层124结合到目标130或与目标130反应以改变感测层124处的表面电势差。表面电势差又改变流体isfet栅电极的阈值电压。此外，由于流体isfet栅电极和固态isfet栅电极116之间的电容耦合，固态isfet栅电极116的阈值电压也改变。阈值电压变化又可以用于通过ac阻抗读出方法、dc/ac电位测量方法和其他合适的读出方法来表征和/或识别目标130。
在一些实施例中，isfet源极/漏极区域106分别被偏置在漏极电压vd和源极电压vs处。此外，将流体isfet栅电极偏置在等于或高于相应阈值电压的流体栅极电压vfg和/或将固态isfet栅电极116偏置在等于或高于相应阈值电压的固态栅极电压vsg处。例如，源极电压vs可以是约0伏，漏极电压vd可以是约0.2伏，流体栅极电压vfg可以是约0伏，并且固态栅极电压vsg可以是约0.5伏。该偏置导致在isfet主体区域112中形成沟道(未示出)，并且来自目标130的阈值电压变化导致沟道的阻抗变化。因此，可以测量沟道的阻抗和/或通过沟道的漏极电流以表征和/或识别目标130。
isfet102和vrfet104共享相似的结构，除了vrfet源极/漏极区域108和固态vrfet栅电极118电耦合在一起，而isfet源极/漏极区域106和固态isfet栅电极116没有电耦合在一起。因为isfet102和vrfet104共享相似的结构，所以isfet102和vrfet104具有相同或基本相同的厚度tedl的单独的edl134。此外，由于edl134具有相同或基本相同的厚度tedl，所以减小了漂移和滞后效应，因此传感器具有高灵敏度和高精度。漂移效应可能与测量(例如，沟道阻抗测量)随时间的漂移有关。当流体132的ph向上和向下波动时，滞后效应可以与测量中的滞后有关。
如下文所示，使用半导体制造工艺一起形成isfet102和vrfet104。因此，isfet102和vrfet104可以按比例缩小并且彼此紧邻。例如，isfet102和vrfet104之间的距离d可以较小，诸如约0.1-100.0微米、约0.1-50.0微米、约50.0-100.0微米或其他合适的值。
由于isfet102与vrfet104之间的距离较小，因此isfet102与vrfet104之间的寄生电阻、寄生电容和电压降较低。结果，该传感器具有高灵敏度和高精度。此外，可以使用多种不同的读出方法来表征和/或识别目标130。在这些不同的读出方法中，有ac阻抗读出方法、dc/ac电位读出方法和瞬态/随机电报信号(rts)/脉冲/噪声读取方法。
在一些实施例中，沟槽隔离结构136延伸穿过衬底110以将isfet102与vrfet104电隔离。沟槽隔离结构136包括氧化硅和/或一些其他合适的电介质。沟槽隔离结构136可以是或包括例如浅沟槽隔离(sti)结构、深沟槽隔离(dti)结构或一些其他合适的沟槽隔离结构。
在一些实施例中，isfet和vrfet主体区域112、114是p型，而isfet和vrfet源极/漏极区域106、108是n型。在这样的实施例中，isfet102和vrfet104是n沟道fet，并且当目标130具有正极性时具有用于检测目标130的高灵敏度。这是因为施加到流体isfet栅电极的偏置电压可以例如是正电压，因此可以朝着isfet102静电排斥目标130。在其他实施例中，isfet和vrfet主体区域112、114为n型，而isfet和vrfet源极/漏极区域106、108是p型。在这样的实施例中，isfet102和vrfet104是p沟道fet，并且当目标130具有负极性时具有用于检测目标130的高灵敏度。这是因为施加到流体isfet栅电极的偏置电压可以例如是负电压，因此可以朝着isfet102静电排斥目标130。
在一些实施例中，isfet和vrfet主体区域112、114被完全耗尽，使得耗尽区域完全延伸穿过衬底110的厚度ts。衬底110的厚度ts例如可以为约10-25纳米、小于约25纳米、小于约10纳米或其他合适的值。在一些实施例中，isfet和vrfet主体区域112、114是轻掺杂和/或未掺杂的。轻掺杂可以例如小于每立方厘米(cm-3)约5×1015个原子或其他合适的值。在isfet和vrfet主体区域112、114被完全耗尽和/或被轻度掺杂或不掺杂的情况下，寄生电容和电阻减小。这进而提高了灵敏度和精度。
参考图2a，提供了图1的传感器的一些可选实施例的截面图200a，其中钝化层122位于感测层124上面。
参考图2b，提供了图2a的传感器的一些可选实施例的截面图200b，其中感测层124具有一对感测段124a、124b。感测段124a、124b对于isfet102和vrfet104是单独的，并且分别衬里isfet和vrfet主体区域112、114。
参考图2c，提供了图1的传感器的一些可选实施例的截面图200c，其中省略了固态isfet栅电极116及其对应的栅极介电层。
参考图2d，提供了图1的传感器的一些可选实施例的截面图200d，其中多个感测分子探针202位于感测层124上。感测分子探针202位于isfet孔126中，而不在vrfet孔128中。此外，感测分子探针202与目标130选择性结合，以允许对目标130进行选择性感测。选择性结合可能例如意味着感测分子探针202与目标130结合，但不与其他目标结合。在一些实施例中(如图所示)，感测分子探针202是抗体或包含抗体。在可选实施例中，感测分子探针202是或包含核酸、酶或其他合适的生物识别元件。
参考图2e，提供了图1的传感器的一些可选实施例的截面图200e，其中在感测层124上形成流体沟道结构204。流体沟道结构204限定了isfet和vrfet阱126、128上方分别存在的流体沟道206。流体沟道结构204可以是或包括例如聚二甲基硅氧烷(pdms)、聚(甲基丙烯酸甲酯)(pmma)、一些其他合适的材料或前述的任意组合。在一些实施例中，流体沟道结构204包括pdms层204a和位于pdms层204a上面的pmma层204b。
参考图2f，提供了图2e的传感器的一些可选实施例的截面图200f，其中，流体沟道结构204限定了由isfet102和vrfet104共享的流体沟道208。
虽然图2a至图2d的传感器示出为没有图2e和图2f的流体沟道结构204，但是图2a至图2d的传感器的可选实施例可以包括图2e和图2f中的任一个中的流体沟道结构204。虽然图2d示出了图1的传感器的可选实施例，其中传感器包括感测分子探针202，但是图2a至图2c、图2e和图2f的传感器的可选实施例也可以包括图2d的感测分子探针202。虽然图2c示出了图1的传感器的实施例，其中省略了固态isfet栅电极116，但是图2a、图2b、图2d、图2e和图2f的传感器的可选实施例也可以省略固态isfet栅电极116。虽然图1和图2a至图2f的传感器示出为具有感测层124，但是传感器的可选实施例可以省略感测层124。
参考图3，提供了用于图1的传感器的有效电路的一些实施例的电路图300。流体132限定了isfet102的流体isfet栅电极132fig和vrfet104的流体vrfet栅电极132fvg。此外，流体132在流体isfet栅电极132fig和vrfet栅电极132fvg之间限定多个寄生元件。多个寄生元件包括寄生电阻器302和一对寄生电容器304。寄生电阻器302位于寄生电容器304之间并且电耦合至寄生电容器304。寄生电容器304分别在流体isfet栅电极132fig和vrfet栅电极132fvg处并且电耦合至流体isfet栅电极132fig和vrfet栅电极132fvg。
由于流体132的寄生电容器304和isfet102和vrfet104的寄生电容器(未示出)、vrfet104处的流体栅极电压vfg类似于流体132处的流体电压vfld，并且流体电压vfld类似于固态isfet栅电极116处的固态栅极电压vsg。结果，传感器可以例如适合于ac感测(在下文中讨论)。
参考图4，提供了在dc/ac电位读出方法期间的图3的有效电路的一些实施例的电路图400。isfet源极/漏极区域106和固态isfet栅电极116电耦合在一起。此外，流体isfet栅电极132fig通过vrfet104偏置在流体栅极电压vfg处。在一些实施例中，流体栅极电压vfg是dc。在其他实施例中，流体栅极电压vfg是ac。由于电容耦合，该偏置在isfet源极/漏极区域106和固态isfet栅电极116处引起感测电压v感测。此外，isfet102的感测表面处的表面电势差引起感测电压v感测的变化。表面电势差的这种变化可能是例如由于不同的目标、不同的目标浓度等引起的。因此，感测电压v感测可以用于表征和/或识别目标。
参考图5，提供了在图4的dc/ac电位读出方法期间使用的ac流体栅极电压vfg的周期502的一些实施例的图500。图500的横轴对应于时间，而图500的纵轴对应于电压。如图所示，ac流体栅极电压vfg随时间在高电压hv和低电压lv之间交替。
参考图6，提供了使用图4的dc/ac电位读出方法生成的感测结果的一些实施例的图600。图600的横轴对应于时间，而图600的纵轴对应于感测电压v感测。在用图5的ac流体栅极电压vfg偏置流体isfet栅电极132fig的同时测量感测电压v感测。此外，感测层124(例如，参见图1)对流体132的ph敏感，从而感测层124处的表面电势差基于ph而改变。例如，感测层124可以是氧化铪或其他合适的材料。
多条第一ph曲线602和多条第二ph曲线604描述了针对图5的ac流体栅极电压vfg的不同值的随时间的感测电压v感测。多条第一ph曲线602对应于第一ph，并且包括描述当图5的ac流体栅极电压vfg分别处于高电压hv、零伏和低电压lv时的测量的高压曲线602hv、零电压曲线602零和低压曲线602lv。类似地，多条第二ph曲线604对应于第二ph，并且包括描述了当图5的ac流体栅极电压vfg分别处于高电压hv、零伏和低电压lv时的测量的高压曲线604hv、零电压曲线604零和低压曲线604lv。如图所示，感测电压v感测快速达到稳态，由此感测频率可以较高。此外，感测电压v感测与ph无关，并且感测电压v感测与流体栅极电压vfg之间的电耦合为约1：1。
尽管感测层124(例如，参见图1)对ph敏感，但是感测电压v感测与ph无关，因为isfet102和vrfet104具有相同或相似的结构。流体132的ph在isfet102处引起与vrfet104处相同的表面电势偏移，从而消除了ph的影响。因此，isfet102处的表面电势差由所感测的目标而不是由流体132的ph决定。此外，传感器对目标具有高灵敏度和高精度。
参考图7，提供了在ac读出方法期间的图3的有效电路的一些实施例的电路图700。isfet源极/漏极区域106和固态isfet栅电极116电耦合在一起。此外，ac测量器件702的阳极电耦合至vrfet104，而ac测量器件702的阴极电耦合至isfet102。在可选实施例中，该电耦合被反向。ac测量器件702配置为使用通过vrfet104施加到流体132的ac信号来测量电容、阻抗和电导率。电容、阻抗和电导率由于isfet102的感测表面处的表面电势差而变化。表面电势差的这种变化可能是例如由于不同的目标、不同的目标浓度等引起的。因此，电容、阻抗、电导率或前述的任意组合可用于表征和/或识别目标。
参考图8a，提供了使用图7的ac方法生成的电容感测结果的一些实施例的图800a。图800a的横轴是对数，并且对应于ac信号的频率。图800a的垂直轴是线性的，并且对应于从固态vrfet栅电极118到固态isfet栅电极116的电容。在流体132的ph恒定并且频率变化的同时，针对不同目标测量电容。不同的目标包括目标a、目标b和目标c，并以不同的哈希值示意性地示出。如图所示，给定频率的电容在不同的目标之间变化，使得可以基于电容将目标彼此区分开。
参考图8b，提供了图8a的图800a的一些可选实施例的图800b，其中使用电导率感测结果代替电容感测结果。因此，图800b的垂直轴是线性的，并且对应于从固态vrfet栅电极118到固态isfet栅电极116的电导率。如图所示，对于给定频率的电导率在不同目标之间变化，使得目标可以根据电导率彼此区分。
参考图8c，提供了使用图7的ac方法生成的阻抗感测结果的一些实施例的图800c。图800c的横轴是对数，并且对应于阻抗测量的实部。图800c的垂直轴是对数，并且对应于阻抗测量的虚部。当交流信号的频率变化时，针对目标的不同浓度测量阻抗。不同的目标浓度包括百万分之一(ppm)、1/16ppm、1/31ppm和0ppm，并且以不同的哈希值示意性地示出。目标可以是例如氯化钠或其他合适的目标。如图所示，阻抗针对不同的目标浓度而改变，使得可以基于阻抗将不同的目标浓度彼此区分开。
参考图8d，提供了使用图7的ac方法生成的阻抗感测结果的一些实施例的图800d，其中对于两种流体中的每一种，两次收集了阻抗测量。图800d的横轴是对数，并且对应于阻抗测量的实部。图800d的垂直轴是对数，并且对应于阻抗测量的虚部。两种流体具有不同的ph值，并且通过改变ac信号的频率，对两种流体中的每一种进行两次阻抗测量。阻抗测量之间的差异用不同的哈希值示意性地示出。如图所示，阻抗针对不同的ph而改变，使得可以基于阻抗将不同的ph彼此区分开。此外，对于给定流体的阻抗测量是可重复的。
参考图9，提供了在瞬态/rts/脉冲/噪声读出方法期间的图3的有效电路的一些实施例的电路图900。isfet源极/漏极区域106分别被偏置在漏极电压vd和源极电压vs。此外，固态isfet栅电极116基于固态栅极电压vsg，并且通过vrfet104将流体isfet栅电极132fig偏置在流体栅极电压vfg。在一些实施例中，流体栅极电压vfg是dc。在其他实施例中，流体栅极电压vfg是ac。在一些实施例中，流体栅极电压vfg如图5所示。偏置引起漏极电流id流过isfet102。此外，isfet102的感测表面处的表面电势差的变化导致漏极电流id的变化。表面电势差的这种变化可能例如是由于不同的目标、不同的目标浓度等引起的。因此，漏极电流id可以用于表征和/或识别目标。
在瞬态读出方法期间，响应于流体栅极电压vfg的转变的漏极电流id的变化用于表征和/或识别目标。转变例如可以是高到低的转变、低到高的转变或其他合适的转变。在rts读出方法期间，响应于dc流体栅极电压vfg(即，恒定流体栅极电压vfg)的漏极电流id的变化用于表征和/或识别目标。在脉冲读出方法期间，响应于流体栅极电压vfg中的脉冲的漏极电流id的变化用于表征和/或识别目标。在噪声读出方法期间，在流体栅极电压vfg恒定时，使用快速傅里叶变换(fft)将漏极电流id转换到频域。然后将所得的波形用于表征和/或识别目标。
参考图10，提供了在图9的瞬态/rts/脉冲/噪声读出方法期间生成的漏极电流感测结果的一些实施例的图1000。图1000的横轴是线性的并且对应于固态栅极电压vsg，而图1000的纵轴是对数的并且对应于漏极电流id。在源极电压vs和流体栅极电压vfg约为0伏并且漏极电压vd大于零伏时，测量漏极电流id。此外，感测层124(例如，参见图1)对流体132的ph敏感，由此，感测层124处的表面电势差基于ph而变化。例如，感测层124可以是氧化铪或其他合适的材料。
如所看到的，对应于流体132的第一ph的第一曲线1002和对应于流体132的第二ph的第二曲线1004基本相同。因此，漏极电流id与流体132的ph无关。如图6所示，尽管感测层124(例如，参见图1)对ph敏感，但是漏极电流id与ph无关，因为流体132的ph在isfet102处引起与vrfet104处相同的表面电位漂移。因此，传感器具有高灵敏度和高精度。
虽然图3、图4、图7和图9中的传感器的实施例将isfet102和vrfet104示出为n型fet，在可选实施例中，isfet102和vrfet104可以是p型fet。此外，虽然图3、图4、图7和图9中的isfet102和vrfet104描述为对应于图1中的实施例，但是isfet102和vrfet104可以对应于图2a至图2f中的任何一个或组合的实施例。
参考图11，提供了图1的传感器的一些实施例的截面图1100，其中isfet102电耦合至感测电路1102。感测电路1102生成感测电压v感测，感测电压v感测与从isfet102的漏极流到isfet102的源极的漏极电流成比例，并且例如可以与图9的瞬态/rts/脉冲/噪声读出方法一起使用。此外，感测电路1102包括采样开关1104和电流电压转换器1106。
采样开关1104电耦合至isfet102的漏极，并且电流电压转换器1106通过采样开关1104选择性地电耦合至isfet102的漏极。isfet102的源极电耦合至接地，因此源电压vs约为0伏。电流电压转换器1106配置为将isfet102的漏极电流转换为感测电压v感测，并且例如可以是跨阻放大器。在一些实施例中，电流电压转换器1106包括运算放大器1108和反馈电阻器1110。反馈电阻器1110从运算放大器1108的负输入延伸到运算放大器1108的输出，并且采样开关1104选择地将负输入电耦合至isfet102的漏极。此外，运算放大器1108的正输入电耦合至接地，因此正输入处的参考电压vref约为0伏。
参考图12，提供了图11的传感器的一些实施例的截面图1200，其中感测电路1102位于衬底110上。此外，isfet102和vrfet104电耦合至衬底110下面的互连结构1202。互连结构1202包括互连介电层1204，并且还包括多条导线1206和多个通孔1208。互连介电层1204可以是或包括例如氧化硅、低k电介质、一些其他合适的电介质或前述的任意组合。
导线1206和通孔1208堆叠在互连介电层1204中并限定导电路径。例如，导线1206和通孔1208可以限定将vrfet源极/漏极区域108电耦合至固态vrfet栅电极118的导电路径。作为另一示例，导线1206和通孔1208可以限定将isfet102电耦合至感测电路1102的导电路径。导线1206和通孔1208可以是或包括例如铜、铝铜、钨、一些其他合适的金属和/或导电材料或前述的任何组合。
在一些实施例中，载体衬底1210位于互连结构1202下面并且接合到互连结构1202。载体衬底1210可以是或包括例如块状硅衬底和/或一些其他合适的衬底。
虽然关于图11中的传感器的实施例示出了互连结构1202和载体衬底1210，但是互连结构1202和/或载体衬底1210可以与图1、图2a至图2f、图3、图4、图7和图9中的任何一种或组合中的传感器集成。例如，当互连结构1202与图4和/或图7中的传感器的实施例集成时，互连结构1202可以将isfet源极/漏极区域106和固态isfet栅电极116电耦合在一起，如对vrfet源极/漏极区域108和固态vrfet栅电极118所做的那样。虽然关于图11和图12中的传感器的实施例示出了感测电路1102，但是感测电路1102可以与图1、图2a至图2f、图3、图4、图7和图9中的任何一个或组合中的传感器集成。
参考图13，提供了阵列型传感器的一些实施例的顶部布局1300。阵列型传感器包括多行和多列中的多个单元1302。多个单元1302包括多个isfet单元1302isf和多个vrfet单元1302vrf。n型isfet102n和p型isfet102p分别位于isfet单元1302isf处。n型vrfet104n和p型vrfet104p分别位于vrfet单元1302vrf处。
n型vrfet104n用作n型isfet102n的参考电极，并且p型vrfet104p用作p型isfet102p的参考电极。与p型isfet102p和p型vrfet104p相比，n型isfet102n和n型vrfet104n对具有正极性的目标更加敏感。类似地，与n型isfet102n和n型vrfet104n相比，p型isfet102p和p型vrfet104p对具有负极性的目标更加敏感。n型isfet102n和n型vrfet104n分别通过至少一个单元1302与p型isfet102p分隔开，并且分别通过至少一个单元1302与p型vrfet104p分隔开。如果没有这种分隔，则n型isfet102n和n型vrfet104n会干扰p型isfet102p和p型vrfet104p的操作，反之亦然。
通过将p型isfet102p和p型vrfet104p与n型isfet102n和n型vrfet104n一起包括在内，阵列型传感器可以适应并最佳地感测不同极性的目标。可以通过n型isfet102n和n型vrfet104n感测具有正极性的目标，而可以通过p型isfet102p和p型vrfet104p感测具有负极性的目标。因此，阵列型传感器对于不同极性的目标具有高灵敏度和高精度。
在一些实施例中，n型isfet102n和n型vrfet104n分别与在图1、图2a至图2f、图3、图4、图7、图9、图11和图12的任何一个或组合中示出和/或描述的isfet102和vrfet104相同。在这样的实施例中，isfet源极/漏极区域106和vrfet源极/漏极区域108是n型的。
在一些实施例中，多个单元1302包括选择性单元1302sel，选择性isfet102sel位于该选择性单元1302sel处，并且进一步包括非选择性单元1302nsel，非选择性isfet102nsel位于该非选择性单元1302nsel处。选择性isfet102sel包括多个感测分子探针，感测分子探针选择性地与目标结合或以其他方式与目标反应以改变选择性isfet102sel的感测表面处的表面电势差。非选择性isfet102nsel包括不与目标选择性结合或以其他方式与目标反应的多个感测分子探针。例如，非选择性isfet102nsel的感测分子探针可以对不同目标具有选择性。在可选实施例中，非选择性isfet102nsel不包括感测分子探针。选择性和非选择性isfet102sel、102nsel可以例如用于目标的差分感测和其他合适的感测方法。当目标具有正极性时，选择性isfet102sel和非选择性isfet102nsel可以例如为n型(如图所示)，并且当目标具有负极性时，选择性isfet102sel和非选择性isfet102nsel可以例如为p型，以用于灵敏度。
在一些实施例中，选择性isfet102sel和/或非选择性isfet102nsel与图2d示出和/或描述的isfet102一样。在可选实施例中，选择性isfet102sel和/或非选择性isfet102nsel与图1、图2a至图2c、图2e、图2f、图3、图4、图7、图9、图11和图12中的任一个中示出和/或描述的isfet102相同，是在图2d中添加感测分子探针202。在选择性isfet102sel和非选择性isfet102nsel都具有感测分子探针的实施例中，感测分子探针对不同目标具有选择性。
在一些实施例中，多个单元1302还包括参考电极1304位于其上的单元。与vrfet相反，参考电极1304未与isfet在公共衬底上集成。参考电极1304可以例如是ag/agcl参考电极或一些其他合适的参考电极。参考电极1304可以例如用于偏置用于n型isfet102n、p型isfet102p、选择性isfet102sel、非选择性isfet102nsel、阵列型传感器中的任何其他isfet或前述的任意组合的流体132。
参考图14a，提供了图12的阵列型传感器的一些实施例的截面图1400a，其中，阵列型传感器包括位于公共衬底110上的n型isfet102n、n型vrfet104n、p型isfet102p和p型vrfet104p。在一些实施例中(如图所示)，n型isfet102n和n型vrfet104n位于衬底110的块状区域上，而p型isfet102p和p型vrfet104p位于衬底的阱区域110w上。因此，阱区域110w是n型的，而衬底110的块状区域是p型的。在可选实施例中，n型isfet102n和n型vrfet104n位于阱区110w上，而p型isfet102p和p型vrfet104p位于衬底110的块状区域上。
在一些实施例中，n型vrfet104n用于偏置用于n型isfet102n的流体132，和/或p型vrfet104p用于偏置用于p型isfet102p的流体132。在可选实施例中，图13的参考电极1304(未示出)用于偏置用于n型isfet102n和/或p型isfet102p的流体132。在一些实施例中，在使用阵列型传感器期间，正电荷1402p累积在n型isfet102n和p型vrfet104p的感测表面上，而负电荷累积在p型isfet102p和n型vrfet104n的感测表面上。
参考图14b，提供了图13的阵列型传感器的一些实施例的截面图1400b，其中，阵列型传感器包括选择性isfet102sel和非选择性isfet102nsel。选择性isfet102sel包括选择性地结合至目标130的多个感测分子探针202sel。非选择性isfet102nsel包括不选择性地结合至目标130的多个感测分子探针202nsel。在一些实施例中(如图所示)，目标130、选择性感测分子探针202sel和非选择性感测分子探针202nsel是核酸。此外，在至少一些这样的实施例中，选择性感测分子探针202sel与目标130互补，而非选择性感测分子探针202nsel与目标130不互补。在可选实施例中，使用其他类型的目标和感测分子探针。
在一些实施例中(如图所示)，选择性isfet102sel和非选择性isfet102nsel是n型的，其中，n型vrfet104n用于偏置用于选择性isfet102sel和/或非选择性isfet102nsel的流体132。在可选实施例中，选择性isfet102sel和非选择性isfet102nsel是p型的，由此图13的p型vrfet104p(未示出)用于偏置用于选择性isfet102sel和/或非选择性isfet102nsel的流体132。在可选实施例中，图13的参考电极1304(未示出)用于偏置用于选择性isfet102sel和/或非选择性isfet102sel的流体132。
参考图14c，提供了图13的阵列型传感器的一些实施例的截面图1400c，其中，阵列型传感器包括n型isfet102n和参考电极1304。在一些实施例中(如图所示)，参考电极1304用于偏置用于n型isfet102n的流体。在可选实施例中，图13的n型vrfet104n(未示出)用于偏置用于n型isfet102n的流体132。在一些实施例中，在使用期间，正电荷1402p累积在n型isfet102n的感测表面上，而负电荷1402n累积在参考电极1304上。在阵列型传感器的可选实施例中，使用p型isfet102p、选择性isfet102sel、非选择性isfet102nsel或前述的任意组合来代替n型isfet102n。
参考图15，提供了图13的阵列型传感器的一些可选实施例的顶部布局1500，其中阵列型传感器具有不同的行数。此外，省略了选择性和非选择性isfet102sel、102nsel和参考电极1304。
参考图16，提供了用于脱氧核糖核酸(dna)杂交的阵列型传感器的一些实施例的顶部布局1600。选择性传感器阵列1602包括多行和多列中的多个选择性单元1302sel。类似地，非选择性传感器阵列1604包括多行和多列中的多个非选择性单元1302nsel。选择性单元1302sel包括选择性地结合至目标的单独的选择性isfet，而非选择性单元包括不结合至目标的单独的非选择性isfet。选择性和非选择性单元1302sel、1302nsel可以例如相对于图13描述和/或例如可以如图14b所示。
在一些实施例中，选择性传感器阵列1602和非选择性传感器阵列1604具有相同的尺寸，使得选择性单元1302sel与非选择性单元1302nsel之间存在一一对应的关系。例如，这可以允许同时对多个样本进行差分感测。例如，可以将每个样本添加到单独的选择性单元和与该单独的选择性单元相对应的单独的非选择性单元，以进行差分感测。
vrfet电极阵列1606包括多行和多列中的多个vrfet单元1302vrf。vrfet单元1302vrf包括单独的vrfet。vrfet单元1302vrf可以例如关于图13所描述的和/或可以例如是如图14a和图14b所示。在一些实施例中，vrfet单元1302vrf串联使用以偏置选择性传感器阵列1602和非选择性传感器阵列1604周围的流体132。在可选实施例中，在任何给定的时间仅使用vrfet单元1302vrf中的一个或子集。
参考图17a和图17b，提供了感测期间的图16的选择性单元1302sel和图16的非选择性单元1302nsel的一些实施例的截面图1700a、1700b。使用vrfet单元1302vrf处的vrfet104(图17a和图17b两者中示出)利用流体栅极电压vfg使流体132偏置。偏置引起第一漏极电流id1在选择性单元1302sel处流动(见图17a)，并且进一步引起第二漏极电流id2在非选择性单元1302nsel处流动(见图17b)。此外，将目标130添加到选择性单元1302sel和非选择性单元1302nsel。
由于选择性单元1302sel处的感测分子探针202sel对目标130具有选择性，因此目标130结合至选择性单元1302sel处的多个感测分子探针202sel(参见图17a)。该结合改变选择性单元1302sel处的表面电势差，表面电势差改变第一漏极电流id1。然而，由于非选择性单元1302nsel处的感测分子探针202nsel对目标130没有选择性，因此目标130不与非选择性单元1302nsel处的多个感测分子探针202nsel结合(见图17b)。因此，第二漏极电流id2不受目标130的影响或受目标130的影响最小。目标130和选择性感测分子探针202sel可以例如是或包括牢固结合在一起的互补核酸。目标130和非选择性感测分子探针202nsel可以例如是或包含不互补的核酸，因此不结合或弱结合在一起。
在一些实施例中，选择性单元1302sel和非选择性单元1302nsel具有单独的感测电路1102。感测电路1102将第一漏极电流id1和第二漏极电流id2分别转换为第一感测电压v感测1和第二感测电压v感测2。感测电路1102可以例如各自是相对于图11示出和/或描述的对应物。
参考图18a，提供了图17a和图17b的感测期间的差分感测结果的一些实施例的图1800a。图1800a的横轴是对数并且对应于目标浓度，而图1800a的纵轴是线性的并且对应于漏极电流。对于目标的不同浓度，在选择性和非选择性单元1302sel、1302nsel处测量漏极电流。这些不同的浓度包括0皮摩尔(pm)、1pm、100pm和1000pm。如所看到的，除了目标浓度为零的情况之外，选择性单元1302sel和非选择性单元1302nsel之间的漏极电流(即，第一和第二漏极电流id1、id2)是不同的。因此，差分感测可以用于识别不同的目标浓度。
参考图18b，提供了在图17a和图17b的感测期间随时间的感测结果的一些实施例的图1800b。图1800b的横轴对应于时间，而图1800b的纵轴对应于选择性单元1302sel的第一漏极电流id1(见图17a)。针对多个不同的ph和多个不同的流体栅极电压vfg测量漏极电流。多条第一ph曲线1802对应于流体132的第一ph(见图17a)，并由实心黑色曲线示意性地示出。多条第二ph曲线1804对应于流体132的第二ph，并且由虚线曲线示意性地示出。
如所看到的，第一ph曲线1802和第二ph曲线1804基本相同。因此，漏极电流独立于或基本独立于ph。漏极电流可能与ph无关，因为流体132的ph在选择性isfet102sel(见图17a)上引起与vrfet104(见图17a)相同的表面电势漂移，从而抵消了ph的影响。还可以看到，漏极电流迅速达到稳态。例如，稳定可能仅需几秒钟。这允许高感测吞吐量。
参考图18c，提供了在图17a和图17b的感测期间随时间的感测结果的一些实施例的图1800c，其中感测结果被多次收集。图1800c的横轴对应于时间，而图1800c的纵轴对应于选择性单元1302sel的第一漏极电流id1(见图17a)。第一曲线1806对应于首先收集的感测结果，并且第二曲线1808对应于第二收集的感测结果。如图所示，第一和第二曲线1806、1808基本相同。因此，感测结果稳定并且漂移低。
虽然图13和图15示出具有特定数量的行和列的阵列型传感器，但是该阵列型传感器可以具有其他数量的行和列。例如，阵列型传感器通常可以具有m行和n列，其中m和n是整数变量，并且m n大于或等于5。类似地，虽然图16示出了具有特定数量的行和列的选择性传感器阵列1602、非选择性传感器阵列1604和vrfet电极阵列1606，但是不同数量的行和列是可以接受的。虽然图16的阵列型传感器采用vrfet电极阵列1606来偏置流体132，但是在可选实施例中可以使用其他类型的参考电极阵列。例如，可以可选地使用ag/agcl参考电极阵列或一些其他合适类型的参考电极阵列。
参考图19a，提供了包括isfet102的传感器的一些实施例的截面图1900a，其中isfet102为n型且isfet102的isfet主体区域112完全耗尽，和/或轻度掺杂或不掺杂。这样，减少了参考电极1304和固态isfet栅电极116之间的寄生元件。例如，减小了来自isfet主体区域112和/或来自isfet源极/漏极区域(未示出)的寄生电容和电阻。通过减少寄生元件，isfet主体区域112中的沟道1902主要受到流体132的影响，而不受寄生元件的影响。因此，传感器可以具有高灵敏度和高精度。
在一些实施例中，通过以下步骤实现完全耗尽：1)将isfet主体区域112限制为小的厚度ts；和/或2)轻掺杂isfet主体区域112或以其他方式使isfet主体区域112不掺杂。厚度ts可以例如为约10-25纳米、小于约25纳米、小于约10纳米或一些其他合适的值。轻掺杂可以例如小于约5×1015cm-3或一些其他合适的值。
在isfet102的使用期间，参考电极1304用正的流体栅极电压vfg偏置，以引起由移动电子形成沟道1902。沟道1902从isfet102的漏极区域(未示出)横向延伸到isfet102的源极区域(未示出)。例如，参见图1中的isfet源极/漏极区域106。此外，感测层124和多个感测分子探针202与具有负极性的目标130反应和/或结合至目标130。这导致沟道1902的阻抗的变化，并且因此允许目标130被表征和/或识别。目标130和感测分子探针202可以例如分别是抗原和抗体。然而，其他类型的目标和/或其他类型的感测分子探针202也是可以的。
在一些实施例中，参考电极1304是ag/agcl参考电极或一些其他合适的参考电极。在一些实施例中，由于在固态isfet栅极116和isfet主体区域112之间的pn结，固态isfet栅电极116具有栅极耗尽区域116dep。例如，其中isfet主体区域112被轻掺杂有p型掺杂型，并且固态isfet栅电极116是用n型掺杂剂掺杂的多晶硅，可以形成栅极耗尽区域116dep。
参考图19b，提供了图19a的传感器的一些可选实施例的截面图1900b，其中isfet102是p型的。此外，目标130具有正极性，并且参考电极1304被负流体栅极电压vfg偏置，以引起由可移动空穴形成沟道1902。在一些实施例中，isfet主体区域112轻掺杂有n型掺杂剂，并且固态isfet栅电极116是掺杂有p型掺杂剂的多晶硅以形成栅极耗尽区域116dep。
参考图20，提供了图19a和图19b的isfet102和图19a和图19b的参考电极1304之间的寄生元件的一些实施例的电路图2000。多个寄生电容器和寄生电阻器rfld从参考电极1304(例如，参见图19a)串联电耦合至固态isfet栅电极116(例如，参见图19a)。多个电容器包括固态栅极电容器csg、栅极电介质电容器cgd、耗尽区域电容器cdep、感测层电容器csl、感测分子探针电容器csp和一对流体电容器cfld。此外，寄生耦合电容器ccpl与耗尽区域电容器cdep并联。
因为isfet主体区域112被完全耗尽和/或被轻掺杂或未掺杂，所以例如，可以在感测层电容器csl和栅极电介质电容器cgd之间省略来自isfet主体区域112的寄生电阻器和来自isfet源极/漏极区域的寄生电容器。因此，寄生元件对沟道1902的影响较小，因此传感器对目标130更敏感。注意，用具有不同哈希值的圆圈示意性地示出了沟道1902和目标130。
参考图21a和图21b，提供了图19a和图19b的传感器的一些可选实施例的截面图2100a、2100b，其中目标130和参考电极1304具有相同的极性。因为目标130和参考电极1304具有相同的极性，所以目标130从参考电极1304朝着感测层124被静电排斥。结果，目标130更靠近沟道1902，并且可以例如省略图20的感测分子探针电容器csp。这进而提高了灵敏度和精度。
参考图22，提供了图21a的传感器的一些可选实施例的截面图2200，其中使用vrfet代替参考电极1304。isfet102和vrfet104是n型，并且通过vrfet104以正的流体栅极电压vfg使流体132偏置，以在isfet主体区域112中引起沟道1902的形成。此外，目标130具有正极性，使得目标130从vrfet104朝向感测层124静电排斥。
虽然使用图21a中的isfet102的实施例示出了图22，但是可以可选地使用图19a、图19b和图21b的任一个中的isfet102的实施例。在这样的可选实施例中，vrfet104与isfet102具有相同的类型(n型或p型)，并且流体栅极电压vfg和目标130的极性与图19a、图19b和图21b中的相应一个相同。虽然使用图2d中的传感器的实施例示出了图22，但是可以可选地使用来自图1、图2a至图2c、图2e、图2f、图11、图12和图14a至图14c中的任一个的传感器的实施例。虽然未示出，但是图19a、图19b、图21a、图21b和图22中的任一个中或刚才所述的可选实施例的任一个中的isfet102都可以用于图13、图15和图16的阵列型传感器中。
虽然未讨论，但是应当理解，在。图13、图14a至图14c、图15和图16的阵列型传感器以及图19a、图19b、图21a、图21b和图22的传感器处的读出可以例如使用任何合适的读出方法来执行。例如，可以使用交流阻抗读出方法(如上所述)、直流/交流电势读出方法(如上所述)以及瞬态/rts/脉冲/噪声读出方法(如上所述)中的任何一种。
参考图23a至图23f，提供了使用绝缘体上半导体(soi)衬底来形成包括isfet和vrfet的传感器的方法的一些实施例的一系列截面图2300a-2300f。该方法及其变型例如可以用于形成前述附图中的任何一个中的传感器。
如图23a的截面图2300a所示，提供了soi衬底2302。soi衬底2302包括块状层2304，并且还包括衬底介电层122a和堆叠在块状层2304上方的器件层110a。如下所述，块状层2304是牺牲的。在一些实施例中，器件层110a被轻掺杂和/或未掺杂以减小寄生电阻和/或电容。参见例如关于图19a的讨论。块状层2304和器件层110a可以例如是或包括硅和/或一些其他合适的半导体，而衬底介电层122a可以是或包括例如氧化硅和/或一些其他合适的电介质。
还通过图23a的截面图2300a示出，形成沟槽隔离结构136，该沟槽隔离结构136延伸到器件层110a中。此外，介电层2306和导电层2308形成为堆叠在沟槽隔离结构136和器件层110a上方。可以例如通过利用光刻/蚀刻工艺图案化器件层110a并随后用介电材料填充所形成的沟槽来形成沟槽隔离结构136。但是，其他工艺也是可以的。介电层2306可以例如通过气相沉积、热氧化、一些其他合适的沉积工艺或前述的任意组合来形成。导电层2308可以例如通过气相沉积、电镀、化学镀、一些其他合适的沉积工艺或前述的任意组合来形成。
如图23b的截面图2300b所示，图案化介电层2306(参见图23a)和导电层2308(参见图23a)，以形成通过单独的栅极介电层120与器件层110a分隔开的固态isfet栅电极116和固态vrfet栅电极118。例如，可以通过光刻/蚀刻工艺和/或一些其他合适的图案化工艺来执行图案化。
还通过图23b的截面图2300b示出，在器件层110a中形成一对isfet源极/漏极区域106和一对vrfet源极/漏极区域108。isfet源极/漏极区域106分别在固态isfet栅电极116的相对侧上，并且vrfet源极/漏极区域108分别在固态vrfet栅电极118的相对侧上。例如，可以通过使用离子注入和/或一些其他合适的掺杂工艺将掺杂剂选择性地注入到器件层110a中来形成isfet和vrfet源极/漏极区域106、108。
如图23c的截面图2300c所示，在soi衬底2302上方形成互连结构1202。互连结构1202包括堆叠在soi衬底2302上方的层间介电(ild)层1204ild、多个金属间介电(imd)层1204imd和前侧钝化层1204pas。此外，互连结构1202包括堆叠在ild、imd和前侧钝化层1204ild、1204imd、1204pas中的多条导线1206和多个通孔1208，以限定导电路径。例如，导线1206和通孔1208可以限定导电路径，该导电路径将vrfet源极/漏极区域108和固态vrfet栅电极118电耦合在一起。作为另一示例，尽管未示出，但是导线1206和通孔1208可以限定导电路径，该导电路径以与vrfet源极/漏极区域108和固态vrfet栅电极118相同的方式将isfet源极/漏极区域106和固态isfet栅电极116电耦合在一起。这可以例如针对以上讨论的dc/ac电势读出方法和/或ac读出方法来完成。
在一些实施例中，用于形成互连结构1202的工艺包括：1)通过单镶嵌工艺形成最底层级的通孔；2)通过单镶嵌工艺形成最底层级的通孔；3)通过双镶嵌工艺形成后续层级的导线和通孔；以及4)在最顶层级的导线上方沉积钝化层。然而，其他工艺也是可以的。在一些实施例中，单镶嵌工艺包括：1)沉积介电层(例如，ild层1204ild或imd层1204imd的最底层级)；2)执行平坦化以使介电层的顶面平坦；3)用用于单层级的导电部件(例如，通孔层级或导线层级)的开口图案化介电层；4)以及用导电材料填充开口以形成单层级导电部件。在一些实施例中，双镶嵌工艺与单镶嵌工艺相同，除了图案化形成用于两个层级的导电部件(例如，通孔层级和导线层级)的开口。然而，其他单和/或双镶嵌工艺也是可以的。
如图23d的截面图2300d所示，图23c的结构垂直翻转并且接合到载体衬底1210。例如，可以通过熔融接合和/或其他合适的接合工艺来执行接合。
还通过图23d的截面图2300d示出，减薄soi衬底2302变薄以去除块状层2304(参见，例如，图23c)。减薄可以例如包括机械研磨、化学机械抛光(cmp)、回蚀刻、一些其他合适的减薄工艺或前述的任意组合。
如图23e的截面图2300e所示，对衬底介电层122a进行图案化以形成isfet阱126和vrfet阱128。isfet阱126和vrfet阱128分别位于固态isfet栅电极116和固态vrfet栅电极118上面。此外，isfet阱126和vrfet阱128暴露器件层110a的后侧。图案化例如可以通过光刻/蚀刻工艺和/或一些其他合适的图案化工艺来执行。
还通过图23e的横截面图2300e示出，感测层124形成为衬里isfet和vrfet阱126、128。在一些实施例中，感测层124是或包括氧化铪、氧化钽、氧化锆、其他一些合适的高k电介质或上述材料的任意组合。在一些实施例中，感测层124对流体的ph敏感，因此对流体的ph起反应以改变感测层124处的表面电势差。感测层124可以例如通过气相沉积和/或其他合适的沉积工艺形成。
尽管未示出，但是在一些实施例中，感测分子探针形成在isfet阱126中的感测层124上，而不形成在vrfet阱128中。在图2d中示出并描述了这种配置的示例。
如图23f的截面图2300f所示，流体沟道结构204形成在感测层124上或以其他方式接合到感测层124。流体沟道结构204限定流体沟道，该流体沟道独立于isfet和vrfet阱126、128并且分别位于isfet和vrfet阱126、128上方。在可选实施例中，单个流体沟道位于isfet和vrfet阱126、128上面，其示例在图2f中显示。流体沟道结构204可以是或包括例如pdms、pmma、一些其他合适的材料或前述的任意组合。在一些实施例中，流体沟道结构204包括pdms层204a和位于pdms层204a上面的pmma层204b。
虽然图参考方法描述了图23a至图23f，应当理解，图23a至图23f所示的结构不限于该方法，而是可以单独地独立于该方法。此外，虽然图23a至图23f描述为一系列动作，应当理解，这些动作不是限制性的，因为在其他实施例中可以改变动作的顺序，并且所公开的方法也适用于其他结构。在其他实施例中，可以完全或部分省略示出和/或描述的一些动作。
参考图24a至图24g，提供了图23a至图23f的方法的一些可选实施例的一系列截面图2400a至图2400g，其中使用块状衬底代替soi衬底。可选方法及其变型例如可以用于形成前述附图中的任何一个中的传感器。
如图24a的截面图2400a所示，提供了块状衬底110b。此外，在块状衬底110b上形成沟槽隔离结构136、介电层2306和导电层2308。沟槽隔离结构136、介电层2306和导电层2308例如可以如关于图23a所描述的那样形成。块状衬底110b可以例如是或包括硅和/或一些其他合适的半导体。
如图24b的横截面图2400b所示，图案化介电层2306(参见图24a)和导电层2308(参见图24b)，以形成通过单独的栅极介电层120与块状衬底110b分隔开的固态isfet栅电极116和固态vrfet栅电极118。图案化例如可以通过光刻/蚀刻工艺和/或一些其他合适的图案化工艺来执行。
还通过图24b的截面图2400b示出，在块状衬底110b中形成一对isfet源极/漏极区域106和一对vrfet源极/漏极区域108。例如可以通过使用离子注入和/或一些其他合适的掺杂工艺将掺杂剂选择性地注入到块状衬底110b中来形成isfet和vrfet源极/漏极区域106、108。
如图24c的截面图2400c所示，互连结构1202形成在块状衬底110b上方。互连结构1202可以例如如图23c所示和/或描述，和/或例如可以如图23c所示形成。
如图24d的截面图2400d所示，图24c的结构垂直翻转并且接合到载体衬底1210。例如，可以通过熔融结合和/或一些其他合适的接合工艺来执行接合。
还通过图24d的截面图2400d示出，减薄块状衬底110b以暴露isfet和vrfet源极/漏极区域106、108。减薄可以例如包括机械研磨、cmp、回蚀刻、一些其他合适的减薄工艺或前述的任意组合。
如图24e的截面图2400e所示，在块状衬底110b的后侧上形成后侧钝化层122b。后侧钝化层122b可以例如通过气相沉积、热氧化、一些其他合适的沉积工艺或前述的任意组合来形成。
如图24f的横截面图2400f所示，图案化后侧钝化层122b以形成isfet阱126和vrfet阱128。例如，可以通过光刻/蚀刻工艺和/或其他合适的图案化工艺来执行图案化。
还由图24f的截面图2400f示出，感测层124形成为衬里isfet和vrfet阱126、128。感测层124例如可以如关于图23e所描述的。
尽管未示出，但是在一些实施例中，感测分子探针形成在isfet阱126中的感测层124上，而不形成在vrfet阱128中。在图2d中示出并描述了这种配置的示例。此外，尽管未示出，但是在一些实施例中，在后侧钝化层122b之前形成感测层124，并且后侧钝化层122b形成在感测层124上方。例如，可以通过参考图2a和图2b看到示例。
如图24g的截面图2400g所示，流体沟道结构204形成在感测层124上或以其他方式接合到感测层124。例如，流体沟道结构204可以例如关于图23f示出和描述，和/或例如可以如关于图23f所描述的那样形成。
虽然参考方法描述了图24a至图24g，应当理解，图24a至图24g所示的结构不限于该方法，而是可以单独地独立于该方法。此外，虽然将图24a至图24g描述为一系列动作，应当理解，这些动作不是限制性的，因为在其他实施例中可以改变动作的顺序，并且所公开的方法也适用于其他结构。在其他实施例中，可以完全或部分省略示出和/或描述的一些动作。
参考图25，提供了图23a至图23f和图24a至图24g的方法的一些实施例的框图2500。
在2502处，形成沟槽隔离结构，该沟槽隔离结构延伸到器件衬底的前侧。参见例如图23a或图24a。
在2504处，形成堆叠在器件衬底的前侧上的导电层和介电层。参见例如图23a或图24a。
在2506处，图案化导电层和介电层，以形成通过单独的栅极介电层与器件衬底分隔开的isfet栅电极和vrfet栅电极。参见例如图23b或图24b。
在2508处，选择性地掺杂器件衬底的前侧以形成分别与isfet栅电极和vrfet栅电极相邻的isfet源极/漏极区域和vrfet源极/漏极区域。参见例如图23b或图24b。
在2510处，在器件衬底的前侧上形成互连结构，其中，互连结构将vrfet栅电极和vrfet源极/漏极区域电耦合在一起。参见例如图23c或图24c。
在2512处，将载体衬底接合到器件衬底的前侧，使得互连结构位于载体衬底和器件衬底之间。参见例如图23d或图24d。
在2514处，从器件衬底的后侧减薄器件衬底。参见例如图23d或图24d。
在2516处，在衬底的后侧上形成isfet阱和vrfet阱，isfet阱和vrfet阱分别与isfet和vrfet栅电极对准。参见例如图23e或图24e和图24f。
在2518处，形成感测层，感测层衬里isfet和vrfet阱中的衬底的后侧。参见例如图23e或图24f。
在2520处，在isfet阱中形成感测分子探针，但是不在vrfet阱中形成感测分子探针。这没有在图23a至图23f和图24a至图24g中示出。然而，这种感测分子探针的示例可以例如在图2d处看到。
在2522处，在器件衬底的后侧上形成流体沟道结构，或将流体沟道结构接合到器件衬底的后侧。参见例如图23f或图24g。
虽然在这里将框图2500所描述的方法示出和描述为一系列动作或事件，但是应当理解，这样的动作或事件的图示顺序不应以限制性的意义来解释。例如，除了本文图示和/或描述的那些动作或事件之外，一些动作可以以不同的顺序发生和/或与其他动作或事件同时发生。此外，可能不需要全部示出的动作来实现本文描述的一个或多个方面或实施例，并且本文描述的一个或多个动作可以在一个或多个单独的动作和/或阶段中执行。
在一些实施例中，本申请提供了一种传感器，该传感器包括：衬底，包括一对第一源极/漏极区域和一对第二源极/漏极区域；第一栅电极和第二栅电极，位于衬底下面，其中，第一栅电极横向位于第一源极/漏极区域之间，并且第二栅电极横向位于第二源极/漏极区域之间；互连结构，位于衬底下面并且限定将第二源极/漏极区域和第二栅电极电耦合在一起的导电路径；钝化层，位于衬底上方并且限定第一阱和第二阱，其中第一阱和第二阱分别位于第一栅电极和第二栅电极上面；以及感测层，衬里第一阱和第二阱中的衬底。在一些实施例中，传感器还包括：多个感测分子探针，位于第一阱中和感测层上，其中第二阱没有感测分子探针。在一些实施例中，互连结构还限定将第一源极/漏极区域和第一栅电极互连在一起的导电路径。在一些实施例中，感测层包括氧化铪。在一些实施例中，第一栅电极和第一源极/漏极区域部分地限定isfet，其中第二栅电极和第二源极/漏极区域部分地限定vrfet，其中isfet和vrfet具有单独的edl，并且其中edl具有相同的厚度。在一些实施例中，第一阱和第二阱之间的间隔为约0.1微米至约100微米。在一些实施例中，衬底在第一源极/漏极区域之间以及也在第二源极/漏极区域之间完全耗尽。在一些实施例中，第一源极/漏极区域和第二源极/漏极区域具有与衬底相同的厚度。在一些实施例中，传感器还包括：跨阻放大器，具有电耦合至第一源极/漏极区域中的一个的输入。在一些实施例中，传感器还包括：场效应晶体管(fet)的阵列，位于衬底上，其中该阵列包括n型离子敏感fet(isfet)和p型isfet，并且还包括n-型参考电压fet(vrfet)和p型vrfet，分别与n型isfet和p型isfet相邻，其中，n型isfet至少部分地由第一栅电极和第一源极/漏极区域限定，并且其中，n型vrfet至少部分地由第二栅电极和第二源极/漏极区域限定。
在一些实施例中，本申请提供了一种方法，包括：在衬底的前侧上形成第一栅电极和第二栅电极；掺杂衬底以在衬底中形成分别与第一栅电极和第二栅电极邻接的一对第一源极/漏极区域和一对第二源极/漏极区域；在衬底的前侧上形成互连结构，互连结构将第二源极/漏极区域和第二栅电极电耦合在一起；在衬底的与前侧相对的后侧上形成第一阱和第二阱，第一阱和第二阱分别与第一栅电极和第二栅电极对准，其中第一阱和第二阱暴露衬底；以及沉积感测层，感测层衬里第一阱和第二阱中的衬底。在一些实施例中，衬底是soi衬底，其中，soi衬底包括块状层、介电层和器件层，其中在器件层中形成第一源极/漏极区域和第二源极/漏极区域，并且其中，该方法还包括：在形成互连结构之后，减薄soi衬底以去除块状层并且暴露介电层；以及图案化介电层以在介电层中形成第一阱和第二阱。在一些实施例中，该方法还包括：在形成互连结构之后，减薄衬底以暴露源极/漏极区域；在衬底的后侧上沉积介电层；以及图案化介电层以在介电层中形成第一阱和第二阱。在一些实施例中，该方法还包括在感测层上形成局限于第一阱的感测分子探针。
在一些实施例中，本申请提供了另一种方法，该方法包括：提供包括参考电极和isfet的传感器，其中isfet包括位于衬底中的一对源极/漏极区域和主体区域，并且其中，主体区域完全耗尽；将流体施加到isfet的感测表面，其中流体包括目标；当参考电极位于流体中时，以与目标具有相同极性的电压来偏置参考电极，其中，偏置在主体区域中形成沟道，并且朝着感测表面静电排斥目标；以及测量沟道的阻抗。在一些实施例中，主体区域的掺杂浓度小于约5×1015cm-3。在一些实施例中，isfet还包括位于感测表面上的多个感测分子探针，并且其中感测分子探针选择性地与目标结合。在一些实施例中，传感器还包括第二isfet，其中第二isfet包括位于第二isfet的第二感测表面上的多个第二感测分子探针，并且其中该方法还包括：将流体施加到第二isfet的第二感测表面，其中第二感测分子探针对目标是非选择性的。在一些实施例中，参考电极包括位于衬底中的一对第二源极/漏极区域和第二主体区域，并且还包括横向位于第二源极/漏极区域之间的栅电极，并且其中偏置包括将电压施加到栅电极和第二源极/漏极区域。在一些实施例中，该流体具有第一ph，并且其中该方法还包括：在测量阻抗之后，将第二流体施加至isfet的感测表面，其中该第二流体具有第二ph并且包括目标；当参考电极位于第二流体中时，用电压偏置参考电极；以及测量沟道的第二阻抗，其中第二阻抗与阻抗基本相同。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。
1.一种传感器，包括：
衬底，包括一对第一源极/漏极区域和一对第二源极/漏极区域；
第一栅电极和第二栅电极，位于所述衬底下面，其中，所述第一栅电极横向位于所述第一源极/漏极区域之间，并且所述第二栅电极横向位于所述第二源极/漏极区域之间；
互连结构，位于所述衬底下面并且限定将所述第二源极/漏极区域和所述第二栅电极电耦合在一起的导电路径；
钝化层，位于所述衬底上方并且限定第一阱和第二阱，其中，所述第一阱和所述第二阱分别位于所述第一栅电极和所述第二栅电极上面；以及
感测层，衬里所述第一阱和所述第二阱中的所述衬底。
2.根据权利要求1所述的传感器，还包括：
多个感测分子探针，位于所述第一阱中和所述感测层上，其中，所述第二阱没有感测分子探针。
3.根据权利要求2所述的传感器，其中，所述互连结构还限定将所述第一源极/漏极区域和所述第一栅电极互连在一起的导电路径。
4.根据权利要求1所述的传感器，其中，所述感测层包括氧化铪。
5.根据权利要求1所述的传感器，其中，所述第一栅电极和所述第一源极/漏极区域部分地限定离子敏感场效应晶体管(isfet)，其中，所述第二栅电极和所述第二源极/漏极区域部分地限定参考电压场效应晶体管(vrfet)，其中，所述离子敏感场效应晶体管和所述参考电压场效应晶体管具有单独的双电层(edl)，并且其中，所述双电层具有相同的厚度。
6.根据权利要求1所述的传感器，其中，所述第一阱和所述第二阱之间的间隔为0.1微米至100微米。
7.根据权利要求1所述的传感器，其中，所述衬底在所述第一源极/漏极区域之间以及还在所述第二源极/漏极区域之间完全耗尽。
8.根据权利要求1所述的传感器，其中，所述第一源极/漏极区域和所述第二源极/漏极区域具有与所述衬底相同的厚度。
9.一种形成传感器的方法，包括：
在衬底的前侧上形成第一栅电极和第二栅电极；
掺杂所述衬底以在所述衬底中形成分别与所述第一栅电极和所述第二栅电极邻接的一对第一源极/漏极区域和一对第二源极/漏极区域；
在所述衬底的所述前侧上形成互连结构，所述互连结构将所述第二源极/漏极区域和所述第二栅电极电耦合在一起；
在所述衬底的与所述前侧相对的后侧上形成第一阱和第二阱，所述第一阱和所述第二阱分别与所述第一栅电极和所述第二栅电极对准，其中，所述第一阱和所述第二阱暴露所述衬底；以及
沉积感测层，所述感测层衬里所述第一阱和所述第二阱中的衬底。
10.一种形成传感器的方法，包括：
提供包括参考电极和离子敏感场效应晶体管(isfet)的传感器，其中，所述离子敏感场效应晶体管包括位于衬底中的一对源极/漏极区域和主体区域，并且其中，所述主体区域完全耗尽；
将流体施加到所述离子敏感场效应晶体管的感测表面，其中，所述流体包括目标；
当所述参考电极位于所述流体中时，以与所述目标具有相同极性的电压来偏置所述参考电极，其中，所述偏置在所述主体区域中形成沟道，并且朝着所述感测表面静电排斥所述目标；以及
测量所述沟道的阻抗。
技术总结