相关申请的交叉引用
本申请要求于2018年11月30日在韩国知识产权局(kipo)提交的韩国专利申请no.10-2018-0152388的优先权，通过引用将该申请的全部内容合并于此。
本发明构思总体上涉及垂直存储器件，更具体地，涉及vnand闪存器件。
背景技术：
在vnand闪存器件的制造过程中，可以在衬底与模具之间形成牺牲层，可以形成穿过模具和牺牲层的沟道，可以形成穿过模具和牺牲层的开口，可以去除由开口暴露的牺牲层以形成间隙，并且可以用多晶硅层填充间隙，使得沟道可以彼此连接。如果多晶硅层没有完全填充间隙，则可能在多晶硅层中产生空隙。
技术实现要素：
示例实施例提供了具有改进性能的垂直存储器件。
根据本发明构思的一方面，提供一种垂直存储器件。所述垂直存储器件可以包括：沟道连接图案，所述沟道连接图案位于衬底上；栅电极，所述栅电极在所述沟道连接图案上沿第一方向彼此间隔开；以及沟道，所述沟道沿所述第一方向延伸穿过所述栅电极和所述沟道连接图案。每个所述栅电极可以沿基本上平行于所述衬底的上表面的第二方向延伸，并且所述第一方向可以基本上垂直于所述衬底的所述上表面。所述沟道连接图案的在第三方向上的端部的上表面可以比所述沟道连接图案的除了与所述沟道相邻的部分之外的其他部分的上表面高，所述第三方向基本上平行于所述衬底的所述上表面且基本上垂直于所述第二方向。
根据本发明构思的一方面，提供一种垂直存储器件。所述垂直存储器件可以包括：沟道连接图案，所述沟道连接图案位于衬底上；栅电极，所述栅电极在所述沟道连接图案上沿第一方向彼此间隔开；沟道，所述沟道沿所述第一方向延伸穿过所述栅电极和所述沟道连接图案。每个所述栅电极可以沿基本上平行于所述衬底的上表面的第二方向延伸，并且所述第一方向可以基本上垂直于所述衬底的所述上表面。所述沟道连接图案的在第三方向上的端部在所述第一方向上的厚度可以大于所述沟道连接图案的除了与所述沟道相邻的部分之外的其他部分在所述第一方向上的厚度，所述第三方向基本上平行于所述衬底的所述上表面且基本上垂直于所述第二方向。
根据本发明构思的一方面，提供一种垂直存储器件。所述垂直存储器件可以包括：沟道，所述沟道位于衬底上；沟道连接图案，所述沟道连接图案位于所述衬底上；栅电极；以及公共源极线(csl)。每个所述沟道可以沿基本上垂直于所述衬底的上表面的第一方向延伸。所述沟道连接图案可以接触所述沟道的外侧壁以将所述沟道彼此连接。所述栅电极可以在所述沟道连接图案上沿所述第一方向彼此间隔开，并且每个所述栅电极可以沿基本上平行于所述衬底的上表面的第二方向延伸以围绕所述沟道。所述csl可以在所述衬底上沿所述第二方向延伸，并且可以在第三方向上分割所述栅电极和所述沟道连接图案中的每一者，所述第三方向垂直于所述第二方向且基本上平行于所述衬底的所述上表面。所述沟道连接图案的与所述csl相邻的端部的上表面的斜率的绝对值随着与所述csl的距离的增加而增加。
根据本发明构思的一方面，提供一种垂直存储器件。所述垂直存储器件可以包括：沟道连接图案，所述沟道连接图案位于衬底上；栅电极，所述栅电极在所述沟道连接图案上沿第一方向彼此间隔开；以及沟道，所述沟道沿所述第一方向延伸穿过所述栅电极和所述沟道连接图案。每个所述栅电极可以沿基本上平行于所述衬底的上表面的第二方向延伸，并且所述第一方向可以基本上垂直于所述衬底的所述上表面。在所述垂直存储器件的截面图中，所述沟道连接图案的中间部分的上表面在所述第一方向上的高度分别低于所述沟道连接图案的与所述沟道相邻的端部的上表面在所述第一方向上的高度，以及所述沟道连接图案的与所述沟道相对的端部的上表面在所述第一方向上的高度。
在根据示例实施例的垂直存储器件中，用于连接沟道的沟道连接图案中可以包括气隙；然而，气隙不形成在与csl相邻的区域中，因此，栅电极的金属不会渗透到气隙中，从而降低劣化垂直存储器件的性能的风险。
附图说明
图1至图3是示出根据本发明构思的示例实施例的垂直存储器件的俯视图和截面图。
图4至图21是示出根据本发明构思的示例实施例的制造垂直存储器件的方法的俯视图和截面图。
图22是示出根据本发明构思的另一示例实施例的垂直存储器件的截面图。
图23至图26是示出根据本发明构思的另一示例实施例的制造垂直存储器件的方法的截面图。
图27a和图27b是示出根据本发明构思的另一示例实施例的垂直存储器件的截面图。
图28和图29是示出根据本发明构思的另一示例实施例的制造垂直存储器件的方法的截面图。
图30和图31是示出根据本发明构思的另一示例实施例的制造垂直存储器件的方法的截面图。
图32和图33是示出根据本发明构思的另一示例实施例的制造垂直存储器件的方法的截面图。
图34和图35是示出根据本发明构思的另一示例实施例的制造垂直存储器件的方法的截面图。
图36是示出根据本发明构思的另一示例实施例的垂直存储器件的截面图。
图37和图38是示出根据本发明构思的另一示例实施例的制造垂直存储器件的方法的截面图。
具体实施方式
通过以下参照附图的详细描述，将容易理解根据示例实施例的垂直存储器件及其制造方法的上述以及其他方面和特征。在下文中，基本上垂直于衬底的上表面的方向可以被定义为第一方向，基本上平行于衬底的上表面并且彼此交叉的两个方向可以分别被定义为第二方向和第三方向。在示例实施例中，第二方向和第三方向可以基本上彼此垂直。贯穿本说明书，相同的附图标记可以指代相同的元件。如本文所使用的，术语“和/或”包括一个或更多个相关所列项的任何和所有组合。应注意的是，关于一个实施例描述的各方面可以被结合在不同的实施例中，尽管未对这些实施例进行相关的具体描述。也就是说，所有实施例和/或任何实施例的所有特征能够以任何方式和/或组合进行组合。
图1至图3是示出根据本发明构思的示例实施例的垂直存储器件的俯视图和截面图。图2和图3是沿图1中的线a-a'截取的截面图。
参照图1和图2，垂直存储器件可以包括位于衬底100上的沟道连接图案325、在沟道连接图案325上沿第一方向彼此间隔开并沿第二方向延伸的栅电极、在衬底100上沿第一方向延伸穿过栅电极和沟道连接图案325的沟道240以及沿第二方向延伸以在第三方向上分割栅电极和沟道连接图案325中的每一者的公共源极线(csl)400。
垂直存储器件还可以包括：位于衬底100上部的杂质区域105，位于衬底100上的与沟道连接图案325的侧壁接触的支撑图案140，位于沟道连接图案325与最下面的栅电极之间以及支撑图案140与最下面的栅电极之间的支撑层150，位于栅电极之间的绝缘图案165，至少部分地覆盖沟道240的外侧壁和底部的电荷存储结构230，部分或完全填充由沟道240限定的空间的填充图案250，位于沟道240、填充图案250和电荷存储结构230上的覆盖图案260，至少部分地覆盖csl400的侧壁的第二间隔物390，至少部分地覆盖栅电极的上表面和下表面以及部分侧壁的第二阻挡图案350，依次堆叠在栅电极上的第一绝缘中间层180、第二绝缘中间层270、第三绝缘中间层410和第四绝缘中间层430，延伸穿过第二绝缘中间层270和第三绝缘中间层410以接触覆盖图案260的上表面的接触插塞420以及延伸穿过第四绝缘中间层430以接触接触插塞420的位线440。
衬底100可以包括硅、锗、硅锗或诸如gap、gaas、gasb等的iii-v族化合物。在一些实施例中，衬底100可以是绝缘体上硅(soi)衬底或绝缘体上锗(goi)衬底。
在第二方向上延伸并且在第三方向上被csl400分割的多个沟道连接图案325以及至少部分地覆盖csl400的在第三方向上相对的侧壁中的每个侧壁的第二间隔物390可以形成在衬底100上。
在示例实施例中，沟道连接图案325的端部(即，沟道连接图案325的与csl400相邻的部分)在第一方向上的第一厚度t1可以大于沟道连接图案325的远离csl400的其他部分在第一方向上的第二厚度t2。在示例实施例中，在图2的截面图中，沟道连接图案325的与csl400相邻的端部的上表面可以高于除了沟道连接图案325的与沟道240紧邻的部分的上表面之外的沟道连接图案325的离csl400较远的其他部分(即，中间部分)的上表面。换句话说，沟道连接图案325的与csl400相邻的端部(即，与沟道240相对的端部)的上表面和与沟道240相邻的端部的上表面高于沟道连接图案325的中间部分的上表面。另外，在图2的截面图中，沟道连接图案325的所述端部的下表面可以低于除了沟道连接图案325的与沟道240相邻的部分的下表面之外的沟道连接图案325的其他部分的下表面。除了沟道连接图案325的与沟道240相邻的部分之外，沟道连接图案325的其他部分可以具有基本上平坦的上表面和下表面，该基本上平坦的上表面和下表面可以基本上平行于衬底100的上表面。
在示例实施例中，如图2所示，沟道连接图案325的端部可以关于在第三方向上延伸穿过该沟道连接图案325的中心的水平线对称。
在示例实施例中，如图2所示，沟道连接图案325的端部的上表面的斜率的绝对值可以随着远离csl400而逐渐增大，直到到达沟道连接图案325的具有厚度t2的端部部分。沟道连接图案325的端部的下表面的斜率的绝对值也可以随着远离csl400而逐渐增大，直到到达沟道连接图案325的具有厚度t2的端部部分。
沟道连接图案325可以接触多个沟道240的外侧壁，以便将多个沟道240彼此连接。沟道连接图案325的与沟道240相邻的部分与沟道连接图案325的与该部分相邻的部分相比，可以沿第一方向向上和向下突出。因此，在图2的截面图中，沟道连接图案325的与沟道240相邻的部分的上表面可以高于支撑层150的下表面；在图2的截面图中，沟道连接图案325的与沟道240相邻的部分的下表面可以低于衬底100的上表面。
参照图3，沟道连接图案325的与沟道240相邻的部分的上表面可以与支撑层150的上表面基本上共面，沟道连接图案325的与沟道240相邻的部分的下表面可以与至少部分地覆盖沟道240底部的电荷存储结构230的下表面基本上共面。
沟道连接图案325可以包括例如掺杂多晶硅。
在示例实施例中，沟道连接图案325中可以包括气隙。然而，在一些实施例中，不在沟道连接图案325的与csl400相邻的部分(例如，端部)中形成气隙330，而是可以仅形成在沟道连接图案325的离csl400较远的部分中。
支撑图案140形成在第一方向上的水平高度可以基本上等于沟道连接图案325形成在第一方向上的水平高度，因此支撑图案140的侧壁可以接触沟道连接图案325的侧壁。支撑图案140可以包括例如掺杂多晶硅。
支撑层150可以形成在沟道连接图案325和支撑图案140上，并且可以包括例如掺杂多晶硅。与具有不均匀高度的沟道连接图案325的上表面相接触的支撑层150的下表面也可以具有不均匀的高度，然而，支撑层150的上表面可以具有大致均匀的高度。
栅电极382、384、386可以分别堆叠在多个水平高度处，并且可以在第一方向上彼此间隔开。处于相应多个水平高度的栅电极382、384、386可以形成栅电极结构。绝缘图案165可以在相应的水平高度处形成在相邻的栅电极382、384、386之间，使得相邻的栅电极可以彼此绝缘。绝缘图案165可以包括氧化物，例如氧化硅。
栅电极结构可以包括在第一方向上依次堆叠的至少一个第一栅电极382、多个第二栅电极384和至少一个第三栅电极386。多个栅电极结构可以形成为通过在第二方向上延伸的csl400而在第三方向上彼此间隔开。
栅电极382、384、386中的每一个栅电极可以包括栅极导电图案和至少部分地覆盖栅极导电图案的表面的栅极阻挡图案。栅极导电图案可以包括例如钨、钛、钽、铂等的低电阻金属，栅极阻挡图案可以包括例如氮化钛、氮化钽等的金属氮化物。
沟道240可以具有例如杯状，沟道240的外侧壁可以被电荷存储结构230覆盖，并且由沟道240限定的内部空间可以用填充图案250完全或部分地填充。沟道240可以包括例如未掺杂的多晶硅，填充图案250可以包括例如氧化硅的氧化物。
在示例实施例中，可以在第二方向和第三方向中的每个方向上形成多个沟道240，这些沟道240可以形成沟道阵列。位于在第三方向上相邻的csl400之间的由一个栅电极结构围绕的沟道240可以通过沟道连接图案325彼此连接。
电荷存储结构230可以至少部分地覆盖沟道240的大部分外侧壁，并且可以包括延伸穿过栅电极的上部和位于衬底100上的至少部分地覆盖沟道240的底部的下部。也就是说，电荷存储结构230的上部和下部可以通过沟道连接图案325的与沟道240的下部外侧壁接触的部分而在第一方向上彼此间隔开。如图2和图3所示，电荷存储结构230的上部的下表面和电荷存储结构230的下部的上表面可以接触沟道连接图案325。
电荷存储结构230可以包括从沟道240的外侧壁沿水平方向(即，第三方向)依次堆叠的隧道绝缘图案220、电荷存储图案210和第一阻挡图案200。在一些实施例中，隧道绝缘图案220、电荷存储图案210和第一阻挡图案200可以分别包括氧化物(例如，氧化硅)、氮化物(例如，氮化硅)和氧化物(例如，氧化硅)。
覆盖图案260可以形成在沟道240、电荷存储结构230和填充图案250上，因此可以连接到沟道240。覆盖图案250可以包括例如掺杂多晶硅。
csl400可以在衬底100上沿第一方向延伸，并且还可以沿第二方向延伸。csl400可以包括金属，例如钨、铜、铝等。
在第一方向上延伸的csl400的侧壁可以至少部分地被第二间隔物390覆盖，第二间隔物390在第三方向上与csl400的侧壁相邻。因此，csl400可以与栅电极电绝缘。第二间隔物390可以包括氧化物，例如氧化硅。
如图2和图3所示，杂质区域105可以形成在衬底100的与csl400的下表面接触的上部。杂质区域105可以包括例如掺杂有n型杂质的单晶硅。在示例实施例中，杂质区域105可以接触沟道连接图案325的下表面，因此，由csl400施加的电压产生的电流可以流过杂质区域105和沟道连接图案325。
第二阻挡图案350可以至少部分地覆盖每个栅电极的上表面和下表面以及侧壁，并且可以与电荷存储结构230的第一阻挡图案200一起形成阻挡图案结构。因此，隧道绝缘图案220、电荷存储图案210和阻挡图案结构可以形成在沟道240与栅电极382、384、386中的每一个栅电极之间。
第一绝缘中间层180、第二绝缘中间层270、第三绝缘中间层410和第四绝缘中间层430可以包括例如氧化硅的氧化物，并且可以彼此合并。
接触插塞420可以形成在覆盖图案260上，并且由位线440施加的电压产生的电流可以流过接触插塞420和覆盖图案260。
位线440可以延伸穿过第四绝缘中间层430，并且可以在第二方向上形成多条位线440。
在垂直存储器件中，气隙330可以形成在用于将沟道240彼此连接的沟道连接图案325中，并且可以与邻近csl400和第二间隔物390的区域间隔开。这可以降低例如可能劣化垂直存储器件的性能的、在制造工艺过程中金属渗入气隙330中的风险。将在下文中参照图4至图21描述根据本发明构思的一些实施例的制造垂直存储器件的方法。
图4至图21是示出根据本发明构思的示例实施例的制造垂直存储器件的方法的俯视图和截面图。特别地，图4、图7和图10是俯视图，图5至图6、图8至图9和图11至图21分别是沿相应的俯视图中的线a-a'截取的截面图。
参照图4和图5，可以在衬底100上依次堆叠第一牺牲层110、第二牺牲层120和第三牺牲层130，可以部分地去除第一牺牲层110、第二牺牲层120和第三牺牲层130以在衬底100上形成支撑图案140，并且，可以在第三牺牲层130和支撑图案140上形成支撑层150。
第一牺牲层110和第三牺牲层130可以包括氧化物(例如，氧化硅)，第二牺牲层120可以包括氮化物(例如，氮化硅)。
可以部分地去除第一牺牲层110、第二牺牲层120和第三牺牲层130以形成第一开口，并且可以用支撑图案140至少部分地填充第一开口。因此，支撑图案140可以形成在与包括第一牺牲层110、第二牺牲层120和第三牺牲层130的结构的水平高度基本上相等的水平高度处，即，在图5的截面图中，支撑图案140的顶表面与第三牺牲层的顶表面大致共面；并且，支撑图案140的侧壁可以接触第一牺牲层110的侧壁、第二牺牲层120的侧壁和第三牺牲层130的侧壁。
在示例实施例中，支撑图案140和支撑层150可以包括相对于第一牺牲层110、第二牺牲层120和第三牺牲层130具有蚀刻选择性的材料，例如掺杂多晶硅或未掺杂的多晶硅。然而，支撑图案140和支撑层150可以通过沉积非晶硅并执行退火工艺来形成，以使其包括多晶硅。在其他实施例中，支撑图案140和支撑层150可以通过沉积非晶硅来形成，该非晶硅可以通过由来自其他层的沉积工艺的热量引起的结晶而转变成多晶硅。
支撑图案140可以与可以形成第二开口280的区域交叠，这将在下面参照图10和图11进行说明。第二开口280可以在第二方向上延伸，并且可以在第三方向上形成多个第二开口280。因此，可以在第二方向上形成一个或多个支撑图案140，并且可以在第三方向上形成多个支撑图案140。
参照图6，可以在支撑层150上沿第一方向(即，图6的截面图中的垂直方向)交替且重复地形成绝缘层160和第四牺牲层170，以形成模具。
在示例实施例中，绝缘层160可以包括例如氧化硅的氧化物，并且第四牺牲层170可以包括相对于绝缘层160具有蚀刻选择性的材料，例如，诸如氮化硅的氮化物。
绝缘层160和第四牺牲层170可以通过例如化学气相沉积(cvd)工艺、等离子体增强化学气相沉积(pecvd)工艺、原子层沉积(ald)工艺等形成。
参照图7和图8，在图8的截面图中，可以在最上面的绝缘层160上形成第一绝缘中间层180，可以通过例如干蚀刻工艺形成穿过第一绝缘中间层180、模具、支撑层150、第一牺牲层110、第二牺牲层120和第三牺牲层130的沟道孔190。
第一绝缘中间层180可以包括例如氧化硅的氧化物。
在示例实施例中，可以执行干蚀刻工艺直到可以暴露衬底100的上表面，并且可以在干蚀刻工艺中进一步去除衬底100的上部，如图8所示。
在示例实施例中，如图7所示，可以在第二方向和第三方向中的每个方向上形成多个沟道孔190，因此，可以定义沟道孔阵列。
参照图9，可以在沟道孔190中形成电荷存储结构230、沟道240、填充图案250和覆盖图案260。
具体地，可以在沟道孔190的侧壁、衬底100的暴露的上表面和第一绝缘中间层180的上表面上依次形成电荷存储结构层和沟道层，可以在沟道层上形成填充层以填充沟道孔190的剩余部分，并且可以将填充层、沟道层和电荷存储结构层平坦化，直到可以暴露第一绝缘中间层180的上表面，如图9所示。
在示例实施例中，平坦化工艺可以包括化学机械抛光(cmp)工艺和/或回蚀工艺。
通过平坦化工艺，可以形成均可以具有杯状并且依次堆叠在沟道孔190的侧壁和衬底100的上表面上的电荷存储结构230和沟道240，填充图案250可以至少部分地填充由沟道240形成的内部空间。
由于形成有沟道240的沟道孔190可以限定沟道孔阵列，所以沟道孔190中的沟道240也可以限定沟道阵列。
在示例实施例中，电荷存储结构230可以包括依次堆叠的第一阻挡图案200、电荷存储图案210和隧道绝缘图案220。例如，第一阻挡图案200、电荷存储图案210和隧道绝缘图案220可以分别包括氧化物(例如，氧化硅)、氮化物(例如，氮化硅)以及氧化物(例如，氧化硅)。
沟道240可以包括例如未掺杂的多晶硅，填充图案250可以包括例如氧化硅的氧化物。
可以去除填充图案250的上部、沟道240的上部和电荷存储结构230的上部以形成凹陷，可以在第一绝缘中间层180上形成覆盖层以填充凹陷，并且可以将覆盖层平坦化直到可以暴露第一绝缘中间层180的上表面，以形成覆盖图案260。覆盖图案260可以包括例如掺杂多晶硅。
参照图10和图11，可以在第一绝缘中间层180和覆盖图案260上形成第二绝缘中间层270，并且可以通过例如干蚀刻工艺形成穿过第一绝缘中间层180、第二绝缘中间层270和模具的第二开口280。
在示例实施例中，可以执行干蚀刻工艺直到可以暴露支撑层150的上表面，并且在干蚀刻工艺期间还可以去除支撑层150的上部，如图11所示。当形成第二开口280时，可以暴露模具的绝缘层160和第四牺牲层170。
在示例实施例中，第二开口280可以在第二方向上延伸，并且可以在第三方向上形成多个第二开口280。当形成第二开口280时，绝缘层160可以变换为在第二方向上延伸的绝缘图案165，并且第四牺牲层170可以变换为在第二方向上延伸的第四牺牲图案175。
参照图12，可以在第二开口280的侧壁上形成第一间隔物290，并且可以去除支撑层150的由第二开口280暴露的部分以及在该部分下方的第一牺牲层110、第二牺牲层120和第三牺牲层130，使得第二开口280可以向下扩大以形成可以暴露衬底100的上表面的第三开口285。
在示例实施例中，可以通过形成至少部分地覆盖第二开口280的内壁和第二绝缘中间层270的上表面的第一间隔物层，并且各向异性地蚀刻第一间隔物层来形成第一间隔物290。第一间隔物290可以包括例如未掺杂的多晶硅。
第三开口285可以暴露衬底100的上表面，并且进一步延伸穿过衬底100的上部，如图12中右侧的第三开口285所示。第三开口285可以暴露支撑图案140的上表面，并且进一步延伸穿过支撑图案140的上部，如图12中左侧的第三开口285所示。
在示例实施例中，当形成第三开口285时，第一间隔物290可以至少部分地覆盖第二开口280的侧壁，并且因此，从第二开口280开始的扩大区域(即，第三开口285的下部)的宽度可以小于第二开口280(即，第三开口285的上部)的宽度。
当部分地去除第一牺牲层110、第二牺牲层120和第三牺牲层130时，由于第一间隔物290可以至少部分地覆盖第二开口280的侧壁，所以模具的绝缘图案165和第四牺牲图案175不会被去除。
参照图13，可以部分地去除由第三开口285暴露的第一牺牲层110和第三牺牲层130以形成第一间隙302。
在示例实施例中，可以通过仅去除第一牺牲层110和第三牺牲层130的与第三开口285的侧壁相邻的部分来形成第一间隙302，并且可以通过使用例如氢氟酸的湿蚀刻工艺或通过使用例如氟化氢的干蚀刻工艺来去除该部分。
当形成第一间隙302时，支撑层150的与第三开口285相邻的下部以及衬底100的与第三开口285相邻的上部可以被暴露，如图13所示。换句话说，第一间隙302在支撑层150与第二牺牲层120之间以及在衬底100与第二牺牲层120之间在由第三方向限定的平面中彼此相对地延伸。
参照图14，可以去除由第一间隙302暴露的支撑层150的下部和衬底100的上部。
在示例实施例中，可以通过使用例如sc1的湿蚀刻工艺来去除由第一间隙302暴露的支撑层150的下部和衬底100的上部，并且因此，第一间隙302可以分别向上和向下扩大，即在第一方向上扩大，以形成第二间隙304。
在示例实施例中，衬底100和支撑层150可以都包括硅，并且第二间隙304中的下部间隙和上部间隙可以关于它们之间的水平线(即，平行于第三方向延伸的线)大致对称。在其他实施例中，例如，衬底100可以包括未掺杂的单晶硅，支撑层150可以包括掺杂多晶硅，因此，第二间隙304中的下部间隙和上部间隙可以分别具有彼此略微不同的形状。
湿蚀刻工艺可以具有各向同性蚀刻特性，因此，第二间隙304中的上部间隙的上表面的斜率的绝对值可以随着沿第三方向远离第三开口285而逐渐增大，第二间隙304中的下部间隙的下表面的斜率的绝对值可以随着沿第三方向远离第三开口285而逐渐增大，如图14所示。
在湿蚀刻工艺期间，也可以去除支撑图案140的上部。另外，也可以部分地去除位于第三开口285的侧壁上的第一间隔物290，然而，第一间隔物290仍然可以至少部分地覆盖第三开口285的侧壁。
参照图15，可以去除由第三开口285和第二间隙304暴露的第二牺牲层120，并且可以去除第一牺牲层110和第三牺牲层130以形成第三间隙310。
在示例实施例中，可以通过使用磷酸(h3po4)的湿蚀刻工艺去除第二牺牲层120，并且可以通过使用氢氟酸(hf)的湿蚀刻工艺去除第一牺牲层110和第三牺牲层130。
如参照图14所描述的，由第一间隙302暴露的支撑层150的下部和衬底100的上部已经被去除，因此，第三间隙310的与第三开口285相邻的部分在第一方向上的宽度可以大于第三间隙310的其他部分(即，离第三开口285较远的部分)在第一方向上的宽度。
当形成第三间隙310时，可以暴露电荷存储结构230的覆盖沟道240的下部外侧壁的部分，并且可以进一步去除电荷存储结构230的暴露部分以暴露沟道240的下部外侧壁。
可以通过使用磷酸(h3po4)或使用氢氟酸(hf)的湿蚀刻工艺去除电荷存储结构230的所述部分。随着电荷存储结构230的所述部分被去除，电荷存储结构230可以被分割成两部分。也就是说，电荷存储结构230的上部可以延伸穿过模具以覆盖沟道240的大部分外侧壁，而电荷存储结构230的下部可以形成在衬底100上以覆盖沟道240的底部，如图15所示。
第三间隙310的与沟道240的外侧壁相邻的部分的上表面可以比支撑层150的下表面高，并且所述部分的下表面可以比衬底100的上表面低，如图15所示。图16示出了第三间隙310的与沟道240的外侧壁相邻的部分的上表面与支撑层150的上表面基本上共面，并且所述部分的下表面与电荷存储结构230的下表面基本上共面。
当形成第三间隙310时，不去除支撑图案140，因此模具不会塌陷。另外，当形成第三间隙310时，由于模具的底部可以至少部分地被支撑层150覆盖，因此模具的下部不会被去除。
参照图17，可以形成沟道连接层320以至少部分地填充第三间隙310。
在一些实施例中，沟道连接层320可以填充第三间隙310，并且可以进一步形成在第三开口285的侧壁和底部以及第二绝缘中间层270的上表面上。由于形成了至少部分地填充第三间隙310的沟道连接层320，因此形成沟道阵列的沟道240可以彼此连接。
沟道连接层320的位于第三间隙310中的部分中可以包括气隙330。在示例性实施例中，气隙330可以形成在第三间隙310中的在第三方向上比第三间隙310的其他区域更远离第三开口285的区域中。因此，不在可以对应于第二间隙304的区域以及位于第二间隙304之间的区域中形成气隙330，如图14所示。这是因为第三间隙310的与第三开口285相邻的部分在第一方向上的宽度可以大于第三间隙310的离第三开口285较远的其他部分在第一方向上的宽度，从而更容易被沟道连接层320填充。
沟道连接层320可以包括例如掺杂多晶硅。
参照图18，可以部分地去除沟道连接层320，以仅在第三间隙310中形成沟道连接图案325。
在示例实施例中，可以通过回蚀工艺去除沟道连接层320的位于第三开口285中的部分来形成沟道连接图案325。在回蚀工艺期间，也可以去除第三开口285的侧壁上的第一间隔物290。
如上所述，即使第三间隙310包括位于沟道连接图案325中的气隙330，气隙330也可以不形成在与第三开口285相邻的区域中。因此，即使去除沟道连接层320的位于第三开口285中的部分，也不会暴露气隙330。
可以将杂质注入到衬底100的由第三开口285暴露的上部中，以形成杂质区域105。在示例实施例中，杂质区域105可以接触沟道连接图案325的下表面，并且因此可以电连接到包括掺杂多晶硅的沟道连接图案325。
参照图19，可以去除由第三开口285暴露的第四牺牲图案175，以在位于各个水平高度的绝缘图案165之间形成第四间隙340，并且可以通过第四间隙340部分地暴露第一阻挡图案200的外侧壁。
在示例实施例中，可以通过使用磷酸或硫酸的湿蚀刻工艺去除第四牺牲图案175。
参照图20，可以在第一阻挡图案200的暴露的外侧壁、第二间隙304的内壁(由沟道连接图案325限定)、绝缘图案165的表面、支撑层150的侧壁和沟道连接层320的侧壁、衬底100的上表面、支撑图案140的上表面以及第二绝缘中间层270的上表面上形成第二阻挡图案350，并且可以在第二阻挡图案上350上形成栅电极层。
栅电极层可以包括依次堆叠的栅极阻挡层和栅极导电层。栅电极层可以包括例如钨、钛、钽、铂等的低电阻金属，栅极阻挡层可以包括例如氮化钛、氮化钽等的金属氮化物。
可以部分地去除栅电极层以在每个第四间隙340中形成栅电极382、384、386。在示例实施例中，可以通过湿蚀刻工艺部分地去除栅电极层，并且因此栅电极层可以完全或部分地填充每个第四间隙340。
栅电极可以在第二方向上延伸，并且可以在第三方向上形成多个栅电极382、384、386。也就是说，均可以在第二方向上延伸的多个栅电极可以通过第三开口285彼此间隔开。
在示例实施例中，在第一方向上彼此间隔开的栅电极382、384、386可以形成在多个水平高度，并且位于多个水平高度的栅电极382、384、386可以形成栅电极结构。栅电极结构可以包括至少一个第一栅电极382、多个第二栅电极384和至少一个第三栅电极386。形成有第一栅电极382、第二栅电极384和第三栅电极386的水平高度的数目可以根据第四牺牲层170的水平高度的数目而改变。
参照图21，可以在第二阻挡图案350上形成第二间隔物层，并且各向异性地蚀刻第二间隔物层以在第三开口285的侧壁上形成第二间隔物390，因此可以部分地暴露第二阻挡图案350的上表面。
可以蚀刻第二阻挡图案350的未被第二间隔物390覆盖的部分，并且还可以蚀刻第二阻挡图案350的位于第二绝缘中间层270的上表面上的部分。另外，可以去除衬底100的上部(即，杂质区域105的上部)和支撑图案140的上部。
可以在衬底100的上表面、支撑图案140的上表面、第二间隔物390和第二绝缘中间层270上形成填充第三开口285的剩余部分的导电层，并且可以将该导电层平坦化直到可以暴露第二绝缘中间层270的上表面，从而形成公共源极线(csl)400。csl400可以包括金属，例如钨。
在示例实施例中，csl400可以在第一方向上延伸，并且也可以在第二方向上延伸。csl400的下表面可以被衬底100覆盖，即，被杂质区域105(如图21中右侧的csl400所示)和支撑图案140(如图21中左侧的csl400所示)覆盖。在其他实施例中，图21中左侧的csl400可以延伸穿过支撑图案140，使得csl400的下部可以至少部分地被衬底100覆盖。
再次参照图1至图3，在第二绝缘中间层270、csl400、第二间隔物390和第二阻挡图案350上形成第三绝缘中间层410之后，可以形成穿过第二绝缘中间层270和第三绝缘中间层410的接触插塞420，以接触覆盖图案260的上表面。可以在第三绝缘中间层410和接触插塞420上形成第四绝缘中间层430，并且可以形成穿过第四绝缘中间层430的位线440以接触接触插塞420的上表面。
如上所述，可以通过如下方式形成垂直存储器件：形成第一牺牲层110、第二牺牲层120、第三牺牲层130、支撑层150以及具有交替且重复堆叠的绝缘层160和第四牺牲层170的模具，形成穿过模具、支撑层150、第一牺牲层110、第二牺牲层120和第三牺牲层130的沟道240和第三开口285，通过第三开口285去除第一牺牲层110、第二牺牲层120和第三牺牲层130以形成第一间隙302，通过第一间隙302去除支撑层150的下部和衬底100的上部以形成第二间隙304，通过第三开口285和第二间隙304部分地去除第一牺牲层110、第二牺牲层120、第三牺牲层130和电荷存储结构230以形成第三间隙310，在第三间隙310和第三开口285中形成沟道连接层320，去除沟道连接层320的位于第三开口285中的部分以形成沟道连接图案325，以及用栅电极382、384、386代替第四牺牲层170。
在形成第三间隙310之前，已经去除了由第一间隙302暴露的支撑层150的下部和衬底100的上部，并且因此第三间隙310的与第三开口285相邻的部分在第一方向上的宽度可以大于第三间隙310的离第三开口285较远的其他部分在第一方向上的宽度。因此，即使沟道连接层320的位于第三间隙310中的部分包括气隙330，气隙330也可以不形成在与第三开口285相邻的区域中而是可以形成在离第三开口285较远的区域中。
因此，当去除沟道连接层320的位于第三开口285中的部分以形成沟道连接图案325时，不会暴露气隙330，并且在用栅电极层替换第四牺牲层170的替换工艺期间，金属不会渗透到气隙330中，从而可以降低劣化垂直存储器件的性能的风险。
图22是示出根据本发明构思的示例实施例的垂直存储器件的截面图。除了沟道连接图案325的形状之外，该垂直存储器件可以与图1至图3的垂直存储器件基本相同或相似。因此，相同的附图标记表示相同的元件，并且在此省略其详细描述。
参照图22，沟道连接图案325的除了与沟道240相邻的部分之外，其他部分可以具有平坦的下表面，该下表面具有大致恒定或均匀的高度。也就是说，即使沟道连接图案325的与csl400相邻的端部的下表面也可以与沟道连接图案325的其他部分的下表面基本上共面。
然而，沟道连接图案325的在与csl400相邻的区域中的端部的上表面可以高于沟道连接图案325的离csl400较远(例如，在与沟道240相邻的区域中)的其他部分的上表面。因此，沟道连接图案325的所述端部在第一方向上的第一厚度t1可以大于沟道连接图案325的除了与沟道240相邻的部分之外的其他部分在第一方向上的第二厚度t2。
图23至图26是示出根据本发明构思的示例实施例的制造垂直存储器件的方法的截面图。该方法可以包括与参照图4至图21和图1至图3所示的工艺基本上相同或相似的工艺。因此，在此省略其详细描述。
参照图23，可以执行与参照图4至图12所描述的工艺基本上相同或相似的工艺。
然而，与图12中所示的实施例不同，第三开口285可以暴露第二牺牲层120而不是衬底100的上表面，并且可以进一步延伸穿过第二牺牲层120的上部。然而，第三开口285不暴露第一牺牲层110和衬底100。
参照图24，可以执行与参照图13和图14所描述的工艺基本上相同或相似的工艺。
然而，与图14中所示的实施例不同，第一牺牲层110和衬底100不被第三开口285暴露，因此可以仅去除第一牺牲层110和衬底100上的第三牺牲层130的一部分和支撑层150的一部分以形成第二间隙304，并且可以不在第一牺牲层110以及衬底100的上部中形成第二间隙304。
参照图25，可以执行与参照图15所描述的工艺基本上相同或相似的工艺。
因此，可以在衬底100的上表面与支撑层150的下表面之间形成第三间隙310。与图15的实施例不同，第三间隙310的与第三开口285相邻的部分的下表面可以与第三间隙310的除了与沟道240相邻的部分的下表面之外的其他部分的下表面基本上共面。然而，第三间隙310的与第三开口285相邻的部分的上表面可以高于第三间隙310的除了与沟道240相邻的部分的上表面之外的其他部分的上表面。
参照图26，可以执行与参照图17所描述的工艺基本上相同或相似的工艺。
因此，可以在第三间隙310和第三开口285中形成沟道连接层320，并且沟道连接层320的位于第三间隙310中的部分中可以包括气隙330。第三间隙310的与第三开口285相邻的部分在第一方向上的宽度可以大于第三间隙310的离第三开口285较远的其他部分(除了与沟道240相邻的部分之外)在第一方向上的宽度，因此气隙330可以不形成在与第三开口285相邻的区域中而是可以形成在沿第三方向离第三开口285较远的区域中。
再次参照图22，可以执行与参照图18至图21和图1至图3所描述的工艺基本上相同或相似的工艺，以完成垂直存储器件的制造。
图27a和图27b是示出根据本发明构思的示例实施例的垂直存储器件的截面图。图27b是图27a的区域x的放大截面图。
除了沟道连接图案325的形状之外，图27a和图27b的垂直存储器件实施例可以与图1至图3的垂直存储器件实施例基本上相同或相似。因此，相同的附图标记表示相同的元件，并且在此省略其详细描述。
参照图27a和图27b，沟道连接图案325的与csl400相邻的第三方向上的端部的上表面可以高于沟道连接图案325的除了紧邻沟道240的部分之外的离csl400较远的其他部分的上表面。也就是说，沟道连接图案325的与csl400相邻的第三方向上的端部可以不是平坦的而是具有曲率的。
然而，在图27b所示的示例实施例中，沟道连接图案325的端部可以包括第一部分325a和第二部分325b，第一部分325a的下表面可以与沟道连接图案325的除了紧邻沟道240的部分之外的其他部分的下表面基本上共面，第二部分325b的下表面可以低于沟道连接图案325的除了与沟道240相邻的部分之外的其他部分的下表面。
因此，沟道连接图案325的端部的第二部分325b在第一方向上的第四厚度t4可以大于沟道连接图案325的端部的第一部分325a在第一方向上的第三厚度t3。然而，沟道连接图案325的第一部分325a在第一方向上的第三厚度t3可以大于沟道连接图案325的除了与沟道240相邻的部分之外的其他部分在第一方向上的第二厚度t2。
在其他实施例中，沟道连接图案325的端部可以被定义为沟道连接图案325的如下部分：该部分的下表面可以低于沟道连接图案325的除了紧邻沟道240的部分之外的其他部分的下表面。在这种情况下，沟道连接图案325的端部的下表面可以不是平坦的而是具有曲率的。在示例实施例中，从沟道连接图案325的端部的上表面到沟道240或电荷存储结构230的距离可以小于从沟道连接图案325的端部的下表面到沟道240或电荷存储结构230的距离。
沟道连接图案325的端部的上表面的曲率可以不同于沟道连接图案325的端部的下表面的曲率。在示例实施例中，沟道连接图案325的端部的上表面的曲率可以小于沟道连接图案325的端部的下表面的曲率。
图28和图29是示出根据本发明构思的示例实施例的制造垂直存储器件的方法的截面图。该方法可以包括与参照图4至图21和图1至图3所描述的工艺基本相同或相似的工艺，因此，在此省略其详细描述。
参照图28，可以执行与参照图4至图12所描述的工艺基本上相同或相似的工艺。
然而，与图12的实施例不同，第三开口285可以暴露第一牺牲层110的上表面而不是暴露衬底100的上表面，并且可以不暴露衬底100的上表面。
参照图29，可以执行与参照图13所描述的工艺基本上相同或相似的工艺。
然而，如图28所示，未通过第三开口285去除第一牺牲层110，而第三牺牲层130已被部分去除，因此第一间隙302中的上部间隙和下部间隙可以具有在第三方向上彼此不同的宽度，第一间隙302中的上部间隙和下部间隙可以是通过参照图13所描述的去除第一牺牲层110和第三牺牲层130而形成的。也就是说，第一间隙302中的上部间隙在第三方向上的宽度可以大于第一间隙302中的下部间隙在第三方向上的宽度，如图29的截面图所示。
因此，第二间隙304中的上部间隙和下部间隙也可以具有在第三方向上的彼此不同的宽度，第二间隙304中的上部间隙和下部间隙可以是通过去除由第一间隙302暴露的支撑层150和衬底100而形成的。也就是说，第二间隙304中的上部间隙在第三方向上的宽度可以大于第二间隙304中的下部间隙在第三方向上的宽度。因此，从第二间隙304中的上部间隙到沟道240或电荷存储结构230的距离可以小于从第二间隙304中的下部间隙到沟道240或电荷存储结构230的距离。
在示例实施例中，第二间隙304中的上部间隙的曲率可以不同于第二间隙304中的下部间隙的曲率。也就是说，第二间隙304中的下部间隙可以是通过仅去除由第一间隙302暴露的衬底100的上部而形成的，而第二间隙304中的上部间隙可以是通过不仅去除由第一间隙302暴露的支撑层150的下部而且还去除由第三开口285暴露的支撑层150的侧壁而形成的，因此第二间隙304中的上部间隙的曲率可以小于第二间隙304中的下部间隙的曲率。
再次参照图27a和图27b，可以执行与参照图15至图21和图1至图3所描述的工艺基本上相同或相似的工艺，以完成垂直存储器件的制造。
图30和图31是示出根据本发明构思的示例实施例的制造垂直存储器件的方法的截面图。该方法可以包括与参照图4至图21和图1至图3所描述的工艺基本上相同或相似的工艺，因此，在此省略其详细描述。
参照图30，可以执行与参照图4至图14所描述的工艺基本上相同或相似的工艺。
可以对包括暴露的硅的层结构(即，支撑层150的下表面和侧壁、衬底100的上表面和第一间隔物290的表面)执行氧化工艺，从而可以形成第一氧化硅层500和第二氧化硅层510。
第一氧化硅层500可以形成在支撑层150和第一间隔物290上以在第一方向上延伸，第二氧化硅层510可以形成在衬底100上。
参照图31，可以执行与参照图15所描述的工艺基本上相同或相似的工艺，以去除第一牺牲层110、第二牺牲层120和第三牺牲层130，并且也可以去除第一氧化硅层500和第二氧化硅层510。
可以执行与参照图16至图21和图1至图3所描述的工艺基本上相同或相似的工艺，以完成可以与图1至图3的垂直存储器件基本上相同的垂直存储器件的制造。
图32和图33是示出根据示例实施例的制造垂直存储器件的方法的截面图。该方法可以包括与参照图23至图26和图22所描述的工艺基本上相同或相似的工艺，因此，在此省略其详细描述。
参照图32，可以执行与参照图23至图24所描述的工艺基本上相同或相似的工艺。
可以对包括暴露的硅的层结构(即支撑层150的下表面和侧壁以及第一间隔物290的表面)执行氧化工艺，从而可以形成第一氧化硅层500。
参照图33，可以执行与参照图25所描述的工艺基本上相同或相似的工艺，以去除第一牺牲层110、第二牺牲层120和第三牺牲层130，并且也可以去除第一氧化硅层500。
可以执行与参照图26和图22所描述的工艺基本上相同或相似的工艺，以完成可以与图22的垂直存储器件基本上相同的垂直存储器件的制造。
图34和图35是示出根据本发明构思的示例实施例的制造垂直存储器件的方法的截面图。该方法可以包括与参照图28至图29和图27a和图27b所描述的工艺基本上相同或相似的工艺，因此在此省略其详细描述。
参照图34，可以执行与参照图28至图29所描述的工艺基本上相同或相似的工艺。
可以对包括暴露的硅的层结构(即，支撑层150的下表面和侧壁、衬底100的上表面和第一间隔物290的表面)执行氧化工艺，从而可以形成第一氧化硅层500和第二氧化硅层510。
参照图35，可以执行与参照图27a和图27b所描述的工艺基本上相同或相似的工艺，以完成垂直存储器件的制造。
图36是示出根据本发明构思的示例实施例的垂直存储器件的截面图。除了沟道连接图案325的形状之外，该垂直存储器件可以与参照图1至图3所示的垂直存储器件基本上相同或相似，因此，在此省略其详细描述。
参照图36，在示例实施例中，沟道连接图案325的端部在第一方向上的第一厚度t1可以大于沟道连接图案325的除了紧邻沟道240的部分之外的其他部分在第一方向上的第二厚度t2。
在示例实施例中，沟道连接图案325的所述端部的上表面相对于第三方向的斜率的绝对值可以基本上恒定。另外，沟道连接图案325的所述端部的下表面相对于第三方向的斜率的绝对值可以基本上恒定。因此，沟道连接图案325的所述端部的上表面和下表面不是弯曲表面，而是具有斜率的平坦表面，这两个具有斜率的平坦表面随着接近csl400而彼此偏离。
图37和图38是示出根据本发明构思的示例实施例的制造垂直存储器件的方法的截面图。该方法可以包括与参照图4至图21和图1至图3所描述的工艺基本上相同或相似的工艺，因此，在此省略其详细描述。
参照图37，可以执行与参照图4至图12所描述的工艺基本上相同或相似的工艺。
例如，可以执行湿氧化工艺，使得包括多晶硅或单晶硅的层可以被氧化。因此，由第三开口285暴露的衬底100的上部、支撑图案140的上部和支撑层150的下部以及第一间隔物290的表面可以被氧化。
在示例实施例中，衬底100的与第三开口285相邻的上部可以被氧化以与第一牺牲层110融合，支撑层150的与第三开口285相邻的下部可以被氧化以与第三牺牲层130融合。因此，融合后的第一牺牲层110在第一方向上的宽度可以随着沿第三方向接近第三开口285而逐渐增加。在示例实施例中，融合后的第一牺牲层110的宽度增加了的部分的下表面的斜率可以是基本恒定的。同样，融合后的第三牺牲层130在第一方向上的宽度可以随着沿第三方向接近第三开口285而逐渐增加。在示例实施例中，融合后的第三牺牲层130的宽度增加了的部分的上表面的斜率可以是基本恒定的。
第一间隔物290的表面可以被氧化以转变为牺牲间隔物295。
参照图38，可以执行与参照图15所描述的工艺基本上相同或相似的工艺。
因此，在去除第一牺牲层110、第三牺牲层130和牺牲间隔物295之后，可以去除第二牺牲层120以形成第三间隙310。
如图37所示，第一牺牲层110和第三牺牲层130的与第三开口285相邻的部分的宽度增加，因此第三间隙310的与第三开口285相邻的部分在第一方向上的宽度可以大于第三间隙310的除了与沟道240相邻的部分之外的其他部分在第一方向上的宽度。
再次参照图36，可以执行与参照图17至图21和图1至图3所描述的工艺基本上相同或相似的工艺，以完成垂直存储器件的制造。
虽然已经具体示出和描述了示例实施例，但是本领域普通技术人员将理解的是，在不脱离权利要求的精神和范围的情况下，可以对本文进行形式和细节上的变化。
1.一种垂直存储器件，包括：
沟道连接图案，所述沟道连接图案位于衬底上；
栅电极，所述栅电极在所述沟道连接图案上沿第一方向彼此间隔开，每个所述栅电极沿基本上平行于所述衬底的上表面的第二方向延伸，所述第一方向基本上垂直于所述衬底的所述上表面；以及
沟道，所述沟道沿所述第一方向延伸穿过所述栅电极和所述沟道连接图案；
其中，所述沟道连接图案的在第三方向上的端部的上表面比所述沟道连接图案的除了与所述沟道相邻的部分之外的其他部分的上表面高，所述第三方向基本上平行于所述衬底的所述上表面且基本上垂直于所述第二方向。
2.根据权利要求1所述的垂直存储器件，其中，所述沟道连接图案的所述端部的下表面与所述沟道连接图案的除了与所述沟道相邻的所述部分之外的所述其他部分的下表面基本上共面。
3.根据权利要求1所述的垂直存储器件，其中，所述沟道连接图案的所述端部的下表面低于所述沟道连接图案的除了与所述沟道相邻的所述部分之外的所述其他部分的下表面。
4.根据权利要求3所述的垂直存储器件，其中，所述沟道连接图案的所述端部关于基本上平行于所述衬底的所述上表面的水平线对称。
5.根据权利要求3所述的垂直存储器件，其中，从所述沟道连接图案的所述端部的所述上表面到所述沟道的距离小于从所述沟道连接图案的所述端部的下表面到所述沟道的距离。
6.根据权利要求3所述的垂直存储器件，其中，所述沟道连接图案的所述端部的所述上表面的曲率不同于所述沟道连接图案的所述端部的所述下表面的曲率。
7.根据权利要求6所述的垂直存储器件，其中，所述沟道连接图案的所述端部的所述上表面的所述曲率小于所述沟道连接图案的所述端部的所述下表面的所述曲率。
8.根据权利要求1所述的垂直存储器件，其中，所述沟道连接图案中包括气隙。
9.根据权利要求1所述的垂直存储器件，还包括电荷存储结构，所述电荷存储结构位于所述沟道的外侧壁的至少一部分上。
10.根据权利要求9所述的垂直存储器件，其中，所述沟道连接图案覆盖所述沟道的所述外侧壁的一部分，并接触所述电荷存储结构。
11.根据权利要求1所述的垂直存储器件，其中，所述沟道连接图案包括掺杂多晶硅。
12.根据权利要求1所述的垂直存储器件，还包括支撑层，所述支撑层位于所述沟道连接图案与所述栅电极中的最下面的栅电极之间，所述支撑层包括掺杂多晶硅。
13.根据权利要求1所述的垂直存储器件，还包括公共源极线，所述公共源极线在所述衬底上沿所述第二方向延伸，所述公共源极线在所述第三方向上分割所述栅电极和所述沟道连接图案中的每一者。
14.根据权利要求1所述的垂直存储器件，其中，所述沟道包括在所述第二方向和所述第三方向中的每个方向上的多个沟道，并且
其中，所述沟道连接图案将所述多个沟道彼此连接。
15.一种垂直存储器件，包括：
沟道连接图案，所述沟道连接图案位于衬底上；
栅电极，所述栅电极在所述沟道连接图案上沿第一方向彼此间隔开，每个所述栅电极沿基本上平行于所述衬底的上表面的第二方向延伸，所述第一方向基本上垂直于所述衬底的所述上表面；以及
沟道，所述沟道沿所述第一方向延伸穿过所述栅电极和所述沟道连接图案；
其中，所述沟道连接图案的在第三方向上的端部在所述第一方向上的厚度大于所述沟道连接图案的除了与所述沟道相邻的部分之外的其他部分在所述第一方向上的厚度，所述第三方向基本上平行于所述衬底的所述上表面且基本上垂直于所述第二方向。
16.根据权利要求15所述的垂直存储器件，其中，所述沟道连接图案的所述端部的上表面高于所述沟道连接图案的除了与所述沟道相邻的所述部分之外的所述其他部分的上表面。
17.根据权利要求15所述的垂直存储器件，其中，所述沟道连接图案的所述端部的下表面低于所述沟道连接图案的除了与所述沟道相邻的所述部分之外的所述其他部分的下表面。
18.根据权利要求15所述的垂直存储器件，其中，所述沟道连接图案的所述端部包括第一部分和第二部分，所述第一部分的下表面与所述沟道连接图案的除了与所述沟道相邻的所述部分之外的所述其他部分的下表面基本上共面，所述第二部分的下表面低于所述沟道连接图案的除了与所述沟道相邻的所述部分之外的所述其他部分的所述下表面。
19.一种垂直存储器件，包括：
沟道，所述沟道位于衬底上，每个所述沟道沿基本上垂直于所述衬底的上表面的第一方向延伸；
沟道连接图案，所述沟道连接图案位于所述衬底上，所述沟道连接图案接触所述沟道的外侧壁以将所述沟道彼此连接；
栅电极，所述栅电极在所述沟道连接图案上沿所述第一方向彼此间隔开，每个所述栅电极沿基本上平行于所述衬底的上表面的第二方向延伸以围绕所述沟道；以及
公共源极线，所述公共源极线在所述衬底上沿所述第二方向延伸，所述公共源极线在第三方向上分割所述栅电极和所述沟道连接图案中的每一者，所述第三方向垂直于所述第二方向且基本上平行于所述衬底的所述上表面，
其中，所述沟道连接图案的与所述公共源极线相邻的端部的上表面的斜率的绝对值随着与所述公共源极线的距离的增加而增加。
20.根据权利要求19所述的垂直存储器件，其中，所述沟道连接图案的与所述公共源极线相邻的所述端部的下表面的斜率的绝对值随着与所述公共源极线的距离的增加而增加。
21.一种垂直存储器件，包括：
沟道连接图案，所述沟道连接图案位于衬底上；
栅电极，所述栅电极在所述沟道连接图案上沿第一方向彼此间隔开，每个所述栅电极沿基本上平行于所述衬底的上表面的第二方向延伸，所述第一方向基本上垂直于所述衬底的所述上表面；以及
沟道，所述沟道沿所述第一方向延伸穿过所述栅电极和所述沟道连接图案；
其中，在所述垂直存储器件的截面图中，所述沟道连接图案的中间部分的上表面在所述第一方向上的高度分别低于所述沟道连接图案的与所述沟道相邻的端部的上表面在所述第一方向上的高度，以及所述沟道连接图案的与所述沟道相对的端部的上表面的所述第一方向上的高度。
22.根据权利要求21所述的垂直存储器件，其中，所述沟道连接图案的与所述沟道相对的所述端部的下表面与所述沟道连接图案的所述中间部分的下表面基本上共面。
23.根据权利要求21所述的垂直存储器件，其中，在所述垂直存储器件的截面图中，所述沟道连接图案的与所述沟道相对的所述端部的下表面低于所述沟道连接图案的所述中间部分的下表面。
24.根据权利要求23所述的垂直存储器件，其中，所述沟道连接图案的与所述沟道相对的所述端部关于基本上平行于所述衬底的所述上表面的水平线对称。
25.根据权利要求23所述的垂直存储器件，其中，从所述沟道连接图案的与所述沟道相对的所述端部的所述上表面到所述沟道的距离小于从所述沟道连接图案的与所述沟道相对的所述端部的所述下表面到所述沟道的距离。
技术总结