本发明实施例涉及一种图像传感器及其形成方法。
背景技术：
许多当今的电子装置(例如，数字照相机及摄像机)含有图像传感器以将光学信号转换为数字数据。为实现这一目的，图像传感器包括像素区阵列。每一像素区含有被配置成俘获光学信号(例如，光)并将光学信号转换为数字数据(例如，数字图像)的光电二极管。互补金属氧化物半导体(complementarymetal-oxide-semiconductor，cmos)图像传感器经常被用在电荷耦合装置(charge-coupleddevice，ccd)图像传感器之上，这是因为cmos图像传感器具有例如功耗低、数据处理快及制造成本低等许多优点。
技术实现要素：
本发明实施例的一种图像传感器包括：第一光电二极管，设置在半导体衬底中；第二光电二极管，设置在所述半导体衬底中；浮动扩散节点，沿所述半导体衬底的前侧设置在所述第一光电二极管与所述第二光电二极管之间；局部背侧深沟槽隔离(bdti)结构，在所述半导体衬底内设置在所述第一光电二极管与所述第二光电二极管之间，且从所述半导体衬底的背侧延伸，其中所述局部bdti结构与所述浮动扩散节点间隔开；以及完整bdti结构，从所述半导体衬底的所述背侧延伸到所述半导体衬底的所述前侧。
本发明实施例的一种图像传感器包括：多个像素区，设置在半导体衬底中；浮动扩散(fd)节点，从所述半导体衬底的前侧延伸到所述半导体衬底中，其中所述fd节点是在所述多个像素区之中共享；局部背侧深沟槽隔离(bdti)结构，从所述半导体衬底的背侧延伸，在所述fd节点之下，且与所述fd节点间隔开；以及完整bdti结构，从所述半导体衬底的所述背侧延伸到所述半导体衬底的所述前侧，其中所述多个像素区通过所述完整bdti结构及所述局部bdti结构而在侧向上彼此分隔开。
本发明实施例的一种形成图像传感器的方法包括：在衬底内形成光电二极管；沿所述衬底的前侧形成与所述衬底的背侧间隔开的浮动扩散节点；在所述衬底的所述背侧上，在硬掩模层之上形成第一经图案化光刻胶层；根据所述第一经图案化光刻胶层对所述硬掩模层执行第一蚀刻，以在所述硬掩模层中、所述光电二极管之上形成第一开口；根据第二经图案化光刻胶层执行第二蚀刻，以移除所述衬底的位于所述第一开口下方的部分以及将位于所述浮动扩散节点之上的所述硬掩模层薄化；执行第三蚀刻，以在所述第一开口之下形成完整空腔以及在所述浮动扩散节点之上形成局部空腔，其中所述局部空腔与所述浮动扩散节点间隔开，且其中所述完整空腔从所述衬底的所述背侧延伸到所述衬底的所述前侧；以及以填充材料填充所述局部空腔及所述完整空腔。
附图说明
结合附图阅读以下详细说明，会最好地理解本发明的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
图1说明具有带有完整背侧深沟槽隔离(backsidedeeptrenchisolation，bdti)结构及局部bdti结构的像素区的图像传感器的一些实施例的剖视图。
图2a说明具有通过完整bdti结构及局部bdti结构而分隔开的多个像素区的图像传感器的一些实施例的俯视图。
图2b说明共享浮动扩散(floatingdiffusion，fd)区且通过局部bdti结构而彼此分隔开的邻近像素区的一些实施例的剖视图。
图2c说明共享浮动扩散区的邻近像素区的一些实施例的附加剖视图，其中局部bdti结构与完整bdti结构彼此接触。
图2d说明共享浮动扩散区且通过完整bdti结构而彼此分隔开的邻近像素区的一些实施例的附加剖视图。
图3至图12b说明形成具有共享fd节点且通过局部bdti区及完整bdti区而彼此隔离的像素区的像素传感器的方法的一些实施例的剖视图及俯视图。
图13说明形成具有通过局部bdti区及完整bdti区而彼此分隔开的多个像素区的像素传感器的方法的一些实施例的流程图。
具体实施方式
以下公开内容提供用于实作所提供主题的不同特征的许多不同实施例或实例。以下阐述组件及排列的具体实例以简化本发明。当然，这些仅为实例且不旨在进行限制。举例来说，在以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得第一特征与第二特征可能不直接接触的实施例。另外，本发明可能在各种实例中重复使用参考编号和/或字母。此种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
此外，为易于阐述，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。
图像传感器可包括排列成具有行及列的阵列的多个像素区。所述阵列的第一像素区包括第一光电二极管。在互补金属氧化物半导体(cmos)图像传感器中，第一转移晶体管位于第一光电二极管与浮动扩散(fd)节点之间。第一光电二极管被配置成将入射光转换为电荷载流子，且第一转移晶体管被配置成将电荷载流子转移到fd节点。邻近于第一像素区的是第二像素区。在共享像素布局结构中，第二像素区包括排列在第二光电二极管与fd节点之间的第二转移晶体管。fd节点耦合到像素装置区中的多个晶体管(例如，复位晶体管、源极跟随器晶体管等)。
由于邻近的像素区被排列成靠近于彼此，因此在同一fd节点之间共享多个像素区会使图像传感器在集成电路上的占用面积大小(footprintsize)减小。然而，通过将像素区排列成靠近于彼此，图像传感器会面临光学串扰及电串扰的风险。光学串扰的一实例是当光学数据(例如，光)以一角度进入像素区并串到邻近像素区中时的情形。电串扰的一实例是当光电二极管中的电荷载流子迁移到邻近的光电二极管时的情形。
为防止串扰，将邻近像素区彼此隔离。可使用浅沟槽隔离(shallowtrenchisolation，sti)结构对邻近像素区进行隔离，但sti结构不会完全地延伸穿过衬底且因此在邻近像素区之间提供相对差的隔离。作为另一选择，可使用完整背侧深沟槽隔离(bdti)结构将邻近像素区彼此隔离。完整的bdti结构可完全地延伸穿过衬底且因此提供良好的电隔离及光学隔离。
然而，在具有共享像素布局结构的图像传感器中，在邻近像素区中排列有fd节点，因此将邻近像素区分隔开的完整bdti结构可在垂直方向上延伸而触及fd节点。如果bdti结构触及fd节点，则沿完整bdti结构的边缘的缺陷可提供泄漏路径而将图像传感器置于显著电流泄漏及像素分辨率降低的风险下。此外，由于fd节点排列在于不同方向上延伸的bdti沟槽之间的交叉路(crossroad)处，因此在fd节点之下用于形成完整bdti结构的蚀刻工艺的蚀刻速率无法被很好地控制。举例来说，背侧沟槽的大小在交叉路处增大(由于隅角修圆)，从而容许更多蚀刻剂到达沟槽中而增大交叉路处的蚀刻速率。因此，即使是通过控制良好的蚀刻来形成完整bdti结构，完整bdti结构仍可能触及fd节点。因此，如果使用完整bdti结构进行像素区隔离，则经常使用更分散的布局，在所述布局中，每一像素区均具有它自己的fd节点，所述fd节点在侧向上与完整bdti结构分隔开。
在一些实施例中，本发明涉及一种具有被配置成在邻近像素区之间提供最佳电隔离及光学隔离的共享像素布局结构(具有共享同一fd节点的两个光电二极管)的图像传感器以及一种相关联的制造方法。所述图像传感器使用包括局部bdti结构与完整bdti结构二者的双bdti结构。局部bdti结构位于第一光电二极管与第二光电二极管之间所共享的浮动扩散(fd)节点之下。局部bdti结构从衬底的背侧延伸到与fd节点分隔开的一位置。完整bdti结构位于fd节点之外且在衬底的相对两侧之间延伸。在fd节点之上使用局部bdti结构会缓解来自fd节点的泄漏路径，而在fd节点之外使用完整bdti结构会在邻近像素区之间提供更好的隔离。
图1说明具有包括局部及完整(或双)背侧深沟槽隔离(bdti)结构的像素区的集成芯片的一些实施例的剖视图100。
剖视图100中的像素区101包括位于具有第一掺杂类型的半导体衬底102内的光电二极管104。在一些实施例中，光电二极管104具有拥有第一掺杂类型(例如，n型或p型)的第一区及拥有第二掺杂类型(例如，p型或n型)的第二区。在一些实施例中，光电二极管104从半导体衬底的前侧102f延伸到半导体衬底的背侧102b。在其他实施例中，光电二极管104与半导体衬底的前侧102f和/或半导体衬底的背侧102b间隔开。沿半导体衬底的前侧102f、在与光电二极管104分隔开的位置处排列有浮动扩散(fd)节点108。fd节点108具有第一掺杂类型。在一些实施例中，fd节点108具有比光电二极管104高的掺杂浓度。fd节点108与半导体衬底的背侧102b间隔开。
在一些实施例中，邻近于光电二极管104的是阱106，阱106具有与第一掺杂类型不同的第二掺杂类型。在一些实施例中，阱106可排列在fd节点108与光电二极管104之间。在其他实施例中，阱106可排列在fd节点108与半导体衬底的背侧102b之间。
在半导体衬底的前侧102f上，在光电二极管104的部分、阱106的部分和/或fd节点108的部分上上覆有栅极氧化物114。位于栅极氧化物114上方的是转移栅电极110，且位于栅极氧化物114及转移栅电极110旁边的是栅极侧壁间隔壁112。蚀刻终止层116覆盖半导体衬底的前侧102f及转移栅电极110。层间介电(inter-layerdielectric，ild)层118位于蚀刻终止层116上，且导电触点120及金属内连导线122嵌置在ild层118中且耦合到转移栅电极110。
沿像素区101的相对两侧排列有隔离结构。在一些实施例中，隔离结构包括完整背侧深沟槽隔离(bdti)结构124a及局部bdti结构124b。完整bdti结构124a邻接光电二极管104的一侧以将像素区101与邻近像素区完整地隔离。完整bdti结构124a从半导体衬底的背侧102b延伸到半导体衬底的前侧102f。在一些实施例中，完整bdti结构124a延伸超过半导体衬底的前侧102f并到达蚀刻终止层116中。在一些实施例中，光电二极管104直接接触完整bdti结构124a。在其他实施例中，光电二极管104通过阱106而与完整bdti结构124a间隔开。
局部背侧深沟槽隔离(bdti)结构124b直接设置在fd节点108的部分的下方。局部bdti结构124b通过阱106的部分而与fd节点108间隔开。局部bdti结构124b具有比完整bdti结构124a小的高度。在一些实施例中，完整bdti结构124a与局部bdti结构124b包含相同的填充材料。填充材料在共享像素区之间提供电隔离及光学隔离且可为例如二氧化硅、氮化硅、碳化硅等介电质。在许多实施例中，完整bdti结构124a的背侧表面、局部bdti结构124b的背侧表面、光电二极管104的背侧表面及阱106的背侧表面彼此实质上共面。
在操作期间，入射辐射击中半导体衬底的背侧102b且从半导体衬底的背侧102b通过而到达光电二极管104。光电二极管104被配置成将入射辐射(例如，光子)转换成电信号(即，从入射辐射产生电子-电洞对)。使局部bdti结构124b直接位于fd节点108之上会防止电信号从fd节点108泄漏，而在fd节点108之外使用完整bdti结构124a会在像素区101与邻近像素区之间提供更好的隔离。
图2a说明包括通过深度相异的bdti结构而彼此分隔开的多个像素区的图像传感器的一些实施例的俯视图200a。图2a中的俯视图200a表示半导体衬底的前侧102f，但未示出ild层118及蚀刻终止层116。
如图2a中所示，图像传感器包括多个像素区101。每一像素区101包括转移栅电极110及光电二极管104。在一些实施例中，如图所示，四个像素区101共享一fd节点108。在一些实施例中，fd节点108排列在阱106内，从而使得从俯视图200a观察时阱106的外部为可见的。
另外，每一fd节点108通过上覆导电内连线层(图中未示出)而耦合到像素装置区128。像素装置区128包括设置在半导体衬底102中的经掺杂阱区128a之上的复位晶体管128b、源极跟随器晶体管128c及行选择晶体管128d。在一些实施例中，经掺杂阱区128a具有第二掺杂类型。在一些实施例中，像素装置区128中的邻近晶体管(例如复位晶体管128b与源极跟随器晶体管128c)可具有由经掺杂阱区128a所界定的共用源极/漏极区。位于每一像素装置区128旁边的是拾取阱区(pick-upwellregion)130，拾取阱区130用于使上覆导电触点与半导体衬底102进行低电阻连接。在一些实施例中，拾取阱区130与像素装置区128间隔开。在其他实施例(图中未示出)中，拾取阱区130可直接邻近于像素装置区128。像素装置区128与转移栅电极110间隔开，但它们在像素区131之中的确切排列可与图2a中所绘示排列相异。
每一转移栅电极110上覆在fd节点108、阱106和/或光电二极管104上。在一些实施例中，从半导体衬底的前侧102f的俯视图角度观察时，转移栅电极110可具有三角形状。转移栅电极110可包含例如经掺杂多晶硅、导电金属(例如，铝)等。栅极氧化物114可包含高介电常数(k)介电质、氧化物(例如，比如二氧化硅)等。像素装置区128中的晶体管128b至128d的栅电极及栅极氧化物也可分别包含与转移栅电极110及栅极氧化物114相同的材料。
双bdti结构124从半导体衬底的背侧102b延伸且包括局部bdti结构124b及完整bdti结构124a。局部bdti结构124b在像素装置区128、拾取阱区130、fd节点108及阱106之下。在一些实施例中，局部bdti结构124b由于制造方便而在侧向上位于像素装置区128与拾取阱区130之间。像素装置区128及拾取阱区130通过局部bdti结构124b而与邻近像素区101隔离。局部bdti结构124b不直接接触源极/漏极区及拾取阱区130。完整bdti结构124a邻接每一像素区101的尚未和局部bdti结构124b邻接的其他侧。因此，每一像素区101局部地或完整地与邻近像素区隔离。
图2b说明图像传感器中通过双bdti结构而隔离的邻近像素区的一些实施例的剖视图200b。剖视图200b是沿图2a所示的线b-b’所截取。
第一像素区101a及第二像素区101b分别包括第一光电二极管104a及第二光电二极管104b。第一像素区101a邻近于第二像素区101b。第一像素区101a与第二像素区101b共享fd节点108。在一些实施例中，fd节点108在其外边缘处可比在中心处窄。在其他实施例(图中未示出)中，fd节点108相对于半导体衬底的前侧102f可具有更一致的深度。位于fd节点108下面、阱106内及第一光电二极管104a与第二光电二极管104b之间的是局部bdti结构124b。局部bdti结构124b与第一光电二极管104a及第二光电二极管104b间隔开实质上相等的距离。因此，将局部bdti结构124b二等分的与半导体衬底的背侧102b垂直的线将fd节点108划分成实质上均等的部分以在第一像素区101a与第二像素区101b之中共享fd节点108。在一些实施例中，局部bdti结构124b通过阱106而与fd节点108间隔开。fd节点108与局部bdti结构124b之间的高度h1可处于近似1微米到近似2微米的范围中，以在仍于第一像素区101a与第二像素区101b之间提供光学隔离及电隔离的同时防止从fd节点108出现泄漏。局部bdti结构124b的宽度可处于近似0.1微米到近似0.15微米的范围中。完整bdti结构124a与局部bdti结构124b间隔开。完整bdti结构124a邻接第一光电二极管104a及第二光电二极管104b的侧，第一光电二极管104a及第二光电二极管104b的所述侧和第一光电二极管104a及第二光电二极管104b的邻近于fd节点108的侧相对。在一些实施例中，完整bdti结构124a在半导体衬底的背侧102b处具有比在半导体衬底的前侧102f处大的宽度。
在一些实施例中，沿半导体衬底的背侧102b排列有减反射层126a、彩色滤光片126b及微透镜126c。微透镜126c被配置成将光聚焦到光电二极管104a至104b中位于下方的一个光电二极管，所述位于下方的一个光电二极管基于所接收的光而产生电荷。当有电压施加到转移栅电极110时，所累积电荷被从光电二极管104a、104b中的所述位于下方一个光电二极管转移到fd节点108。由于存在完整bdti结构124a及局部bdti结构124b，因此光及所累积电荷大多数被包含在像素区内而不进入到邻近像素区中。
图2c说明包括双bdti结构的图像传感器中的邻近像素区之间的一些实施例的剖视图200c。剖视图200c是沿图2a所示的线c-c’所截取。
从剖视图200c的角度来看，完整bdti结构124a直接接触局部bdti结构124b。另外，局部bdti结构124b直接在fd节点108之下且横跨fd节点108的宽度。局部bdti结构124b在自身的整个长度上具有实质上相同的高度。然而，由于在局部bdti结构及完整bdti结构的交叉路处的隅角修圆效应，因此在一些实施例中，在完整bdti结构124a与局部bdti结构124b相交的隅角处可存在修圆隅角202。局部bdti结构124b的长度取决于fd节点108的大小。在一些实施例中，嵌置在ild层118内的导电触点120及金属内连导线122排列在fd节点108之上。
图2d说明图像传感器中通过完整bdti结构而间隔开的邻近像素区之间的一些实施例的剖视图200d。剖视图200d是沿图2a所示的线d-d’所截取。
完整bdti结构124a以实质上相等的距离排列在第一像素区101a的转移栅电极110与第二像素区101b的转移栅电极110之间。在一些实施例中，完整bdti结构124a在半导体衬底的背侧102b处的第一宽度w1大于完整bdti结构124a在半导体衬底的前侧102f处的第二宽度w2。在大多数实施例中，完整bdti结构124a的第二高度h2小于完整bdti结构124a的第三高度h3。在一些实施例中，第二宽度w2处于近似0.1微米到近似0.15微米的范围中。完整bdti结构124a的总高度(h2 h3)至少等于半导体衬底102的高度。在一些实施例中，完整bdti结构124a的总高度(h2 h3)处于近似8微米到近似10微米的范围中。
图3至图12b说明以具有将邻近像素区彼此隔离的完整bdti结构及局部bdti结构的共享像素布局形成图像传感器的方法的一些实施例的俯视图及俯视图300至1200b。尽管图3至图12b被阐述为与方法有关，然而应知，图3至图12b中所公开的结构并非仅限于此种方法，而是可作为独立于所述方法之外的结构而单独成立。
如图3所示剖视图300中所示，提供半导体衬底102。半导体衬底102可包括任何类型的具有前侧102f及背侧102b的半导体本体(例如，硅晶片、sige晶片等)。在一些实施例中，半导体衬底102具有第一掺杂类型。可通过执行第一植入工艺以将第一掺杂剂物质植入到半导体衬底102中来在半导体衬底102内形成具有第二掺杂类型的阱106。可通过随后将一种或多种附加掺杂剂物质植入到半导体衬底102的前侧102f中来形成光电二极管104。举例来说，可通过以下步骤形成光电二极管104：选择性地执行第二植入工艺(例如，根据掩盖层)以形成具有第一掺杂类型(例如，n型)的第一区105a，且随后执行第三植入工艺以形成贴靠第一区105a且具有与第一掺杂类型不同的第二掺杂类型(例如，p型)的第二区105b。
如图4所示剖视图400中所示，通过从半导体衬底的前侧102f对半导体衬底102的部分进行掺杂来形成具有第一掺杂类型的浮动扩散(fd)节点108。在一些实施例中，fd节点108具有比光电二极管104高的掺杂浓度。在一些实施例中，fd节点108在自身的整个长度上的深度相异。将fd节点108掺杂到与半导体衬底的背侧102b间隔开的深度。阱106的部分将fd节点108与光电二极管104分隔开。在一些实施例中，可使用用于形成光电二极管104的第二植入工艺或第三植入工艺中的一种植入工艺来形成fd节点108。
如图5a所示剖视图500a中所示，在一些实施例中，通过沉积材料并随后进行光刻工艺(photolithographyprocess)及蚀刻工艺来在半导体衬底的前侧102f上制作转移晶体管。转移晶体管包括转移栅电极110，转移栅电极110形成在栅极氧化物114之上。在转移栅电极110旁边形成栅极侧壁间隔壁112。转移栅电极110被形成为使得转移栅电极110直接上覆在光电二极管104的部分、阱106的部分和/或fd节点108的部分上。在形成转移晶体管之后，在半导体衬底的前侧102f之上形成蚀刻终止层116。在一些实施例中，蚀刻终止层116可包含氮化物(例如，氮化硅)、碳化物(例如，碳化硅)等。接着在半导体衬底的前侧102f上、层间介电(ild)层内形成导电触点120及金属内连导线122。将导电触点120及金属内连导线122耦合到转移栅电极110及fd节点108。在许多实施例中，导电触点120及金属内连导线122包含例如钨、铝、铜等导电金属。在许多实施例中，通过金属镶嵌工艺(damasceneprocess)(例如，单金属镶嵌工艺(singledamasceneprocess)或双金属镶嵌工艺(dualdamasceneprocess))来形成导电触点120及金属内连导线122。
在图5b中，示出从半导体衬底的背侧102b观察的俯视图500b。图5a所示剖视图500a是沿俯视图500b中的线a-a’所截取。转移栅电极110的轮廓被示为排列在fd节点108周围。在此实施例中，四个转移栅电极110上覆在一个fd节点108上。在一些实施例中，从俯视图500b观察时，转移栅电极110可具有三角形布局。与fd节点108及转移栅电极110间隔开的是像素装置区128及拾取阱区130。从俯视图500b观察时，会看到经掺杂阱区128a，像素装置区128的晶体管设置在经掺杂阱区128a中。经掺杂阱区128a、拾取阱区130及阱106具有相同的掺杂类型(例如，第二掺杂类型)。在一些实施例中，经掺杂阱区128a、拾取阱区130及阱106具有不同的掺杂浓度。
如图6所示剖视图600中所示，在半导体衬底的背侧102b之上形成硬掩模层604。硬掩模层604在自身的整个长度上具有实质上一致的厚度。在一些实施例中，硬掩模层604可包含二氧化硅、氮化硅、氮氧化硅、钛、钨等。在一些实施例中，硬掩模层604的厚度处于近似100埃到近似300埃的范围中。在硬掩模层604之上形成第一光刻胶层602。在一些实施例中，通过旋涂工艺(spincoatingprocess)沉积第一光刻胶层602。
如图7a所示剖视图700a中所示，将第一光刻胶层(图6所示第一光刻胶层602)图案化成使得经图案化第一光刻胶层702可用作掩模以蚀刻掉硬掩模层604并在硬掩模层604中形成开口706。在一些实施例中，通过根据光掩模而将第一光刻胶层(图6所示第一光刻胶层602)选择性地暴露到电磁辐射来将第一光刻胶层图案化。第一光刻胶层(图6所示第一光刻胶层602)的被暴露出的区变得可溶且被溶解，从而留下经图案化第一光刻胶层702。接着执行使用第一蚀刻剂的第一蚀刻(例如，干蚀刻)以根据经图案化第一光刻胶层702而穿过硬掩模层(图6所示硬掩模层604)进行蚀刻，从而留下经图案化硬掩模层704并暴露出半导体衬底102的第一部分。硬掩模层(图6所示硬掩模层604)中的开口706具有第一宽度w1。硬掩模层(图6所示硬掩模层604)中的开口706直接上覆在光电二极管104的与阱106间隔开的部分上。在一些实施例中，由于过蚀刻(overetching)，因此在第一蚀刻期间半导体衬底102的小部分也会被移除。接着剥除(图中未示出)经图案化第一光刻胶层702。
在图7b中，示出从半导体衬底的背侧102b观察的俯视图700b。图7a所示剖视图700a是沿俯视图700b中的线a-a’所截取。光电二极管104的从第一蚀刻暴露出的第一部分被示出，而半导体衬底的背侧102b的其余部分被经图案化第一光刻胶层702覆盖。
如图8a所示剖视图800a中所示，使用第二组光刻步骤与蚀刻步骤沉积第二光刻胶层并将第二光刻胶层图案化，以形成经图案化第二光刻胶层802。经图案化第二光刻胶层802位于半导体衬底的背侧102b及经图案化硬掩模层704之上。经图案化第二光刻胶层802具有两个开口。经图案化第二光刻胶层802中的第一开口806具有第二宽度w2且直接上覆在硬掩模层(来自图7a的硬掩模层604)中的开口706上。经图案化第二光刻胶层802中的第二开口808具有第三宽度w3且中心直接位于fd节点108之上。在一些实施例中，第二宽度w2小于开口706的第一宽度w1以防止对准问题。在其他实施例中，第二宽度w2实质上等于第三宽度w3。
执行使用第二蚀刻的第二蚀刻(例如，干蚀刻)以向位于第一开口806下面的半导体衬底102中进行蚀刻。第二蚀刻在相对于半导体衬底的背侧102b为第一距离d1处终止，半导体衬底的背侧102b与半导体衬底的前侧102f间隔开。在一些实施例中，可通过移除经图案化硬掩模层804的位于阱106之上且位于第二开口808下面的部分来将经图案化硬掩模层804薄化。
在图8b中，示出从半导体衬底的背侧102b观察的俯视图800b。图8a所示剖视图800a是沿俯视图800b中的线a-a’所截取。光电二极管104的从第二蚀刻暴露出的第一部分被示出。经图案化硬掩模层804的被暴露出的部分被示出。在一些实施例中，经图案化硬掩模层804的被暴露出的部分位于阱106、像素装置区128及拾取阱区130之下，且在侧向上位于拾取阱区130与像素装置区128之间。在其他实施例(未示出)中，在侧向上位于像素装置区128与拾取阱区130之间的是光电二极管104的被暴露出的第一部分而非经图案化硬掩模层804的被暴露出的部分。
如图9a所示剖视图900a中所示，执行使用第三蚀刻剂的第三蚀刻(例如，干蚀刻)以完整地移除经图案化硬掩模层804的直接位于第二开口808下面的部分，从而留下经图案化硬掩模层904。尽管第三蚀刻剂对经图案化硬掩模层804的材料具有选择性，然而阱106及光电二极管104的分别在第二开口808及第一开口806之下的小部分也可被移除。第一底表面906位于第一开口806下面，且第二底表面908位于第二开口808下面。
在图9b中，示出从半导体衬底的背侧102b观察的俯视图900b。图9a所示剖视图900a是沿俯视图900b中的线a-a’所截取。除了在俯视图900b中在第二开口808下面暴露出阱106而非如俯视图800b中那样暴露出经图案化硬掩模层804以外，俯视图900b与图8b所示俯视图800b相似。
如图10a所示剖视图1000a中所示，根据经图案化第二光刻胶层802执行使用第四蚀刻剂的第四蚀刻(例如，干蚀刻)以形成完整空腔1000f及局部空腔1000p。第四蚀刻剂对半导体衬底102的材料具有选择性。完整空腔1000f从半导体衬底的背侧102b延伸到半导体衬底的前侧102f。在一些实施例中，发生过蚀刻，且完整空腔1000f延伸到蚀刻终止层116的部分中。完整空腔1000f具有第三底表面1006，第三底表面1006位于相对于第一底表面906为第二距离d2处。局部空腔1000p延伸到阱106中而到达第四底表面1008，第四底表面1008位于相对于第二底表面908为第三距离d3处。由于阱106及光电二极管104都是由半导体衬底102的材料制成，因此第四蚀刻剂在阱106上的蚀刻速率与在光电二极管104上的蚀刻速率相同。因此，第二距离d2实质上等于第三距离d3。第一蚀刻到第三蚀刻必须恰当地进行到适宜的深度，从而使得当第四蚀刻在第二距离d2处终止时，完整空腔1000f从半导体衬底的背侧102b延伸到半导体衬底的前侧102f，而局部空腔从半导体衬底的背侧102b延伸到与fd节点108间隔开第一高度h1的第四底表面1008。第一高度h1为非零距离。在一些实施例中，第一高度可处于近似1微米到近似2微米的范围中。
在图10b中，示出从半导体衬底的背侧102b观察的俯视图1000b。图10a所示剖视图1000a是沿俯视图1000b中的线a-a’所截取。除了在俯视图1000b中在第一开口806之下的区域中暴露出蚀刻终止层116而非光电二极管104的被暴露出的第一部分以外，俯视图1000b与图9b所示俯视图900b相似。在俯视图1000b中，阱106的被暴露出的部分表示局部bdti结构124b所将位于的地点，且蚀刻终止层116的被暴露出的部分表示完整bdti结构124a所将位于的地点。
如图11所示剖视图1100中所示，在一些实施例中，通过例如平坦化(例如，化学机械平坦化)或化学剥除等移除工艺从半导体衬底的背侧102b移除经图案化硬掩模层904及经图案化第二光刻胶层802。在其他实施例(图中未示出)中，经图案化硬掩模层904及经图案化第二光刻胶层802可剩余在半导体衬底的背侧102b上且在未来的平坦化步骤期间被移除。在半导体衬底的背侧102b之上沉积介电填充材料1102，从而使得局部空腔1000p及完整空腔1000f都被介电填充材料1102完全地填充。在一些实施例中，介电填充材料为氧化物(例如，二氧化硅)。
如图12a所示剖视图1200a中所示，对半导体衬底的背侧102b执行平坦化工艺以移除介电填充材料1102。在其中在沉积介电填充材料1102之前未移除经图案化硬掩模层904及经图案化第二光刻胶层802的一些实施例(图中未示出)中，当对半导体衬底的背侧102b执行平坦化工艺以移除介电填充材料1102时，平坦化工艺也会移除经图案化硬掩模层904及经图案化第二光刻胶层802。在平坦化工艺之后，剩余的介电填充材料1102形成局部bdti结构124b及完整bdti结构124a。阱106的背侧表面、光电二极管104的背侧表面、完整bdti结构124a的背侧表面及局部bdti结构124b的背侧表面实质上共面。在一些实施例中，平坦化工艺可移除完整bdti结构124a的具有第一宽度w1的部分，从而得到例如图1所示剖视图100的实施例。
在图12b中，示出从半导体衬底的背侧102b观察的俯视图1200b。图12a所示剖视图1200a是沿俯视图1200b中的线a-a’所截取。通过双bdti结构124将像素区131与其他像素区隔离，双bdti结构124包括完整bdti结构124a及局部bdti结构124b。
在一些实施例中，接着在半导体衬底的背侧102b上制造光学俘获元件126，从而得到例如图2a至图2d中所说明的实施例。
图13说明形成具有双bdti结构的图像传感器的方法1300的一些实施例的流程图。
尽管在下文中方法1300是以一系列动作或事件进行说明及阐述，然而应知，此类动作或事件的所说明的次序不应被解释为具有限制性意义。举例来说，一些动作可以不同的次序发生和/或与除本文中所说明和/或阐述的动作或事件以外的其他动作或事件同步地发生。另外，可能并非需要所有所说明的动作来实作本文中所作说明的一个或多个方面或实施例。此外，本文中所绘示的一个或多个动作可以一个或多个单独的动作和/或阶段来施行。
在1302处，邻近于阱而形成光电二极管。图3说明与动作1302对应的一些实施例的剖视图300。
在1304处，形成浮动扩散(fd)节点，浮动扩散节点与半导体衬底的背侧间隔开且位于阱内。图4说明与动作1304对应的一些实施例的剖视图400。
在1306处，在半导体衬底的背侧上，在硬掩模层之上形成第一光刻胶层。图6说明与动作1306对应的一些实施例的剖视图600。
在1308处，根据第一光刻胶层执行第一蚀刻以在硬掩模层内界定开口。图7a及图7b分别说明与动作1308对应的剖视图700a及俯视图700b。
在1310处，移除第一光刻胶层且在硬掩模层之上形成第二光刻胶层。第二光刻胶层具有直接位于硬掩模层中的开口之上的第一开口及直接位于fd节点之上的第二开口。
在1312处，根据第二光刻胶层执行第二蚀刻以移除光电二极管的位于第一开口下方的部分，而不暴露出半导体衬底的前侧。图8a及图8b分别说明与动作1312对应的剖视图800a及俯视图800b。
在1314处，执行第三蚀刻以移除位于第二开口之下的硬掩模层。图9a及图9b分别说明与动作1314对应的剖视图900a及俯视图900b。
在1316处，执行第四蚀刻以移除阱及光电二极管的分别位于第二开口及第一开口下面的部分，从而分别形成局部空腔及完整空腔。完整空腔位于第一开口下面且从半导体衬底的背侧延伸到半导体衬底的前侧。局部空腔位于第二开口下面且具有通过阱而与fd节点间隔开的最底层表面。图10a及图10b分别说明与动作1316对应的剖视图1000a及俯视图1000b。
在1318处，在半导体衬底的背侧之上形成介电填充材料以完全地填充局部空腔及完整空腔。介电填充材料形成局部背侧深沟槽隔离(bdti)结构及完整bdti结构。图11及图12a分别说明与动作1318对应的剖视图1100及1200a。
因此，本发明实施例涉及一种具有被包括局部bdti结构及完整bdti结构的双bdti结构环绕且通过双bdti结构而彼此隔离的像素区的图像传感器的新结构及对应的方法。
因此，在一些实施例中，本发明涉及一种图像传感器，所述图像传感器包括：第一光电二极管，设置在半导体衬底中；第二光电二极管，设置在所述半导体衬底中；浮动扩散节点，沿所述半导体衬底的前侧设置在所述第一光电二极管与所述第二光电二极管之间；局部背侧深沟槽隔离(bdti)结构，在所述半导体衬底内设置在所述第一光电二极管与所述第二光电二极管之间，且从所述半导体衬底的背侧延伸，其中所述局部bdti结构与所述浮动扩散节点间隔开；以及完整bdti结构，从所述半导体衬底的所述背侧延伸到所述半导体衬底的所述前侧。
在一些实施例中，进一步包括：像素装置区，位于所述半导体衬底内，由所述第一光电二极管与所述第二光电二极管共享且与所述浮动扩散节点间隔开，其中所述局部背侧深沟槽隔离结构在所述像素装置区之下。
在一些实施例中，进一步包括：第一转移晶体管，位于所述第一光电二极管上方及所述完整背侧深沟槽隔离结构与所述局部背侧深沟槽隔离结构之间；以及第二转移晶体管，位于所述第二光电二极管上方及所述完整背侧深沟槽隔离结构与所述局部背侧深沟槽隔离结构之间。
在一些实施例中，所述局部背侧深沟槽隔离结构的宽度小于所述浮动扩散节点的最大宽度。
在一些实施例中，所述局部背侧深沟槽隔离结构直接接触所述完整背侧深沟槽隔离结构的一侧。
在一些实施例中，所述局部背侧深沟槽隔离结构及所述完整背侧深沟槽隔离结构一起邻接所述第一光电二极管的侧及所述第二光电二极管的侧。
在一些实施例中，所述局部背侧深沟槽隔离结构与所述完整背侧深沟槽隔离结构具有相同的最小宽度。
在一些实施例中，所述完整背侧深沟槽隔离结构具有沿所述半导体衬底的所述背侧的第一宽度及沿所述半导体衬底的所述前侧的第二宽度，且其中所述第一宽度大于所述第二宽度。
在一些实施例中，所述局部背侧深沟槽隔离结构在自身的整个高度上具有实质上相同的宽度。
在其他实施例中，本发明涉及一种图像传感器，所述图像传感器包括：多个像素区，设置在半导体衬底中；浮动扩散(fd)节点，从所述半导体衬底的前侧延伸到所述半导体衬底中，其中所述fd节点是在所述多个像素区之中共享；局部背侧深沟槽隔离(bdti)结构，从所述半导体衬底的背侧延伸，在所述fd节点之下，且与所述fd节点间隔开；以及完整bdti结构，从所述半导体衬底的所述背侧延伸到所述半导体衬底的所述前侧，其中所述多个像素区通过所述完整bdti结构及所述局部bdti结构而在侧向上彼此分隔开。
在一些实施例中，进一步包括：多个光电二极管，设置在所述半导体衬底内，其中所述多个光电二极管中的相应光电二极管位于所述多个像素区中的相应像素区内，其中所述多个光电二极管中的相应光电二极管被阱、所述局部背侧深沟槽隔离结构及所述完整背侧深沟槽隔离结构环绕。
在一些实施例中，所述局部背侧深沟槽隔离结构的外侧壁直接接触所述局部背侧深沟槽隔离结构的内侧壁。
在一些实施例中，进一步包括：像素装置区，耦合到所述浮动扩散节点且在侧向上与所述浮动扩散节点间隔开，其中所述局部背侧深沟槽隔离结构在所述像素装置区之下。
在一些实施例中，所述多个像素区包括多个转移晶体管，其中所述多个转移晶体管上覆在所述浮动扩散节点上，且其中所述多个转移晶体管通过所述完整背侧深沟槽隔离结构及所述局部背侧深沟槽隔离结构而彼此分隔开。
在再一些其他实施例中，本发明涉及一种形成图像传感器的方法，所述方法包括：在衬底内形成光电二极管；沿所述衬底的前侧形成与所述衬底的背侧间隔开的浮动扩散节点；在所述衬底的所述背侧上，在硬掩模层之上形成第一经图案化光刻胶层；根据所述第一经图案化光刻胶层对所述硬掩模层执行第一蚀刻，以在所述硬掩模层中、所述光电二极管之上形成第一开口；根据第二经图案化光刻胶层执行第二蚀刻，以移除所述衬底的位于所述第一开口下方的部分以及将位于所述浮动扩散节点之上的所述硬掩模层薄化；执行第三蚀刻，以在所述第一开口之下形成完整空腔以及在所述浮动扩散节点之上形成局部空腔，其中所述局部空腔与所述浮动扩散节点间隔开，且其中所述完整空腔从所述衬底的所述背侧延伸到所述衬底的所述前侧；以及以填充材料填充所述局部空腔及所述完整空腔。
在一些实施例中，在执行所述第三蚀刻之后且在填充所述局部空腔及所述完整空腔之前，移除所述硬掩模层及所述第二经图案化光刻胶层。
在一些实施例中，以所述填充材料填充所述局部空腔及所述完整空腔包括：在所述衬底的所述背侧之上沉积介电填充材料以填充所述局部空腔及所述完整空腔；以及对所述介电填充材料进行平坦化，以在所述局部空腔内形成局部背侧深沟槽隔离结构以及在所述完整空腔内形成完整背侧深沟槽隔离结构。
在一些实施例中，在所述第一蚀刻之后，所述硬掩模层中的所述第一开口具有第一宽度；以及在所述第二蚀刻之后，所述第二经图案化光刻胶层具有位于所述第一开口之上的第二开口，所述第二开口具有比所述第一宽度小的第二宽度。
在一些实施例中，所述第二经图案化光刻胶层接触所述衬底的侧壁。
在一些实施例中，所述局部空腔与所述完整空腔间隔开。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本发明的各个方面。所属领域中的技术人员应知，其可容易地使用本发明作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本发明的精神及范围，而且他们可在不背离本发明的精神及范围的条件下对其作出各种改变、代替及变更。
1.一种图像传感器，其特征在于，包括：
第一光电二极管，设置在半导体衬底中；
第二光电二极管，设置在所述半导体衬底中；
浮动扩散节点，沿所述半导体衬底的前侧设置在所述第一光电二极管与所述第二光电二极管之间；
局部背侧深沟槽隔离结构，在所述半导体衬底内设置在所述第一光电二极管与所述第二光电二极管之间，且从所述半导体衬底的背侧延伸，其中所述局部背侧深沟槽隔离结构与所述浮动扩散节点间隔开；以及
完整背侧深沟槽隔离结构，从所述半导体衬底的所述背侧延伸到所述半导体衬底的所述前侧。
2.根据权利要求1所述的图像传感器，其特征在于，进一步包括：
像素装置区，位于所述半导体衬底内，由所述第一光电二极管与所述第二光电二极管共享且与所述浮动扩散节点间隔开，其中所述局部背侧深沟槽隔离结构在所述像素装置区之下。
3.根据权利要求1所述的图像传感器，其特征在于，进一步包括：
第一转移晶体管，位于所述第一光电二极管上方及所述完整背侧深沟槽隔离结构与所述局部背侧深沟槽隔离结构之间；以及
第二转移晶体管，位于所述第二光电二极管上方及所述完整背侧深沟槽隔离结构与所述局部背侧深沟槽隔离结构之间。
4.根据权利要求1所述的图像传感器，其特征在于，所述局部背侧深沟槽隔离结构的宽度小于所述浮动扩散节点的最大宽度。
5.根据权利要求1所述的图像传感器，其特征在于，所述局部背侧深沟槽隔离结构直接接触所述完整背侧深沟槽隔离结构的一侧。
6.根据权利要求1所述的图像传感器，其特征在于，所述局部背侧深沟槽隔离结构及所述完整背侧深沟槽隔离结构一起邻接所述第一光电二极管的侧及所述第二光电二极管的侧。
7.根据权利要求1所述的图像传感器，其特征在于，所述局部背侧深沟槽隔离结构与所述完整背侧深沟槽隔离结构具有相同的最小宽度。
8.根据权利要求1所述的图像传感器，其特征在于，所述完整背侧深沟槽隔离结构具有沿所述半导体衬底的所述背侧的第一宽度及沿所述半导体衬底的所述前侧的第二宽度，且其中所述第一宽度大于所述第二宽度。
9.一种图像传感器，其特征在于，包括：
多个像素区，设置在半导体衬底中；
浮动扩散节点，从所述半导体衬底的前侧延伸到所述半导体衬底中，其中所述浮动扩散节点是在所述多个像素区之中共享；
局部背侧深沟槽隔离结构，从所述半导体衬底的背侧延伸，在所述浮动扩散节点之下，且与所述浮动扩散节点间隔开；以及
完整背侧深沟槽隔离结构，从所述半导体衬底的所述背侧延伸到所述半导体衬底的所述前侧，其中所述多个像素区通过所述完整背侧深沟槽隔离结构及所述局部背侧深沟槽隔离结构而在侧向上彼此分隔开。
10.一种形成图像传感器的方法，其特征在于，所述方法包括：
在衬底内形成光电二极管；
沿所述衬底的前侧形成与所述衬底的背侧间隔开的浮动扩散节点；
在所述衬底的所述背侧上，在硬掩模层之上形成第一经图案化光刻胶层；
根据所述第一经图案化光刻胶层对所述硬掩模层执行第一蚀刻，以在所述硬掩模层中及所述光电二极管之上形成第一开口；
根据第二经图案化光刻胶层执行第二蚀刻，以移除所述衬底的位于所述第一开口下方的部分以及将位于所述浮动扩散节点之上的所述硬掩模层薄化；
执行第三蚀刻，以在所述第一开口之下形成完整空腔以及在所述浮动扩散节点之上形成局部空腔，其中所述局部空腔与所述浮动扩散节点间隔开，且其中所述完整空腔从所述衬底的所述背侧延伸到所述衬底的所述前侧；以及
以填充材料填充所述局部空腔及所述完整空腔。
技术总结