本发明的实施例涉及图像传感器、半导体器件及其形成方法。
背景技术：
在各种消费电子和工业电子中都可以发现图像传感器。例如，数码相机、数字视频系统和诸如复印机、扫描仪等的其它图像捕获器件使用图像传感器捕获场景并且将该场景转换为图像。图像捕获器件中常用的一种图像传感器是固态图像传感器，诸如互补金属氧化物半导体(cmos)图像传感器。当固态图像传感器的像素阵列暴露于光时，像素阵列的光敏传感器将光转换成电压。随后测量由各个光敏传感器生成的电压，并且将该电压用于生成或重建图像。
技术实现要素：
本发明的一些实施例提供了一种图像传感器，包括：光敏传感器；浮置扩散节点；复位晶体管，包括耦合至所述浮置扩散节点的第一源极/漏极和耦合至第一电压源的第二源极/漏极；源极跟随器晶体管，包括耦合至所述浮置扩散节点的栅极和耦合至所述复位晶体管的所述第二源极/漏极的第一源极/漏极；以及第一细长接触件，接触所述复位晶体管的第二源极/漏极和所述源极跟随器晶体管的第一源极/漏极，其中：所述第一细长接触件在水平截面中具有第一尺寸，并且在所述水平截面中具有第二尺寸，所述第二尺寸垂直于所述第一尺寸，以及所述第二尺寸小于所述第一尺寸。
本发明的另一实施例提供了一种半导体器件，包括：第一栅极；第一侧壁间隔件，与所述第一栅极相邻；第一源极/漏极，其中，所述第一侧壁间隔件位于所述第一栅极和所述第一源极/漏极之间；第二栅极；第二侧壁间隔件，位于所述第一源极/漏极和所述第二栅极之间；以及第一接触件，接触所述第一源极/漏极并且位于所述第一侧壁间隔件和所述第二侧壁间隔件之间，其中：所述第一接触件接触所述第一侧壁间隔件或所述第二侧壁间隔件中的至少一个，以及所述第一接触件覆盖所述第一侧壁间隔件或所述第二侧壁间隔件中的至少一个。
本发明的又一实施例提供了一种形成半导体器件的方法，包括：形成第一栅极；形成与所述第一栅极相邻的第一侧壁间隔件；形成第一源极/漏极；在所述第一栅极、所述第一侧壁间隔件和所述第一源极/漏极上方形成介电层；蚀刻所述介电层以限定暴露所述第一侧壁间隔件和所述第一源极/漏极的接触凹槽；蚀刻通过所述接触凹槽暴露的所述第一侧壁间隔件；以及在所述接触凹槽中形成接触所述第一侧壁间隔件和所述第一源极/漏极的第一接触件。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是示出根据一些实施例的示例性光捕获器件的组件框图。
图2是示出根据一些实施例的示例性图像传感器的组件框图。
图3是示出根据一些实施例的像素簇和用于像素簇的读出电路的示意图。
图4是根据一些实施例的半导体器件的平面图，该半导体器件包括像素簇和用于该像素簇的读出电路。
图5至图9是根据一些实施例的处于各个制造阶段的半导体器件的图示。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
固态图像传感器，诸如cmos图像传感器，通常包括被布置为形成像素阵列的多个像素。各个像素包括光敏传感器，诸如光电晶体管、光电二极管等。在正常工作下，各个像素在积分时段和空闲时段之间切换。当像素处于积分时段中时，对像素实施一系列工艺以测量在积分时段期间累积的电荷。在像素已经实施一系列工艺并且测量了累积的电荷之后，像素进入空闲时段。虽然在空闲时段期间检测光并且将其转换为电荷，但是通常不测量像素处于空闲时段时生成的电荷或该电荷不用于生成图像。
图1是示出根据一些实施例的示例性光捕获器件100的组件框图。在一些实施例中，光捕获器件100被配置为将照射光捕获器件100的光105转换为代表光105的电信号。例如，在一些实施例中，由光捕获器件100的图像传感器110生成的电信号的电压与由图像传感器110检测的光105的量成比例。在一些实施例中，图像传感器110包括背照式图像传感器(bis)。示例性光捕获器件100尤其包括数字照相机、数字视频系统、扫描仪、复印机和数字地生成场景图像的其它器件。在一些实施例中，光捕获器件100包括被配置为测量指定的曝光时间的光的量的器件，但是不必配置为基于所测量的光105的量来生成图像。如本文所用，术语光105是指紫外线光谱、可见光谱和红外线光谱内的电磁辐射，其通常具有在约10纳米和约1毫米之间的波长。
在一些实施例中，光捕获器件100包括透镜115、光阑120、图像传感器110、图像处理器125和显示器130。在一些实施例中，透镜115对于光105基本上是透明的，并且被配置为保护图像传感器110或光捕获器件100的其它敏感电子器件，诸如免受灰尘、碎屑、指纹等的影响。在一些实施例中，透镜115被成形为折射光105，从而例如使光105会聚或发散。
在一些实施例中，光阑120被配置为控制图像传感器110对光105的曝光。即，在一些实施例中，光阑120调节从透镜115传递至图像传感器110的光105的量。作为实例，在一些实施例中，光阑120由多个可调节的鳍构成，这些鳍在光阑120的大致中心处形成光圈的形状。根据所需的曝光，调节一个或多个鳍以增加光圈，例如，允许更多的光105照射图像传感器110，或者减少光圈，例如，允许更少的光105照射图像传感器110。在一些实施例中，光阑120被配置为调节一个或多个鳍，从而使得当期望使图像传感器110遮挡为免受光105时，光圈被去除或完全关闭。
在一些实施例中，图像传感器110被配置为检测照射在图像传感器110的检测表面上的光105，并且将光105转换为电信号。例如，如关于图2进一步描述的，在一些实施例中，图像传感器110包括像素阵列。在一些实施例中，像素阵列的相应像素包括光敏传感器，诸如光电二极管或光电晶体管，其被配置为将光105转换成电荷。在一些实施例中，在积分时段期间生成的电荷被从像素中读出并且被测量以确定在积分时段期间照射光敏传感器的光的量。在一些实施例中，图像传感器110的像素阵列是固态像素阵列。在一些实施例中，图像传感器110的像素阵列是互补金属氧化物半导体阵列(cmos阵列)。
在一些实施例中，图像处理器125被配置为收集从像素阵列的相应像素产生的测量结果或模拟信号，并且基于测量结果生成或重建图像。在一些实施例中，图像处理器125被配置为将由图像传感器110输出的模拟信号转换为数字信号，该数字信号累积并且存储在存储器中。
在一些实施例中，显示器130被配置为显示由图像处理器125从检测的光105生成或重建的图像。因此，显示器130诸如向用户呈现光捕获器件100所聚焦的场景的渲染。
图2是示出了根据一些实施例的被配置为检测光105并且将光105转换为电荷的示例性图像传感器110的组件框图。
在一些实施例中，图像传感器110包括控制电路200、像素阵列205和读出组件210。在一些实施例中，控制电路200被配置为经由传输至像素215的控制信号来驱动像素阵列205的像素215。在一些实施例中，多个像素215耦合至相同的控制信道，控制信号通过该相同的控制信道在控制电路200和像素215之间传输。因此，将相同的控制信号施加到多个像素215。例如，在所示的实施例中，像素215布置在簇220中，每个簇包括四个像素215。在所示的实施例中，来自左上簇220的一个像素215和来自右上簇220的一个像素215耦合至相同的控制信道，并且因此接收相同的控制信号。
应该理解，所示出的实施例仅仅是用于簇像素的一种示例性布置，并且可以预期其它布置。例如，在一些实施例中，像素以行和列布置，并且控制电路200被配置用于逐行控制。即，在一些实施例中，经由第一控制信道传输的控制信号被配置为驱动第一行的像素215，经由第二控制信道传输的控制信号被配置为驱动第二行的像素215，等。因此，根据一些实施例，第一行的像素215共享共用控制信道，第二行的像素215共享共用控制信道，等。在一些实施例中，控制电路200被配置用于逐像素控制，从而使得控制电路200被配置成分别控制每个像素215。此外，尽管所示实施例每个簇具有四个像素215，但是可以布置任何数量的像素215以形成簇。
在一些实施例中，像素阵列205被配置为检测照射在像素阵列205的检测表面上的光并且将该光转换为电荷。例如，如关于图3进一步描述的，在一些实施例中，像素阵列205的相应像素215包括被配置为将光转换成电荷的光敏传感器。在一些实施例中，在像素215处于基于期望的曝光时间限定的积分时段时，在光敏传感器处累积的电荷例如用于生成在读出信道上方传输至读出组件210的读出信号。
在所示的实施例中，布置在同一簇220中的像素215共享共用读出信道，信号通过该共用读出信道从簇220内的像素215传输至读出组件210。例如，读出组件210被配置为读取各个像素215以确定由各个像素215测量的电荷量。在一些实施例中，读出组件210被配置为使用来自各个像素215的读出信号来实施相关双采样(cds)工艺，以确定由各个像素215测量的电荷量。在一些实施例中，读出组件210被配置为使用除cds工艺之外的其它读出工艺，或者代替cds工艺来使用以确定各个像素215所测量的电荷量。
在一些实施例中，少于簇220内的所有像素215共享共用读出信道。此外，可以预期其它配置。例如，在一些实施例中，其中像素以行和列布置，并且读出组件210被配置为逐列读出像素215。即，由第一列的像素215生成的读出信号通过第一读出信道传输，由第二列的像素215生成的读出信号通过第二读出信道传输，等。在一些实施例中，像素215逐像素地读出，其中没有两个像素共享读出信道。
图3是根据一些实施例的示出像素阵列205的像素215的簇220和读出组件210的与像素215的簇耦合的示例性读出电路300的示意图。在一些实施例中，读出组件210包括读出电路300的多个实例。例如，如果像素阵列205包括n个像素215，并且每个读出电路300由m个像素215共享，则读出组件210包括读出电路300的n/m个实例。在一些实施例中，m等于簇220的数量。例如，返回至图2，其示出了共享单个读出信道的相同簇220的像素215，读出电路300的数量可以等于簇220的数量。
在一些实施例中，每个像素215包括传输晶体管310和光敏传感器315。每个像素215被配置为测量或采样图像传感器110暴露于其的光。更具体地，例如，每个像素215被配置为将照射像素215的光转换为电荷，该电荷被测量为近似在例如积分时段或采样时段期间照射像素215的光的量。在一些实施例中，光敏传感器315包括光电二极管。在一些实施例中，光敏传感器315包括光电晶体管。
在一些实施例中，读出电路300包括晶体管。晶体管具有源极/漏极。通常，取决于晶体管在电路中的定向方式和电流流动的方向，源极/漏极中的一个作为漏极而另一源极/漏极作为源极。术语“源极/漏极”一般是指可以用作晶体管的源极或漏极的源极/漏极中的一个。此外，尽管以下具体提及了晶体管的漏极和源极，但是在一些实施例中，漏极和源极的位置相反。即，在一些实施例中，下面称为晶体管的漏极可以替代地为晶体管的源极，并且在一些实施例中，下面称为晶体管的源极可以替代地为晶体管的漏极。
在一些实施例中，读出电路300包括复位(res)晶体管320、源极跟随器(sf)晶体管325和行选择(rs)晶体管330。在一些实施例中，传输晶体管310、复位晶体管320、源极跟随器晶体管325或行选择晶体管330中的一个或多个包括n型金属氧化物半导体(nmos)晶体管。在一些实施例中，当逻辑高电压被施加到nmos晶体管的栅极时，nmos晶体管导通或启用，从而形成从nmos晶体管的源极至nmos晶体管的漏极的连接。在一些实施例中，传输晶体管310、复位晶体管320、源极跟随器晶体管325或行选择晶体管330中的一个或多个包括p型金属氧化物半导体(pmos)晶体管。在一些实施例中，当将逻辑低电压(诸如接地)施加到pmos晶体管的栅极时，pmos晶体管导通或启用，从而形成从pmos晶体管的源极至pmos晶体管的漏极的连接。如本文所使用的，启用晶体管包括向晶体管的栅极施加适当的电压以在晶体管的源极和漏极之间产生导电沟道。
在一些实施例中，复位晶体管320的漏极320d耦合至第一电压源335，vdd。在一些实施例中，传输晶体管310的漏极310d在浮置扩散(fd)节点340处耦合至复位晶体管320的源极320s。在一些实施例中，传输晶体管310的源极310s耦合至相关的光敏传感器315的第一端子315a。在一些实施例中，光敏传感器315的第二端子315b耦合至第二电压源345，vss。在一些实施例中，第二电压源345包括接地。在一些实施例中，源极跟随器晶体管325的漏极325d耦合至第一电压源335。在一些实施例中，源极跟随器晶体管325的源极325s耦合至行选择晶体管330的漏极330d。在一些实施例中，源极跟随器晶体管325的栅极325g耦合至fd节点340。在一些实施例中，在耦合至行选择晶体管330的源极330s的输出端子350处生成用于读出电路300的输出信号vout。
在一些实施例中，传输晶体管的栅极310g、复位晶体管320的栅极320g和行选择晶体管330的栅极330g耦合至图2的控制电路200，以接收控制信号以启用读出操作并且选择正被读取的像素215。在一些实施例中，控制电路200通过启用复位晶体管320将fd节点340耦合至第一电压源335来复位fd节点340。
在一些实施例中，控制电路200通过将逻辑信号提供给栅极310g以启用选择的传输晶体管310，并且通过将逻辑信号提供给栅极330g以启用行选择晶体管330，来读取特定像素215。像素215的输出，诸如指示积分时段期间测量的电荷量的读出信号，例如，通过fd节点340从像素215输出至读出电路300。在一些实施例中，启用选择的传输晶体管310将累积在相关的光敏传感器315上的电荷转移至fd节点340。在一些实施例中，转移的电荷在源极跟随器晶体管325的栅极325g上产生电压，从而基于fd节点340处的电压在源极跟随器晶体管325的源极325s上生成电压。在一些实施例中，启用行选择晶体管330允许在输出端子350处读取源极跟随器晶体管325的源极325s处的电压。
如关于图4进一步描述的，根据一些实施例，为复位晶体管320的源极320s提供接触件355，以允许与fd节点340互连。在一些实施例中，为复位晶体管320的漏极320d和源极跟随器晶体管325的漏极325d提供接触件360，以允许与第一电压源335互连。在一些实施例中，复位晶体管320的漏极320d和源极跟随器晶体管325的漏极325d包括共享漏极。在一些实施例中，为行选择晶体管330的源极330s提供接触件365，以允许与输出端子350互连。在一些实施例中，接触件355、360、365中的至少一个包括在水平截面中具有大于第二尺寸375的第一尺寸370的细长接触件。
图4是根据一些实施例的包括像素215的簇220和读出电路300的半导体器件400的平面图。在一些实施例中，复位晶体管320在半导体器件400的器件区域405中定位为与源极跟随器晶体管325相邻。在一些实施例中，行选择晶体管330在器件区域405中定位为与源极跟随器晶体管325相邻。在一些实施例中，源极跟随器晶体管325定位在复位晶体管320和行选择晶体管330之间。根据一些实施例，像素215定位在半导体器件400的阵列区域410中。在一些实施例中，光敏传感器315以网格布置定位，其中，fd节点340定位在网格的中心部分。传输晶体管310的栅极310g定位在相关的光敏传感器315上方的阵列区域410中。在一些实施例中，隔离结构420定位为与复位晶体管的源极320s相邻。在一些实施例中，隔离结构425定位为与行选择晶体管330的源极330s相邻。
根据一些实施例，节点接触件340c接触fd节点340。在一些实施例中，电源接触件345c接触光敏传感器315以允许与第二电压源345互连。在一些实施例中，栅极接触件310c接触传输晶体管310的栅极310g。在一些实施例中，栅极接触件320c接触复位晶体管320的栅极320g。在一些实施例中，栅极接触件325c接触源极跟随器晶体管325的栅极325g。在一些实施例中，栅极接触件330c接触行选择晶体管330的栅极330g。在一些实施例中，接触件355定位在复位晶体管320的源极320s上方并且接触复位晶体管320的源极320s。在一些实施例中，接触件360定位在复位晶体管320的漏极320d和源极跟随器晶体管325的漏极325d上方并且接触复位晶体管320的漏极320d和源极跟随器晶体管325的漏极325d。在一些实施例中，接触件365定位在行选择晶体管330的源极330s上方并且接触行选择晶体管330的源极330s。在一些实施例中，接触件310c、320c、325c、330c定位在栅极310g、320g、325g、330g上方的介电层中。在一些实施例中，接触件340c、345c、355、360、365定位在介电层中，该介电层定位在栅极310g、320g、325g、330g的至少一个上方或邻近栅极310g、320g、325g、330g的至少一个。
根据一些实施例，接触件355、360、365中的至少一个包括在水平截面中具有大于第二尺寸375的第一尺寸370的细长接触件。如本文中所使用的，水平截面是指在与半导体层415的顶面平行的平面处的器件的截面，如图5所示。因此，根据一些实施例，在图4所示的平面图中，接触件355、360、365中的至少一个包括细长接触件，该细长接触件的第一尺寸大于第二尺寸。
在一些实施例中，第一尺寸和第二尺寸之间的比率在约1.2和10之间。在一些实施例中，栅极接触件310c、320c、325c、330c中的至少一个在水平截面中的第二尺寸大于接触件355、360、365中的至少一个在相同方向上的第二尺寸。在一些实施例中，栅极接触件310c、320c、325c、330c中的至少一个在水平截面中的第一尺寸小于接触件355、360、365中的至少一个在相同方向上的第一尺寸。在一些实施例中，接触件310c、320c、325c、330c、340c、345c、355、360、365的水平截面面积大致相同，从而提供大致相等的接触件体积。然而，接触件355、360、365中的至少一个的细长截面允许相邻结构更紧密地定位在一起，从而减小了读出电路300的占位面积。在接触件355为细长的一些实施例中，与其中接触件355的第一尺寸等于接触件355的第二尺寸的实施方式相比，在隔离结构420和复位晶体管320的栅极320g之间的间隔减小。在接触件360为细长的一些实施例中，与其中接触件360的第一尺寸等于接触件360的第二尺寸的实施方式相比，源极跟随器晶体管325的栅极320g和栅极325g之间的间隔减小。在接触件365为细长的一些实施例中，与其中接触件365的第一尺寸等于接触件365的第二尺寸的实施方式相比，隔离结构425和行选择晶体管330的栅极330g之间的间隔减小。在一些实施例中，接触件355、360、365中的至少一个的细长截面允许在不增加接触件电阻的情况下减小间隔。在一些实施例中，细长接触件具有矩形水平截面形状。在一些实施例中，细长接触件具有椭圆形的水平截面形状。在一些实施例中，在节点接触件340c和接触件355之间、在接触件360和第一电压源335之间以及在接触件365和输出端子350之间的互连定位在形成在接触件355、360、365上方的介电层中。
图5至图9是根据一些实施例的处于制造的各个阶段的半导体器件400的图示。图5至图9是沿着图4中的线“x-x”的穿过器件区域405截取的半导体器件400的截面图。在一些实施例中，半导体器件400包括形成在半导体层415上方的多个层。在一些实施例中，半导体层415是包括外延层、单晶半导体材料中的至少一个的衬底的一部分，该单晶半导体材料诸如但不限于si、ge、sige、ingaas、gaas、insb、gap、gasb、inalas、gasbp、gaassb和inp、绝缘体上硅(soi)结构、晶圆或由晶圆形成的管芯。
根据一些实施例，在器件区域405中的半导体层415中和上方形成复位晶体管320、源极跟随器晶体管325和行选择晶体管330。在一些实施例中，栅极320g、325g、330g形成在半导体层415上方。在一些实施例中，栅极320g、325g、330g包括栅极绝缘层和栅电极。
根据一些实施例，通过形成栅极绝缘层、位于栅极绝缘层上方的层牺牲电极材料以及位于牺牲电极材料上方的硬掩模层来形成栅极320g、325g、330g。在一些实施例中，实施图案化工艺以图案化对应于要形成的栅极320g、325g、330g的图案的硬掩模层，并且使用图案化的硬掩模层实施蚀刻工艺以蚀刻牺牲电极层和栅极绝缘层以限定栅极320g、325g、330g。在一些实施例中，牺牲电极材料包括多晶硅。在一些实施例中，硬掩模层的剩余部分在栅极320g、325g、330g上方形成覆盖层430。在一些实施例中，栅极绝缘层包括硅和氧。在一些实施例中，栅极绝缘层包括高k介电材料。如本文所用，术语“高k电介质”是指具有大于或等于约3.9的介电常数k的材料，该介电常数是sio2的k值。高k介电层的材料可以是任何合适的材料。高k介电层的材料的实例包括但不限于al2o3、hfo2、zro2、la2o3、tio2、srtio3、laalo3、y2o3、al2oxny、hfoxny、zroxny、la2oxny、tioxny、srtioxny、laaloxny、y2oxny、sion、sinx、它们的硅酸盐及它们的合金。x的每个值独立地从0.5至3，并且y的每个值独立地从0至2。
在一些实施例中，实施替换工艺以去除牺牲材料和栅绝缘层并且形成包括替换栅绝缘层和替换栅电极的替换栅极。在一些实施例中，替换栅电极包括金属填充材料。在一些实施例中，替换栅电极包括形成在栅极绝缘层上方的导电功函材料层，并且金属填充材料形成在功函材料层上方。在一些实施例中，功函材料层包括p型功函材料层，诸如tin、tan、ru、mo、al、wn、zrsi2、mosi2、tasi2、nisi2、wn中的至少一种或其它合适的p型功函材料。在一些实施例中，功函材料层包括n型功函金属，诸如ti、ag、taal、taalc、tialn、tac、tacn、tasin、mn、zr中的至少一种或其它合适的n型功函材料。在一些实施例中，功函材料层包括多个层。在一些实施例中，金属填充材料包括钨(w)或其它合适的材料。在一些实施例中，通过以下工艺的至少一种来沉积栅绝缘层和栅电极的材料：热氧化、化学氧化、化学汽相沉积(cvd)(包括低压cvd(lpcvd)、等离子增强cvd(pecvd)、超高真空cvd(uhvcvd)、减压cvd(rpcvd))、原子层沉积(ald)、物理汽相沉积、脉冲激光沉积、溅射、蒸发沉积、汽相外延(vpe)、分子束外延(mbe)、液相外延(lpe)、电镀、化学镀或其它适用技术。
在一些实施例中，侧壁间隔件435形成为与栅极320g、325g、330g相邻。在一些实施例中，通过在栅极320g、325g、330g上方沉积间隔件层并且实施各向异性蚀刻工艺以去除间隔件层的位于覆盖层430和半导体层415的水平表面上面的部分，来形成侧壁间隔件层435。在一些实施例中，侧壁间隔件435包括与覆盖层430相同的材料成分。在一些实施例中，侧壁间隔件435包括氮和硅。在一些实施例中，侧壁间隔件435包括硅和氧。在一些实施例中，侧壁间隔件435包括硅和碳。在一些实施例中，使用侧壁间隔件435和栅极320g、325g、330g作为注入掩模，实施注入工艺以限定半导体层415中的源极320s、325s、330s和漏极320d、325d、330d。
在一些实施例中，在栅极320g、325g、330g之间和上方形成介电层440。在一些实施例中，实施沉积工艺以形成介电层440。在一些实施例中，介电层440包括二氧化硅或低k材料。在一些实施例中，介电层440包括一个或多个低k介电材料层。低k介电材料的k值(介电常数)低于3.9。一些低k介电材料具有低于约3.5的k值，并且可以具有低于约2.5的k值。用于介电层440的材料包括si、o、c或h中的至少一种(诸如sicoh和sioc)，或者其它合适的材料。诸如聚合物的有机材料可以用于介电层440。在一些实施例中，介电层440包括含碳材料、有机硅酸盐玻璃、含致孔剂材料或它们的组合的一层或多层。在一些实施例中，介电层440还可包括氮。介电层440可以通过使用例如pecvd、lpcvd、原子层cvd(alcvd)或旋涂技术中的至少一种来形成。在使用pecvd形成介电层440的一些实施例中，介电层440在约25℃至约400℃的范围内的衬底温度和小于100torr的压力下沉积。
参考图6，根据一些实施例，在介电层440上方形成图案化的掩模层445。在一些实施例中，接触开口445a、445b、445c限定在图案化的掩模层445中。在一些实施例中，图案化的掩模层445包括一起限定掩模堆叠件的多个单独形成的层。在一些实施例中，图案化的掩模层445包括通过以下中的至少一种形成在介电层440上方的硬掩模层：cvd、lpcvd、pecvd、uhvcvd、rpcvd、ald、物理汽相沉积、脉冲激光沉积、溅射、蒸发沉积、vpe、mbe、lpe或其它适用技术。在一些实施例中，硬掩模层包括硅和氮。在一些实施例中，图案化的掩模层445包括形成在硬掩模层上方的底部抗反射涂层(barc)。在一些实施例中，barc层是使用旋涂工艺施加的聚合物层。在一些实施例中，图案化的掩模层445包括形成在barc层上方的有机平坦化层(opl)。在一些实施例中，opl层包括使用旋涂工艺施加的光敏有机聚合物。在一些实施例中，opl层包括介电层。在一些实施例中，图案化的掩模层445包括形成在opl层上方的光刻胶层。在一些实施例中，通过旋转、喷涂或其它可应用技术中的至少一种来形成光刻胶层。在一些实施例中，光刻胶层包括电磁辐射敏感材料，并且光刻胶层的诸如溶解度的性质受电磁辐射影响。光刻胶层是负光刻胶或正光刻胶。在一些实施例中，由opl层的被图案化光刻胶层的电磁辐射所照射的部分受到影响，以改变opl层的被照射部分相对于未照射部分的蚀刻选择性。参考图6，通过使用辐射源和掩模版曝光光刻胶层以在光刻胶层中限定图案来图案化该图案化的掩模层445。在一些实施例中，去除光刻胶层的暴露部分以限定图案化的光刻胶层。在一些实施例中，使用图案化的光刻胶层作为模板，蚀刻下面的opl层、barc层和硬掩模层，以形成图案化的掩模层445，并且通过接触开口445a、445b、445c暴露介电层的部分。
参考图7，去除由接触开口445a、445b、445c暴露并且位于接触开口445a、445b、445c下面的介电层440的部分，以在介电层440中限定接触凹槽440a、440b、440c。在一些实施例中，实施蚀刻工艺以去除介电层440的部分。在一些实施例中，接触凹槽440a、440b、440c具有与图3所示的接触件355、360、365相对应的细长水平截面形状。在一些实施例中，接触凹槽440a、440b、440c仅暴露侧壁间隔件435的宽度450的部分。在一些实施例中，接触凹槽440a、440b、440c不暴露覆盖层430。
参考图8，根据一些实施例，侧壁间隔件435的暴露在接触凹槽440a、440b、440c中的部分是凹进的。在一些实施例中，实施蚀刻工艺以去除侧壁间隔件435的部分。在一些实施例中，蚀刻工艺控制为使得侧壁间隔件435的去除部分仅延伸从侧壁间隔件435的上表面截取的侧壁间隔件435的高度435h的部分435r。在一些实施例中，用于蚀刻侧壁间隔件435的工艺包括垂直蚀刻，并且垂直蚀刻的持续时间选择为使得仅侧壁的部分被去除。在一些实施例中，侧壁间隔件435和覆盖层430包括不同的材料，以允许侧壁间隔件435的选择性蚀刻，同时在不对准可能导致覆盖层430通过开口445a、445b、445c中的至少一个至少部分地暴露的情况下保留覆盖层430。在一些实施例中，部分435r的高度包括在0％和90％之间的侧壁间隔件435的高度435h。根据一些实施例，去除侧壁间隔件435的部分增加了接触开口445a、445b、445c的体积。根据一些实施例，使侧壁间隔件435凹进小于90％避免了在与半导体层415中限定的源极320s、330s或漏极320d、325d的界面处的接触开口445a、445b、445c的加宽。
在一些实施例中，侧壁间隔件435的部分在去除介电层440的部分的同时凹进。在一些实施例中，介电层440的材料成分不同于侧壁间隔件435的材料成分。例如，介电层440可以包括氧化硅，并且侧壁间隔件435可以包括氮化硅。在一些实施例中，由于材料成分的差异，以比侧壁间隔件435更快的速率蚀刻介电层440。在一些实施例中，由于蚀刻速率的这种差异，在仅使侧壁间隔件435的部分凹进之后，暴露介电层440下面的源极320s、330s和漏极320d、325d，使得侧壁间隔件435的被去除的部分仅延伸侧壁间隔件435的高度435h的部分435r。在一些实施例中，蚀刻工艺在介电层440下面的将暴露的源极320s、330s和漏极320d、325d上结束。
参考图9，去除图案化的掩模层445，并且在接触开口445a、445b、445c中形成接触件355、360、365。在一些实施例中，实施蚀刻工艺以去除图案化的掩模层445。在一些实施例中，接触件355、360、365包括金属。在一些实施例中，接触件355、360、365包括金属硅化物。在一些实施例中，接触件355、360、365覆盖相关的侧壁间隔件435的量为侧壁间隔件的底边缘和相邻的栅极320g、325g、330g之间的距离的约1-30％。在一些实施例中，小于30％的覆盖量避免了与栅极320g、326g、330g的寄生电容的增加或由于重叠误差而导致至栅极320g、326g、330g中的一个的短路。在一些实施例中，接触件355、360、365通过侧壁间隔件435与覆盖层430横向地间隔开。在一些实施例中，接触件355、360、365中的至少一个接触侧壁间隔件435而不接触覆盖层430的上表面。在一些实施例中，介电层440的部分将覆盖层430的上表面与相关的接触件355、360、365的侧壁分隔开。
根据一些实施例，形成另一图案化蚀刻掩模，该另一图案化蚀刻掩模具有位于栅极320g、325g、330g上方的开口，并且实施蚀刻工艺以形成用于图4中所示的接触件310c、320c、325c、330c、340c、345c的接触凹槽。在一些实施例中，图案化的掩模层445包括用于接触件355、360、365以及接触件310c、320c、325c、330c、340c、345c的开口。
根据一些实施例，与其中所有接触件310c、320c、325c、330c、340c、345c、355、360、365具有相同的第二尺寸375的实施方式相比，诸如接触件355、360、365中的至少一个的细长接触件的较窄的第二尺寸375允许减小在复位晶体管320和源极跟随器晶体管325之间的间隔，减小了读出电路300的占位面积。在一些实施例中，较窄的第二尺寸允许减小复位晶体管320的隔离结构420和源极320s之间的间隔以及减小行选择晶体管330的隔离结构425和源极330s之间的间隔，进一步减少了读出电路300的占位面积。
根据一些实施例，提供了图像传感器，该图像传感器包括光敏传感器、浮置扩散节点、复位晶体管和源极跟随器晶体管。复位晶体管包括耦合至浮置扩散节点的第一源极/漏极和耦合至第一电压源的第二源极/漏极。源极跟随器晶体管包括耦合至浮置扩散节点的栅极和耦合至复位晶体管的第二源极/漏极的第一源极/漏极。第一细长接触件接触复位晶体管的第二源极/漏极和源极跟随器晶体管的第一源极/漏极。第一细长接触件在水平截面中具有第一尺寸，并且在水平截面中具有第二尺寸。第二尺寸垂直于第一尺寸，并且第二尺寸小于第一尺寸。
根据一些实施例，图像传感器包括传输晶体管，该传输晶体管包括耦合至光敏传感器的第一源极/漏极和耦合至浮置扩散节点的第二源极/漏极。
根据一些实施例，图像传感器包括第二细长接触件，其接触复位晶体管的第一源极/漏极和浮置扩散节点。第二细长接触件在水平截面中具有第三尺寸，并且在水平截面中具有第四尺寸。第三尺寸垂直于第四尺寸，并且第四尺寸小于第三尺寸。
根据一些实施例，图像传感器包括与复位晶体管的栅极相邻的第一侧壁间隔件和与源极跟随器晶体管的栅极相邻的第二侧壁间隔件。第一细长接触件位于第一侧壁间隔件或第二侧壁间隔件中的至少一个上面。
根据一些实施例，第一细长接触件接触第一侧壁间隔件或第二侧壁间隔件中的至少一个。
根据一些实施例，提供了半导体器件，该半导体器件包括第一栅极、与第一栅极相邻的第一侧壁间隔件以及第一源极/漏极。第一侧壁间隔件位于第一栅极和第一源极/漏极之间。该半导体器件包括第二栅极、位于第一源极/漏极与第二栅极之间的第二侧壁间隔件，以及接触第一源极/漏极并且位于第一侧壁间隔件和第二侧壁间隔件之间的第一接触件。第一接触件接触第一侧壁间隔件或第二侧壁间隔件中的至少一个，并且第一接触件位于第一侧壁间隔件或第二侧壁间隔件中的至少一个上面。
根据一些实施例，第一接触件在水平截面中具有第一尺寸，并且在水平截面中具有第二尺寸，第一尺寸垂直于第二尺寸，并且第二尺寸小于第一尺寸。
根据一些实施例，半导体器件包括接触第一栅极的第一栅极接触件。第一栅极接触件具有大于第一细长接触件的第二尺寸的第三尺寸，并且第三尺寸在与第二尺寸相同的方向上延伸。
根据一些实施例，第一栅极接触件具有小于第一细长接触件的第一尺寸的第四尺寸，并且第四尺寸在与第一尺寸相同的方向上延伸。
根据一些实施例，半导体器件包括定位在第一栅极的顶面上方的覆盖层。第一接触件通过第一侧壁间隔件与覆盖层间隔开。
根据一些实施例，第一接触件接触第一侧壁间隔件和第二侧壁间隔件，并且第一接触件位于第一侧壁间隔件和第二侧壁间隔件上面。
根据一些实施例，该半导体器件包括第二源极/漏极、与第一栅极相邻并且位于第二源极/漏极和第一栅极之间的第三侧壁间隔件、与第二源极/漏极相邻的隔离结构，以及接触第一侧壁间隔件的第二接触件。第二源极/漏极位于第三侧壁间隔件和隔离结构之间。第二接触件在水平截面中具有第三尺寸，并且在水平截面中具有第四尺寸。第三尺寸垂直于第四尺寸，并且第四尺寸小于第三尺寸。
根据一些实施例，第一接触件具有矩形水平截面或椭圆形水平截面中的一种。
根据一些实施例，用于形成半导体器件的方法包括形成第一栅极。形成与第一栅极相邻的第一侧壁间隔件。形成第一源极/漏极。在第一栅极、第一侧壁间隔件和第一源极/漏极上方形成介电层。蚀刻介电层以限定暴露第一侧壁间隔件和第一源极/漏极的接触凹槽。蚀刻通过接触凹槽暴露的第一侧壁间隔件。在接触凹槽中形成接触第一侧壁间隔件和第一源极/漏极的第一接触件。
根据一些实施例，第一接触件位于第一侧壁间隔件上面。
根据一些实施例，第一接触件在水平截面中具有第一尺寸，并且在水平截面中具有第二尺寸。第一尺寸垂直于第二尺寸，并且第二尺寸小于第一尺寸。
根据一些实施例，该方法包括形成与第一栅极相邻的第二侧壁间隔件以及形成第二源极/漏极，其中第二侧壁间隔件位于第一栅极和第二源极/漏极之间。形成与第二源极/漏极相邻的隔离结构，并且形成接触第二源极/漏极和第二间隔件的第二接触件。第二接触件在水平截面中具有第三尺寸，并且在水平截面中具有第四尺寸。第三尺寸垂直于第四尺寸，并且第四尺寸小于第三尺寸。
根据一些实施例，该方法包括形成接触第一栅极的第一栅极接触件。第一栅极接触件具有大于第一接触件的第二尺寸的第三尺寸，并且第三尺寸在与第二尺寸相同的方向上延伸。第一栅极接触件具有小于第一接触件的第一尺寸的第四尺寸，并且第四尺寸在与第一尺寸相同的方向上延伸。
根据一些实施例，第一侧壁间隔件的被去除的部分延伸小于第一侧壁间隔件的高度的90％。
根据一些实施例，第一接触件覆盖第一侧壁间隔件的宽度的1％和30％之间。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。
尽管已经用特定于结构特征或方法论步骤的语言描述了主题，但是应该理解，所附权利要求的主题不必限于上述特定特征或步骤。而是，上述特定特征和步骤被公开为实现至少一些权利要求的示例性形式。
在此提供实施例的各个操作。描述某些或所有操作的顺序不应解释为暗示这些操作必定与顺序有关。受益于该描述，将意识到可选的顺序。此外，应该理解，不是所有操作对本文提供的每个实施例都是需要的。另外，应该理解，在一些实施例中，不是所有操作都是必需的。
应该理解，本文所描绘的层、部件、元件等以相对于彼此的特定尺寸诸如结构尺寸或方向示出。例如，为了简单和清楚的目的，并且在一些实施例中，其实际尺寸与本文所示的尺寸实质上不同。另外，存在用于形成本文提到的层、区域、部件、元件等的多种技术，例如，诸如蚀刻技术、平坦化技术、注入技术、掺杂技术、旋涂技术、溅射技术、生长技术或诸如化学汽相沉积(cvd)的沉积技术中的至少一种。
而且，“示例性”在本文中用来表示用作示例、实例、说明等，并且不一定是有利的。如在本申请中使用的，“或”旨在表示包括性的“或”而不是排它性的“或”。此外，在本申请和所附权利要求书中使用的“一个”和“一种”通常被解释为意指“一个或多个”，除非另有说明或从上下文清楚地针对单数形式。另外，a和b等中的至少一个通常是指a或b或a和b两者。此外，就使用“包括”、“有”、“具有”、“与”或其变体的程度而言，这些术语旨在以类似于术语“包含”的方式包括在内。另外，除非另有说明，否则“第一”、“第二”等不意图暗示时间方面、空间方面、顺序等。相反，此类术语仅用作部件、元件、项目等的标识符、名称等。例如，第一元件和第二元件通常对应于元件a和元件b或两个不同或两个相同的元件或同一的元件。
而且，尽管已经相对于一个或多个实施方式示出和描述了本发明，但是基于对本说明书和附图的阅读和理解，本领域的其它普通技术人员将想到等同的变更和修改。本发明包括所有这样的修改和变更，并且仅由所附权利要求的范围限制。特别是关于上述组件(例如元件、资源等)实施的各种功能，除非另外指出，否则用于描述这样的组件的术语旨在与实施所描述的组件的指定功能的任何组件相对应(例如，在功能上等同)，即使在结构上不等同于所公开的结构。此外，尽管可能已经仅针对多种实施方式中的一种实施方式公开了本发明的特定特征，但是根据任何给定的或特定的应用可能期望的和有利的，这种特征可以与其它实施方式的一个或多个其它特征组合。
1.一种图像传感器，包括：
光敏传感器；
浮置扩散节点；
复位晶体管，包括耦合至所述浮置扩散节点的第一源极/漏极和耦合至第一电压源的第二源极/漏极；
源极跟随器晶体管，包括耦合至所述浮置扩散节点的栅极和耦合至所述复位晶体管的所述第二源极/漏极的第一源极/漏极；以及
第一细长接触件，接触所述复位晶体管的第二源极/漏极和所述源极跟随器晶体管的第一源极/漏极，其中：
所述第一细长接触件在水平截面中具有第一尺寸，并且在所述水平截面中具有第二尺寸，
所述第二尺寸垂直于所述第一尺寸，以及
所述第二尺寸小于所述第一尺寸。
2.根据权利要求1所述的图像传感器，包括：
传输晶体管，包括耦合至所述光敏传感器的第一源极/漏极和耦合至所述浮置扩散节点的第二源极/漏极。
3.根据权利要求1所述的图像传感器，包括：
第二细长接触件，接触所述复位晶体管的第一源极/漏极和所述浮置扩散节点，其中：
所述第二细长接触件在所述水平截面中具有第三尺寸，并且在所述水平截面中具有第四尺寸，
所述第三尺寸垂直于所述第四尺寸，以及
所述第四尺寸小于所述第三尺寸。
4.根据权利要求1所述的图像传感器，包括：
第一侧壁间隔件，与所述复位晶体管的栅极相邻；以及
第二侧壁间隔件，与所述源极跟随器晶体管的栅极相邻，
其中，所述第一细长接触件覆盖所述第一侧壁间隔件或所述第二侧壁间隔件中的至少一个。
5.根据权利要求4所述的图像传感器，其中，所述第一细长接触件接触所述第一侧壁间隔件或所述第二侧壁间隔件中的至少一个。
6.一种半导体器件，包括：
第一栅极；
第一侧壁间隔件，与所述第一栅极相邻；
第一源极/漏极，其中，所述第一侧壁间隔件位于所述第一栅极和所述第一源极/漏极之间；
第二栅极；
第二侧壁间隔件，位于所述第一源极/漏极和所述第二栅极之间；以及
第一接触件，接触所述第一源极/漏极并且位于所述第一侧壁间隔件和所述第二侧壁间隔件之间，其中：
所述第一接触件接触所述第一侧壁间隔件或所述第二侧壁间隔件中的至少一个，以及
所述第一接触件覆盖所述第一侧壁间隔件或所述第二侧壁间隔件中的至少一个。
7.根据权利要求6所述的半导体器件，其中：
所述第一接触件在水平截面中具有第一尺寸，并且在所述水平截面中具有第二尺寸，
所述第一尺寸垂直于所述第二尺寸，以及
所述第二尺寸小于所述第一尺寸。
8.根据权利要求7所述的半导体器件，包括：
第一栅极接触件，接触所述第一栅极，其中：
所述第一栅极接触件具有大于所述第一接触件的所述第二尺寸的第三尺寸，以及
所述第三尺寸沿着与所述第二尺寸相同的方向延伸。
9.根据权利要求8所述的半导体器件，其中：
所述第一栅极接触件具有小于所述第一接触件的所述第一尺寸的第四尺寸，以及
所述第四尺寸沿着与所述第一尺寸相同的方向延伸。
10.一种形成半导体器件的方法，包括：
形成第一栅极；
形成与所述第一栅极相邻的第一侧壁间隔件；
形成第一源极/漏极；
在所述第一栅极、所述第一侧壁间隔件和所述第一源极/漏极上方形成介电层；
蚀刻所述介电层以限定暴露所述第一侧壁间隔件和所述第一源极/漏极的接触凹槽；
蚀刻通过所述接触凹槽暴露的所述第一侧壁间隔件；以及
在所述接触凹槽中形成接触所述第一侧壁间隔件和所述第一源极/漏极的第一接触件。
技术总结