本发明涉及半导体器件和制造半导体器件的方法。
背景技术：
至今为止，典型地利用硅（si）半导体材料来制造在功率电子应用中所使用的晶体管。用于功率应用的常见晶体管器件包括sicoolmos®、si功率mosfet、以及si绝缘栅双极型晶体管（igbt）。更新近地，已经考虑碳化硅（sic）功率器件。iii族氮化物半导体器件、诸如氮化镓（gan）器件现在正新兴作为用于承载大电流、支持高电压、以及提供非常低的导通电阻和快速开关时间的有吸引力的候选物。然而，进一步的改进是合期望的。
技术实现要素：
在实施例中，一种半导体器件包括：支撑衬底，所述支撑衬底具有能够支持至少一个iii-v半导体的外延生长的第一表面以及与第一表面相对的第二表面；被定位在所述第一表面上的至少一个台面，每个台面包括在所述支撑衬底的第一表面上的外延iii-v半导体基的多层结构，所述iii-v半导体基的多层结构与所述第一表面形成一边界；以及被定位成与所述边界横向相邻的寄生沟道抑制区。
在实施例中，提供了一种制造半导体器件的方法，所述方法包括：提供衬底，所述衬底具有能够支持至少一个iii-v半导体层的外延生长的第一表面；使多层iii-v半导体结构在所述第一表面上外延生长；移除所述多层iii-v半导体结构的区并且产生至少一个台面；以及在与所述台面横向相邻的衬底的第一表面处和/或在台面的侧面上形成寄生沟道抑制区。
本领域技术人员在阅读以下详细描述时并且在查看附图时将认识到附加的特征和优点。
附图说明
附图的元素相对于彼此不一定按比例。同样的参考标号标明对应的类似部分。各种所说明的实施例的特征可以被组合，除非它们排斥彼此。示例性实施例在附图中被描绘并且在随后的描述中被详述。
图1图示了根据实施例的半导体器件。
图2，其包括图2a至2f，图示了制造半导体器件的方法。
图3，其包括图3a至3e，图示了根据各种实施例的半导体器件。
图4a图示了包括多个台面的半导体器件的横截面视图。
图4b图示了包括多个台面的半导体器件的平面视图。
具体实施方式
在以下详细描述中，参考了附图，所述附图形成本文的一部分，并且其中作为图示而示出了其中可以实践本发明的特定实施例。在这方面，方向性术语、诸如“顶部”、“底部”、“前方”、“背部”、“领先”、“拖尾”等等参考正被描述的（多幅）图的定向而被使用。因为实施例的组件可以用许多不同的定向而被定位，所以方向性术语用于说明的目的，并且决不是限制性的。要理解的是，可以利用其它实施例，并且可以做出结构性或逻辑改变而不偏离本发明的范围。对其的以下详细描述不要以限制性意义被理解，并且本发明的范围由所附权利要求来限定。
将在以下解释多个示例性实施例。在该情况中，通过各图中相同或相似的参考符号来标识相同的结构特征。在本描述的上下文中，“横向”或“横向方向”应当被理解为意指一般与半导体材料或半导体载体的横向伸展平行地延伸的方向或伸展。横向方向因而一般与这些表面或侧平行地延伸。与其相比之下，术语“垂直”或“垂直方向”被理解为意指一般与这些表面或侧并且因而与横向方向正交地延伸的方向。垂直方向因此在半导体材料或半导体载体的厚度方向上延伸。
如在本说明书中所采用的，当诸如层、区或衬底之类的元素被称为处于另一元素“上”或延伸“到另一元素上”的时候，它可以直接在该另一元素上或直接延伸到该另一元素上，或还可以存在居间元素。相比之下，当元素被称为“直接在另一元素上”或“直接延伸到另一元素上”的时候，没有任何居间元素存在。
如在本说明书中所采用的，当一元素被称为“被连接”或“被耦合”到另一元素的时候，它可以直接被连接或耦合到所述另一元素，或可存在居间元素。相比之下，当元素被称为“被直接连接”或“被直接耦合”到另一元素的时候，没有任何居间元素存在。
如本文中所使用的，短语“iii族氮化物”是指包括氮（n）和至少一个iii族元素的化合物半导体，所述iii族元素包括铝（al）、镓（ga）、铟（in）和硼（b），并且包括但不限于任何其合金，诸如例如氮化铝镓（alxga(1-x)n）、氮化铟镓（inyga(1-y)n）、氮化铝铟镓（alxinyga(1-x-y)n）、砷磷氮化镓（gaasapbn(1-a-b)）、以及砷磷氮化铝铟镓（alxinyga(1-x-y)asapbn(1-a-b)）。氮化铝镓和algan是指通过公式alxga(1-x)n、其中0＜x＜1所描述的合金。
在诸如硅之类的异质衬底上所形成的iii-v半导体器件、诸如gaas-或gan-基器件中，寄生导电沟道可以形成于衬底与iii-v半导体器件之间的界面处。在器件的电极、诸如在晶体管器件的情况中的漏电极与这些寄生电子或空穴沟道之间的耦合可导致损耗并且限制性能。
在一些实施例中，iii-v半导体多层结构在包括不同材料的支撑衬底上外延生长，并且iii-v半导体多层结构被图案化以形成通过支撑衬底的区而与彼此分离的多个分立的台面。支撑衬底的这些区可以填充有绝缘材料，所述绝缘材料可以形成与台面的上表面大体上共面的表面。一个或多个器件、诸如晶体管器件被形成在支撑衬底上的一些或所有台面中。绝缘材料还可以用于减小衬底或晶圆弯曲，所述衬底或晶圆弯曲可由起因于iii-v半导体与支撑衬底之间的晶格参数中的差异的压缩或拉张应力所引起。
寄生电子或空穴沟道可以形成于iii-v半导体与绝缘材料之间的界面处，以及形成于iii-v半导体与支撑衬底之间的界面处。
本公开内容目的在于通过提供寄生沟道抑制区来减小这些寄生电荷沟道的效应，所述寄生沟道抑制区阻碍或抑制在绝缘材料与支撑衬底之间的界面处和/或在绝缘材料与iii-v半导体之间的界面处、例如在通过iii-v半导体层的多层堆叠所形成的台面的侧面处的电荷的迁移率。
在一些实施例中，提供寄生沟道抑制区，其是高度电阻性的，使得阻止或阻碍自由电荷移动。在这些实施例中，寄生沟道抑制提供电荷迁移率减小区。电荷迁移率减小区可以包括非晶层或区、多晶层或区、或者高缺陷的层或区。电荷迁移率减小区还可以包括非晶和/或多晶部分的组合。
在一些实施例中，提供了寄生沟道抑制区，其通过如下来减小电荷密度：在台面的侧壁处和/或在绝缘材料与衬底之间的界面处、并且因此与iii-v半导体与衬底之间的边界横向地相邻地提供电荷密度减小区。电荷密度减小区可以包括陷阱（trap），其用于捕捉（trap）自由电荷，因而阻止寄生导电电子或空穴沟道的形成。
在一些实施例中，通过使用用于减小自由电荷的密度的电荷陷阱与用于阻止自由电荷的移动的高度电阻性的区的组合来抑制寄生沟道。
外延iii族氮化物基的多层结构、诸如用于hemt的上述那些具有大的极化电荷并且在高温下外延生长。因此，包括寄生沟道抑制区对于iii族氮化物基的多层结构而言可以是特别有益的。
在包括不同材料、诸如硅的支撑衬底上所形成的iii族氮化物基的晶体管中，寄生导电电子或空穴沟道可以形成于衬底与iii族氮化物结构之间的界面处。该寄生电子或空穴沟道可由iii族氮化物层的极化而引起，以形成通过晶体管的漏电极而对电荷的电荷以及静电吸引。在漏电极与这些寄生电子或空穴沟道之间的耦合可导致rf损耗。
在其中在被嵌入在绝缘体中的台面中形成iii族氮化物晶体管器件的实施例中，寄生电子或空穴沟道还可以形成于iii族氮化物层与绝缘体之间的界面处，以及形成在iii族氮化物与支撑衬底之间的界面处。
在一个方面中，本公开内容目的在于通过从衬底解耦这些寄生电荷沟道来减小存在于台面间区中的移动电荷载流子的迁移率，以便实现效率中的改善。根据本公开内容，存在于直接在台面中所形成的器件之下的iii族氮化物/衬底界面处的任何移动电荷寄生沟道不被直接地物理中断，并且电荷不通过调节被定位在该界面的区域上、即在界面上方和下方的层的组成而被补偿。
在不被理论约束的情况下，本公开内容基于如下实现：正的体电荷和界面电荷可存在于围绕台面的绝缘区中，所述台面包括iii族氮化物层以及有源晶体管器件结构。这些固定的正电荷在相邻的半导体区中感生负的移动电荷，所述相邻的半导体区可以具有在硅衬底中以及在靠近与绝缘层的边界的iii族结构中、即在台面的侧壁处的电子沟道的形式。这些寄生电子沟道被电容性地耦合到漏电极并且耦合到导电电极，所述导电电极典型地被耦合到在衬底的后侧上的接地电势。由于通过这些寄生电子沟道而在漏电极与衬底之间流动的rf电流，rf损耗上升。
为了减小rf损耗并且改善器件的效率，本公开内容寻求通过抑制这些寄生沟道中的电子的移动来抑制寄生沟道中的电流流动。这在一些实施例中通过如下来被实现：在台面的侧壁处和/或在绝缘材料与衬底之间的界面处、并且因此与iii族氮化物结构与衬底之间的边界横向地相邻地提供电荷迁移率减小区。认为寄生电子沟道仍存在，并且其被电容性地耦合到漏电极以及衬底的后表面上的电极。然而，电荷迁移率减小区阻止通过寄生电子沟道的电流流动，使得rf损耗不上升。
电荷迁移率减小区可以是高度电阻性的区，其可以通过如下来被形成：在其中形成寄生电子沟道的定位处、例如在台面的iii族氮化物层的侧壁处和/或在绝缘材料与衬底之间的界面处、例如在衬底的表面处形成非晶或多晶或高缺陷密度区。可以通过注入以及局部地破坏衬底和外延iii族氮化物层的结晶度来形成电荷迁移率减小区。可以实现漏极效率中至少4到5%点的增大。漏极效率是（被递送到负载的rf输出功率）/（被供给到晶体管漏极端子的dc功率）的比。
在第二方面中，本公开内容寻求通过减小在其中形成这些寄生沟道的区处的电荷密度来抑制寄生沟道中的电流流动。这通过如下来被实现：在台面的侧壁处和/或在绝缘材料与衬底之间的界面处、并且因此与iii族氮化物结构与衬底之间的边界横向地相邻地提供电荷密度减小区。电荷密度减小区可以包括陷阱，其用于捕捉电荷，因而阻止寄生导电电子或空穴沟道的形成。
电荷密度减小区可以是在其中形成寄生电子沟道的定位处、例如在台面的iii族氮化物层的侧壁处和/或在绝缘材料与衬底之间的界面处、例如在衬底的表面处所形成的非晶或多晶或高缺陷密度区。可以通过注入以及局部地破坏衬底和外延iii族氮化物层的结晶度以及在这些区中形成电荷陷阱来形成电荷密度减小区。
在一些实施例中，沟道抑制区可以包括用于减小电荷密度的高陷阱密度以及用于减小电荷迁移率的局部增大的电阻率的组合。
这些原理还可以被应用到除了iii族氮化物之外的半导体材料，例如iii-v半导体材料。
图1图示了根据实施例的半导体器件10。半导体器件10包括支撑衬底11，所述支撑衬底11具有能够支持至少一个iii-v半导体的外延生长的第一表面12以及与第一表面12相对的第二表面13。半导体器件10包括被定位在第一表面12上的至少一个台面14。台面14包括被布置在支撑衬底11的第一表面12上的外延iii-v多层结构15。iii-v多层结构15与第一表面12形成边界16。半导体器件10还包括寄生沟道抑制区17，其被定位成与边界16横向地相邻。
在一些实施例、诸如图1中所图示的那个中，iii-v半导体是iii族氮化物，并且iii-v多层结构15是iii族氮化物基的多层结构、诸如gan基的多层结构。
在一些实施例中，边界16是在外延iii族氮化物基的多层结构15的最下面的外延iii族氮化物基的层与支撑衬底11的第一表面12之间的界面。在其它实施例中，边界16具有一厚度，并且在第一表面12与最下面的外延iii族氮化物基的层之间形成边界区或边界层。例如，边界16可以包括氮化硅层，其被布置在衬底11的第一表面12与最下面的外延iii族氮化物层之间。在一些实施例中，通过硅支撑衬底11的第一表面12的氮化来形成氮化硅层。第一界面被形成在边界16与第一表面12之间，并且第二界面被形成在边界16与最下面的外延iii族氮化物层之间。
支撑衬底11可以包括单晶异质衬底，诸如硅<111>或<110>晶圆或蓝宝石晶圆或sic晶圆或外延单晶硅层。支撑衬底11可以是高电阻率硅衬底，其具有体电阻率为大于100ohm·cm、或大于500ohm·cm或大于大约1000ohm·cm的体电阻率。
台面14从支撑衬底11的第一表面12突出，并且具有通过包括iii族氮化物基的材料的侧壁18所限定的横向区域。每个台面14可以提供半导体器件，诸如晶体管器件，例如高电子迁移率晶体管（hemt）、misfet、mis-hemt或jfet。晶体管器件可以具有800mhz或更多的操作频率。在一些实施例中，台面可以提供无源器件。
台面14在其上表面20上包括金属化结构19。在其中半导体器件10是晶体管器件的实施例中，金属化结构19包括源电极21、栅电极22以及漏电极23，凭此，栅电极22被横向地定位在源电极21与漏电极23之间。在一些实施例中，源电极21、栅电极22以及漏电极23具有细长的条带状结构并且与彼此大体上平行地延伸。在图1的横截面视图中，源电极21、栅电极22以及漏电极23延伸到附图的平面中。
被定位在紧接相邻的台面14之间的第一表面12的区是非器件区域24。在一些实施例中，非器件区24可以包括绝缘材料25，使得台面14的侧面18被嵌入在绝缘材料25中。寄生沟道抑制区17可以因此被布置在这些非器件区24中并且被定位在紧接相邻的台面14之间。
为了减小rf损耗并且增大器件10的效率，半导体器件10包括寄生沟道抑制区17，所述寄生沟道抑制区17定位成与iii族氮化物基的多层结构15与支撑衬底11的第一表面12之间的边界16横向地相邻。在一些实施例中，寄生沟道抑制区17被定位在支撑衬底11中、第一表面12处并且与台面14横向地相邻。
寄生沟道抑制区17可以与边界16邻接。在一些实施例中，整个边界16无寄生沟道抑制区17，使得边界16具有与台面14相同的宽度。在其它实施例中，边界16的中央部分无寄生沟道抑制区17，并且在台面14的侧面18下面的外围部分包括寄生沟道抑制区17。
在一些实施例中，寄生沟道抑制区17被定位在台面14的至少一个侧面18上。在一些实施例中，寄生沟道抑制区17被定位成既在台面的侧壁18上又在支撑衬底11的第一表面12处在非器件区24中与台面14横向地相邻，如图1中所图示的。
寄生沟道抑制区17可以包括非晶区或层、多晶区或层、高缺陷密度区或层、台面14或支撑衬底11的具有受损晶体结构的区，或台面14的侧面18以及支撑衬底11的第一表面12的包括间隙原子或离子或电荷陷阱的区。在一些实施例中，寄生沟道抑制区17此外包括注入的物种（species），其中所注入的物种包括如下组中的至少一个：该组包括ar、kr、xe、ne、he、n、o、h、fe、c、si和al。
非器件区24可以填充有绝缘材料25，使得半导体器件10中的台面14的侧面18被嵌入在绝缘材料25中。绝缘材料25可以形成关于台面14的上表面20的平面表面26。绝缘材料25可以是二氧化硅。
在其它实施例中，至少一个空腔被布置成与非器件区24中的台面14横向地相邻，所述空腔由一个或多个绝缘层所限定并且填充有气体或真空。例如，所述空腔可以由被布置在相邻台面14的侧面18、在非器件区24中所布置的支撑衬底11的第一表面12上的绝缘层所限定，并且被另外的绝缘层加盖（cap）。
在图1中，外延iii-v半导体多层结构15是外延iii族氮化物基的多层结构15。然而，在其它实施例中，外延iii-v半导体多层结构15可以包括gaas，并且支撑衬底可以是硅晶圆。
外延iii族氮化物基的多层结构、诸如用于hemt的上述那些，具有大的极化电荷并且在高温下外延生长。因此，寄生沟道抑制区17的包括对于iii族氮化物基的多层结构15并且特别是对于在硅<111>或<110>晶圆或蓝宝石晶圆或sic晶圆或外延单晶硅层或高度电阻性的硅晶圆上所生长的iii族氮化物基的器件可以是特别有益的。
外延iii族氮化物基的多层结构15可以包括外延iii族氮化物层的堆叠。对于高电子迁移率晶体管（hemt）而言，外延iii族氮化物基的多层结构15可以包括：在支撑衬底11的第一表面12上的外延iii族氮化物基的缓冲结构、被布置在iii族氮化物缓冲结构上的外延iii族氮化物沟道层、以及被布置在iii族氮化物缓冲结构上的iii族氮化物阻挡层。iii族氮化物阻挡层和iii族氮化物沟道层可以具有不同的组成和不同的带隙，使得在其之间形成能够支持二维电荷气（chargegas）的异质结。沟道层可以包括gan和阻挡层algan。
用于硅衬底的iii族氮化物基缓冲结构可以包括在硅衬底上的aln起始层，其可以具有若干100nm的厚度，继之以alxga(1-x)n层序列，厚度再次为针对每个层若干100nm，凭此，在algan背阻挡部的gan层生长之前，大约50-75%的al含量被往下减小到10-25%。可替换地，可以使用超晶格缓冲部。再次，使用硅衬底上的aln起始层。取决于所选的超晶格，生长aln和alxga(1-x)n对的序列，其中aln层和alxga(1-x)n的厚度在5-15nm的范围中。取决于所期望的击穿电压，超晶格可以包括在20与100之间的对。可替换地，如以上所描述的alxga(1-x)n层序列可以与以上提及的超晶格相组合地被使用。
导电电极27可以被布置在支撑衬底11的第二表面13上。导电电极27可以被耦合到接地电势。
寄生沟道抑制区17被布置以便抑制寄生导电沟道中的电荷从漏电极23到支撑衬底11的后表面13上的电极27的迁移率。这些寄生导电沟道可以被形成在绝缘材料25与台面14之间的界面处、在绝缘材料25与支撑衬底11之间的界面处、以及在iii族氮化物结构15与支撑衬底11的第一表面12之间的边界16处。寄生沟道抑制区17被布置成在边界16旁边、在台面14的侧面18与绝缘材料25之间的界面处、以及在支撑衬底11的第一表面12与绝缘材料25之间的界面处。
在一些实施例中，寄生沟道抑制区17阻碍或抑制在绝缘材料25与支撑衬底之间的界面处和/或在绝缘材料25与台面14的侧面18之间的界面处存在的电荷的迁移率。这可以通过如下来被实现：提供寄生沟道抑制区17，其是高度电阻性的，使得阻止或阻碍电荷移动。在这些实施例中，寄生沟道抑制提供电荷迁移率减小区17。电荷迁移率减小区17可以包括非晶层或区、多晶层或区、或者高缺陷的层或区。
在一些实施例中，寄生沟道抑制区17阻碍或抑制寄生空穴或电子沟道的效应，其通过减小电荷密度，例如通过在寄生沟道抑制区中提供陷阱。当电荷密度减小时，存在较少的电荷可用于产生寄生电流，使得寄生沟道的形成被抑制。
在一些实施例中，用于减小电荷密度的电荷陷阱以及用于阻碍任何自由电荷流动的手段、诸如通过寄生区17中的多晶、非晶或有缺陷的晶体结构所提供的局部增大的电阻的组合可以用于抑制寄生沟道。
图2，其包括图2a至2f，图示了制造半导体器件的方法。
图2a图示了支撑衬底30，其具有能够支持至少一个iii族氮化物层的外延生长的第一表面31。支撑衬底30可以包括、可以是单晶衬底、诸如硅<111>或硅<110>晶圆、或单晶蓝宝石晶圆或碳化硅晶圆。硅衬底可以是高电阻率硅衬底。
在图2中，图示了在单个组件定位32中的单个半导体器件的制造。然而，典型地，支撑衬底30具有足以支持多个半导体器件的制造的面积，所述多个半导体器件典型地在被布置在第一表面31上的行和列中的多个器件定位中被形成。
多层iii族氮化物结构33在第一表面31上外延地生长。多层iii族氮化物基的结构33可以包括在第一表面31上生长的iii族氮化物缓冲结构34、在iii族氮化物缓冲结构34上生长的iii族氮化物沟道层35，以及在iii族氮化物沟道层35上生长的iii族氮化物阻挡层36。iii族氮化物阻挡层36可以包括氮化铝镓，并且iii族氮化物沟道层35可以包括氮化镓，使得在iii族氮化物沟道层35与iii族氮化物阻挡层36之间形成能够支持二维电荷气的异质结37。
然后可以通过移除多层iii族氮化物结构33的区39来使多层iii族氮化物结构33结构化，以产生多个台面38。例如，掩模40可以被施加到多层iii族氮化物结构33并且被结构化以提供暴露iii族氮化物结构33的区的开口41，所述区然后可以被移除，例如通过蚀刻，使得支撑衬底30的第一表面31被显露。相邻的台面38然后通过限定台面38的非器件区42而被间隔开。
如在图2b中所图示的，以电荷迁移率减小区43的形式的寄生沟道抑制区被形成在支撑衬底30的第一表面31处、在支撑衬底30的非器件区39中与台面38横向相邻的定位处。在一些实施例中，通过在与台面38横向相邻的定位处将诸如ar 离子之类的物种注入到衬底30的第一表面31中、如在图2b中通过箭头44示意性地指示的那样来形成电荷迁移率减小区43。所注入的物种可以包括如下组中之一：该组包括ar、kr、xe、ne、he、n、o、h、fe、c、si和al。台面38的上表面被掩模40覆盖并且不被注入所述物种。
在一些实施例中，以电荷迁移率减小区45的形式的寄生沟道抑制区还被形成在台面38的侧面46上。可以通过注入并且例如通过以相对于侧面45和第一表面31的倾斜角来注入一个或多个物种而在台面38的侧面46处形成电荷迁移率减小区45。所述物种往侧面46中的注入在图2c中通过箭头47来被示意性地指示。作为示例，这些物种可以是以相对于侧面46和第一表面31的45°角来被注入。
在一些实施例中，可以以两个或更多不同的能量来注入物种，以便增大注入深度以及电荷迁移率减小区43、45的厚度。在特定的示例中，物种是ar 离子，其以在20kev到250kev的范围中的能量、利用1e13cm-2到5e15cm-2或1e14cm-2到5e15cm-2的注入剂量来被注入。在一个示例中，利用以50kev的3e14cm-2以及以250kev的3e14cm-2的离子注入剂量来注入物种。
电荷迁移率减小区43、35可以具有多晶结构或非晶或高缺陷密度结构。可替换地，电荷迁移率减小区43、45可以被包括电荷陷阱的电荷密度减小区取代。电荷迁移率减小区可以包括具有高陷阱密度的区，其中电子或空穴占据陷阱。在该情况中，减小可用于电流传导的电子或空穴的数目。由于在界面处自由电子或空穴的密度方面的减小，电荷迁移率减小区43、45的电阻增大。在一些实施例中，使用高陷阱密度和多晶结构或非晶或高缺陷密度结构的组合。
如在图2d中所图示的，台面38的每个侧面46可以被分离地并且循序地注入，以便在台面38的四个侧面中的每一个上产生电荷迁移率减小区。实际上，由于支撑衬底30包括通过非器件区42而被间隔开的多个分立台面38，并且台面38被布置在多个行和列中，所以衬底30上的台面38中每一个的特定的侧面、例如图2d中的侧面46通过使用单个注入步骤来被注入。在台面38与注入射束之间的相对定向被调整以对另外的侧面48、49和50进行注入。
在形成了一个或多个电荷迁移率减小区43、45之后，非器件区42可以被填充有绝缘层51，如图2e中所图示的，以创建包括绝缘材料51的材料的大体上平面的上表面52以及iii族氮化物基的多层结构33的上表面53。
如在图2f中所图示的，可以通过向台面38的上表面53施加金属化结构来完成半导体器件54，其对于晶体管器件而言可以在台面38中的每一个上包括源电极55、栅电极56和漏电极57。半导体器件54然后可以被从晶圆被切单。
在iii族氮化物结构33、特别是iii族氮化物缓冲结构34的最下面的层与支撑衬底30的第一表面31之间形成边界58。电极59可以被形成在支撑衬底30的后表面上。一个或多个电荷迁移率减小区43、45被布置在台面38的侧面46、48、49、50处以及在非器件区42中的衬底30的第一表面31处、并且与台面38和边界58横向相邻，并且用于阻碍在iii族氮化物结构33的侧面46、48、49、50与绝缘材料51之间的界面处、在绝缘材料51与支撑衬底30的第一表面31之间的界面处以及在iii族氮化物结构33与支撑衬底30的第一表面31之间的边界58处所形成的电荷的移动，并且因此阻碍rf损耗，这是由于在漏电极57与衬底30的后面上的电极59之间的寄生导电沟道的形成。
图3，其包括图3a到3e，图示了包括电荷迁移率减小区的器件的另外的实施例。
图3a图示了根据实施例的半导体器件60。半导体器件60包括台面14，所述台面14包括被布置在支撑衬底11的第一表面12上的外延iii族氮化物基的多层结构15，如在图1中所图示的实施例中那样。半导体器件60还包括电荷迁移率减小区17，其被定位成与在衬底11的第一表面12与外延iii族氮化物基的模块结构15之间的边界16横向相邻。电荷迁移率减小区17被布置在台面14的侧面18上，以及在半导体器件60的非器件区24中。
电荷迁移率减小区17提供寄生沟道抑制区。在一些实施例中，附加于或代替于电荷迁移率减小区17而使用电荷密度减小区，用于抑制寄生沟道形成或寄生沟道的效应。
半导体器件60不同于图1中所图示的半导体器件10之处在于边界16以及被布置在非器件区24中的电荷迁移率减小区17的垂直定位。在半导体器件60中，在外延iii族氮化物多层结构15与支撑衬底11的第一表面12之间的边界16被定位在台面14的突出部分内，并且被布置在垂直地在电荷迁移率减小区17的平面上方的平面中。
在一些实施例、诸如图1中所图示的实施例中，第一表面12在由台面14所覆盖的区中以及在非器件区24中是大体上平面的。在一些实施例、诸如图3a中所图示的那个中，半导体器件60包括支撑衬底11，所述支撑衬底11在未被台面14占据的非器件区24中包括第一工作表面12’。在支撑衬底11的第一表面12与外延iii族氮化物基的多层结构15之间的边界16被布置在台面14的突出部分内，并且在第一工作表面12’上方垂直地间隔一距离。换言之，非器件区24的第一工作表面12’被定位在边界16的平面下方的平面中，使得提供一突出部分，所述突出部分包括台面14，所述台面14包括外延iii族氮化物基的多层结构15以及支撑衬底11的被提升的部分61。
通过如下来形成非器件区24：移除iii族氮化物基的多层结构15的部分以及非器件区中的衬底11的一部分，以产生第一工作表面12’，其被定位在垂直地比第一表面12的平面更低的平面中。非器件区24可以被填充有绝缘材料25，如在图1中所图示的实施例中那样。绝缘材料25可以具有上表面62，其与台面14的上表面20共面并且形成经平面化的表面63。
图3b图示了包括台面14的半导体器件70，所述台面14包括被布置在支撑衬底11的第一表面12上的外延iii族氮化物基的多层结构15，凭此，在台面14下面的区中以及在非器件区24中的第一表面12是共面的，如在图1中所图示的实施例中那样。在图3b中所图示的实施例中，半导体器件70在非器件区24中包括空腔71，其取代绝缘材料25。空腔71可以由绝缘层72来限定，所述绝缘层72对由电荷迁移率减小区17（如果存在的话）或台面14的侧面18以及电荷迁移率减小区17（如果存在的话）或支撑衬底11的第一表面12所限定的非器件区24的侧壁和基底镶衬里，其对间隙73进行限界。间隙73由加盖层74来加盖，以密封并且完全围封空腔71。空腔71可以由气体或真空来填充，所述气体或真空可以与用于沉积盖74的装置中存在的气体或真空相同或类似。
在一些实施例中，绝缘层72可以延伸到台面14的上表面20，并且盖层74被定位在上表面20上并且在两个近邻的台面14的两个近邻的上表面20之间延伸。
图3c图示了半导体器件80，其类似于图1中所图示的那个，但是不同之处在于电荷迁移率减小层17仅仅被布置在台面14的侧面18上并且非器件区域24中的衬底11的第一表面12保持无电荷迁移率减小层。
图3d图示了半导体器件81，其类似于图1中所图示的那个，但是不同之处在于电荷迁移率减小层17仅仅被布置在非器件区域24中的衬底11的第一表面12上，使得台面14的侧面18保持无电荷迁移率减小层。
图3e图示了半导体器件82，其类似于图1中所图示的那个，但是不同之处在于电荷迁移率减小层17被部分地布置在台面15下面并且在iii族氮化物结构33与支撑衬底11的第一表面12之间的边界16的外围边缘83处。电荷迁移率减小层17被布置在台面38的侧面18下面。电荷迁移率减小层17还被布置在非器件区域24中的衬底11的第一表面12处。台面14的侧面18保持大体上无电荷迁移率减小层17。
在一些实施例中，每个台面提供单个器件，例如用于在应用中使用的晶体管器件。在一些实施例中，每个台面提供一子结构，例如小面积晶体管器件，其与其它结构耦合以形成器件。
在一些实施例中，提供一个或多个台面，其没有被形成在台面上或其中的任何有源或无源器件。这些一个或多个台面可以用于促进制造，例如通过在有源台面结构周围提供虚设台面结构，以有助于均匀的cmp（化学机械抛光）处理。
图4a图示了半导体器件100的横截面视图，并且图4b图示了其一部分的平面视图，所述半导体器件100包括iii族氮化物基的晶体管器件，其包括多个台面101，所述多个台面101中的三个在附图中被图示。台面101被布置在支撑衬底103的第一表面102上。台面101中的每一个通过非器件区104而与其近邻间隔开，凭此，非器件区104包括绝缘材料105。每个台面101包括多层iii族氮化物结构106。
支撑衬底103可以是硅单晶衬底。在一些实施例中，多层iii族氮化物基的结构106包括：被布置在支撑衬底103的第一表面102上的缓冲结构、被布置在缓冲结构上的沟道层、以及被布置在沟道层上的阻挡层，凭此，所述阻挡层和沟道层包括具有不同组成的iii族氮化物，使得在它们之间形成能够支持二维电荷气的异质结。沟道层可以由氮化镓形成，并且阻挡层可以由氮化铝镓形成。
台面101的上表面107包括：被布置成朝向中心的细长的漏电极108、被布置在漏电极108的相对侧上的两个细长的栅电极109、110，以及两个细长的源电极111、112，其分别被布置在台面101相对的外围边缘处并且与栅极109、110相邻，使得栅极109被布置在源电极111与漏电极108之间，并且栅极110被布置在漏电极108与源电极112之间。漏电极108、栅电极109、110以及源电极111、112与彼此大体上平行地延伸。
被布置在台面101中每一个上的漏电极108借助于重分布结构而被电耦合，所述重分布结构包括：被布置在漏电极108的顶上的漏极指状物113，其沿着漏电极108的长度延伸并且延伸到被布置成与台面101的第一侧面114相邻的非器件区104上；以及漏极流道115，其将漏极指状物113电耦合到彼此。漏极流道115与漏极指状物113正交地延伸，并且被布置成与台面101的第一侧面114相邻。
被布置在台面101上的栅极109、110借助于栅极金属化结构而被电耦合到彼此，所述栅极金属化结构包括栅极指状物116、116’，所述栅极指状物116、116’分别被布置在栅电极109、110上，并且延伸到非器件区域104上、与台面101的与第一侧面114相对的第二侧面117相邻。栅极指状物116通过栅极流道118而被电连接在一起，所述栅极流道118与栅极指状物116正交地并且与漏极指状物115大体上平行地延伸。栅极流道118和漏极流道115被布置在台面101的相对的横向侧上。
源电极111通过源极连接119而被电耦合到近邻台面101’上的源电极112’，所述源极连接119在台面101、101’的侧面123、124’之上延伸并且延伸到被定位在两个紧接地邻接的台面101、101’之间的非器件区域104上。源极连接119被横向地布置在漏极流道115与源极流道118之间。半导体器件100包括导电通孔120，所述导电通孔120被定位在非器件区域114中并且通过绝缘材料105和支撑衬底103而延伸到支撑衬底103的后表面121。导电通孔120被电耦合到被布置在后表面121上的导电层122并且被电耦合到在台面101、101’的上表面上的源电极111、112之间延伸的导电层119。因此，源电极111、112’，其被定位在两个邻接的台面101、101’上并且面对彼此，并且借助于导电层119和导电通孔120而被电耦合到支撑衬底103的后表面121上的层122。
非器件区104中的每一个包括以电荷迁移率减小层125的形式的寄生沟道抑制区。在台面101的侧面114、117、123、124中以及在非器件区104中的支撑衬底103的上表面102中形成电荷迁移率减小层125。电荷迁移率减小层125被布置成与iii族氮化物结构106与在下面的衬底103的上表面102之间的边界126横向地相邻。
电荷迁移率减小区125可以是高度电阻性的区，其可以通过如下来被形成：在其中形成寄生电子沟道的定位处、例如在台面101的iii族氮化物层106的侧壁114、117、123、124处和/或在绝缘材料105与衬底103之间的界面处、例如在非器件区104中的衬底103的第一表面102处形成非晶或多晶区或高缺陷密度区。可以通过注入以及局部破坏衬底103和外延iii族氮化物层106的结晶度来形成电荷迁移率减小区125。可以实现漏极效率中至少4到5%的增大。
电荷迁移率减小层125用于通过抑制这些寄生沟道中电子的移动来抑制寄生沟道中的电流流动，并且减小rf损耗并且增大器件的效率。
认为寄生电子沟道仍存在，并且其被电容性地耦合到漏电极108以及衬底103的后表面上的电极122。然而，电荷迁移率减小区125阻止通过（多个）寄生电子沟道的电流流动，使得rf损耗不上升。
在一些实施例中，附加于或代替于电荷迁移率减小区125而使用电荷密度减小区，用于抑制寄生沟道形成或寄生沟道的效应。可以在区125中提供高陷阱密度以减小电荷密度，并且作为结果由于电荷数目中的减小而减小寄生沟道中的电流。
在一些实施例中，半导体器件100可以是单片微波集成电路（mmic），并且包括至少一个晶体管器件和至少一个无源器件、诸如电容器、电感器或传输线，其被集成到半导体器件中，例如在台面101下面、在非器件区104中、在上表面上或在上表面上的金属化层中。
空间相对术语、诸如“在……下面”、“在……以下”、“下部”、“在……之上”、“上部”等等被使用以便于描述，从而解释一个元素相对于第二元素的定位。这些术语意图除了与图中描绘的那些不同的定向之外还包含器件的不同定向。此外，诸如“第一”、“第二”等等之类的术语还用于描述各种元素、区、区段等等，并且也不意图是限制性的。同样的术语贯穿本描述指代同样的元素。
如本文中所使用的，术语“具有”、“包含”、“包括”、“包括有”等等是开放式术语，其指示所陈述的元素或特征的存在，但是不排除附加的元素或特征。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文另行清楚地指示。要理解的是，本文中描述的各种实施例的特征可以与彼此组合，除非另行特别指出。
尽管在本文中已经图示和描述了特定的实施例，但是本领域普通技术人员将领会的是，各种可替换的和/或等同的实现方式可以替代所示和所描述的特定实施例而不偏离本发明的范围。本申请意图覆盖本文中所讨论的特定实施例的任何改编或变型。因此，所意图的是，本发明仅由权利要求及其等同物来限制。
1.一种半导体器件，包括：
支撑衬底，所述支撑衬底具有能够支持至少一个iiiv半导体的外延生长的第一表面以及与第一表面相对的第二表面；
被定位在所述第一表面上的至少一个台面，每个台面包括在所述支撑衬底的第一表面上的外延iii-v半导体基的多层结构，所述iii-v半导体基的多层结构与所述第一表面形成一边界；
被定位成与所述边界横向相邻的寄生沟道抑制区。
2.根据权利要求1所述的半导体器件，其中所述寄生沟道抑制区包括非晶层或多晶层或高缺陷密度区。
3.根据权利要求1或权利要求2所述的半导体器件，其中所述寄生沟道抑制区被布置成在支撑衬底的第一表面处与台面横向地相邻。
4.根据权利要求1至3中之一所述的半导体器件，其中所述寄生沟道抑制区被布置在台面的至少一个侧面上。
5.根据权利要求1至4中之一所述的半导体器件，其中所述iii-v半导体是iii族氮化物。
6.根据权利要求1至5中之一所述的半导体器件，此外包括绝缘材料，其中台面的侧面被嵌入在绝缘材料中。
7.根据权利要求1至5中之一所述的半导体器件，此外包括至少一个空腔，其被布置成与台面横向地相邻。
8.根据权利要求1至7中之一所述的半导体器件，其中所述寄生沟道抑制区此外包括经注入的物种，其中所述物种包括如下组中的至少一个：该组包括ar、kr、xe、ne、he、n、o、h、fe、c、si和al。
9.一种制造半导体器件的方法，所述方法包括：
提供衬底，所述衬底具有能够支持至少一个iii-v半导体层的外延生长的第一表面；
在所述第一表面上外延生长多层iii-v半导体结构；
移除所述多层iii-v半导体结构的区并且产生至少一个台面，
在衬底的第一表面处与所述台面横向相邻地和/或在台面的侧面上形成寄生沟道抑制区。
10.根据权利要求9所述的方法，其中形成寄生沟道抑制区包括在与台面横向相邻的定位处往衬底的第一表面中注入物种和/或往台面的至少一个侧面中注入物种。
11.根据权利要求9或权利要求10所述的方法，其中所述物种包括如下组中的至少一个：该组包括ar、kr、xe、ne、he、n、o、h、fe、c、si和al。
12.根据权利要求9至11中之一所述的方法，其中以两个或更多不同的能量来注入物种。
13.根据权利要求9至12中之一所述的方法，此外包括：
移除与台面相邻的晶圆的第一表面的一部分以产生第一工作表面，使得在晶圆与多层iii-v半导体结构之间的边界被布置在台面中并且在第一工作表面上方的某一距离处。
14.根据权利要求9至13中之一所述的方法，此外包括将绝缘层施加到台面之间的区。
15.根据权利要求9至14中之一所述的方法，其中所述iii-v半导体是iii族氮化物，所述方法此外包括在台面的多层iii族氮化物结构上形成金属化结构，所述金属化结构提供用于晶体管结构的源极、栅极和漏极。
技术总结