本公开涉及一种制造半导体装置的技术，特别涉及一种使用循环蚀刻工艺制造半导体装置的技术。
背景技术：
随着半导体工业为了追求更高的装置密度、更好的性能及更低的成本而向纳米技术工艺节点发展，来自制造及设计议题的挑战都导致了三维设计的发展，例如鳍式场效晶体管(fin-likefieldeffecttransistor,finfet)及栅极全环(gateallaround,gaa)晶体管。finfet包括延伸的半导体鳍片，延伸的半导体鳍片沿着基本垂直于基板的顶部表面的平面的方向自基板向上升高。finfet的通道形成于鳍片中。栅极被提供于鳍片上方并部分地围绕鳍片。gaa晶体管包括一或多个纳米片通道区域，具有环绕纳米片的栅极。finfet及gaa晶体管可减少短通道效应(shortchanneleffect)。
技术实现要素：
本公开实施例提供一种形成半导体装置的方法，包括在第一主动区上形成第一栅极结构。第一栅极结构包括第一栅极介电层，以及第一栅极介电层上的第一导电层。使用工艺气体混合物来执行循环蚀刻工艺，以掘入第一栅极结构并定义凹槽。循环蚀刻工艺包括第一阶段以在第一导电层上形成聚合物层，并修改第一导电层的一部分以形成第一导电层的经修改部分，且循环蚀刻工艺包括第二阶段以移除聚合物层，并移除第一导电层的经修改部分。在凹槽中、第一栅极结构上形成第一覆盖层。
本公开实施例提供一种形成半导体装置的方法，包括在第一主动区上形成具有第一栅极长度尺寸的第一栅极结构。第一栅极结构包括第一栅极介电层，以及第一栅极介电层上的第一功函数材料层。在第二主动区上形成具有第二栅极长度尺寸的第二栅极结构，其中第二栅极长度尺寸大于第一栅极长度尺寸。第二栅极结构包括第二栅极介电层、第二栅极介电层上的第二功函数材料层、以及第二功函数材料层上的导电填充层。使用工艺气体混合物来执行循环蚀刻工艺，以掘入第一栅极结构来定义第一凹槽，以及掘入第二栅极结构来定义第二凹槽。循环蚀刻工艺包括第一阶段以在第一栅极结构及第二栅极结构上形成聚合物层，并修改第一功函数材料层的第一部分以形成经修改第一部分，以及修改第二功函数材料层的第二部分以形成经修改第二部分，且循环蚀刻工艺包括第二阶段以移除聚合物层并移除经修改第一部分与经修改第二部分。在第一凹槽及第二凹槽中形成覆盖层。
本公开实施例提供一种形成半导体装置的方法，包括形成第一导电层。掘入第一导电层以定义一凹槽。上述掘入包括使用第一等离子体功率及第一偏压电压来执行第一等离子体工艺，以修改第一导电层的一部分以形成第一导电层的经修改部分。使用第二等离子体功率及第二偏压电压来执行第二等离子体工艺，以移除第一导电层的经修改部分，其中第二等离子体功率低于第一等离子体功率且第二偏压电压大于第一偏压电压。
附图说明
本公开实施例可通过阅读下列的详细说明及范例并配合对应的附图以更加详细地了解。需注意的是，依照业界的标准操作，各种特征并未依照比例绘制，且仅用于说明的目的。事实上，为了清楚论述，各种特征的尺寸可任意地增加或减少。
图1至图6是根据一些实施例所示，半导体装置在不同的制造阶段中的附图。
图7是根据一些实施例所示，循环蚀刻工艺的时序图。
图8至图12是根据一些实施例所示，半导体装置在不同的制造阶段中的附图。
图13是根据一些实施例所示，循环蚀刻工艺的时序图。
图14是根据一些实施例所示，循环蚀刻工艺的时序图。
图15是根据一些实施例所示，循环蚀刻工艺的时序图。
附图标记说明：
100～半导体装置
102a～第一区域
102b～第二区域
102c～第三区域
105～半导体层
110～鳍片
115～隔离结构
120～牺牲栅极结构
125～第一栅极介电层
130～牺牲栅极电极
135～覆盖层
140～侧壁间隔物
145～源极/漏极区域
150～介电层
x-x～图式
y1-y1～图式
y2-y2～图式
y3-y3～图式
155a、155b、155c～栅极腔
156a、156b、156c～长度
160a、160b、160c～栅极结构
165～栅极介电层
170～功函数材料层
175～导电填充层
180～介电层
600～材料修改阶段
605～材料移除阶段
700～时序图
170m～经修改部分
190～聚合物层
185～介电层
1300、1400、1500～时序图
具体实施方式
本公开提供许多不同的实施例或范例以实施所提供的标的的不同特征。以下的公开内容叙述各个组件及其排列方式的特定实施例，以简化说明。理所当然的，这些特定的范例并非旨于限制。举例来说，若是本公开叙述了一第一特征形成于一第二特征之上或上方，即表示其可能包含上述第一特征与上述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可能未直接接触的实施例。此外，以下本公开不同实施例可能重复使用相同的参考符号及/或标记。这些重复为了简化与清晰的目的，并非用以限制所讨论的不同实施例及/或结构之间有特定的关系。
此外，空间相对术语，例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，为了便于描述附图中一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中所描绘的方位外，这些空间相对术语意欲包含使用中或操作中的装置的不同方位。除此之外，设备可能被转向不同方位(旋转90度或其他方位)，则在此使用的空间相对术语也可相应地进行解释。
本公开提供一或多种用于制造半导体装置的技术。在一些实施例中，包括多个薄层的栅极结构被形成，用于具有不同密度及所得长度的装置。在一些实施例中，为了改进不同栅极宽度下的掘入工艺(recessingprocess)的蚀刻均匀性，循环蚀刻工艺被执行以掘入(recess)栅极结构的一些部分，并定义凹槽(recess)。介电覆盖层(caplayer)被形成于凹槽中。在一些实施例中，栅极结构包括栅极介电层，以及形成于栅极介电层上的功函数材料层(workfunctionmateriallayer)。在一些实施例中，栅极结构包括形成于功函数材料层上的导电层。根据一些实施例，循环蚀刻工艺包括表面修改阶段及材料移除阶段。在一些实施例中，在等离子体腔体中以高等离子体功率及低偏压电压参数执行表面修改阶段。在一些实施例中，在表面修改阶段期间，聚合物层被沉积，且功函数材料层的表面部分被修改。在一些实施例中，材料移除阶段移除聚合物层，并移除功函数材料层在表面修改阶段被修改的表面部分。在一些实施例中，材料移除阶段蚀刻栅极介电层，以及蚀刻通过移除功函数材料层的表面部分所曝露的导电层。在一些实施例中，表面修改阶段及材料移除阶段使用相同的工艺气体混合物(processgasmixture)。根据一些实施例，循环蚀刻工艺减少了栅极高度的损失，并改善了生产量。
图1至图6及图8至图12是根据一些实施例所示，半导体装置100在不同制造阶段的附图。图1至图6及图8至图12包括平面图，显示取样各种横截面图的位置。参照图1，图式x-x是以对应于栅极长度方向的方向穿过半导体装置100的截面图，其中栅极长度方向穿过形成于不同区域的鳍片，而图式y1-y1、图式y2-y2及图式y3-y3则是以对应穿过栅极结构的栅极宽度方向的方向穿过半导体装置100的截面图。并非所有显示于截面图中的工艺实施方式都将示出于平面图中。在一些实施例中，图式y1-y1所示的装置被形成于半导体装置100的第一区域102a中，图式y2-y2所示的装置被形成于第二区域102b中，而图式y3-y3所示的装置被形成于半导体装置100的第三区域102c中。
根据一些实施例，第一区域102a、第二区域102b、第三区域102c的密度定义了相邻的栅极结构之间的距离以及每个栅极结构的临界尺寸(criticaldimension,cd)。临界尺寸定义了栅极结构的栅极长度，其中栅极长度通常代表形成于第一区域102a、第二区域102b、第三区域102c中的晶体管装置的源极/漏极区域之间的距离。在一些实施例中，第一区域102a中的装置具有第一栅极长度，第二区域102b中的装置具有不同于第一栅极长度的第二栅极长度，而第三区域102c中的装置具有不同于第一栅极长度及第二栅极长度的第三栅极长度。在一些实施例中，第二栅极长度大于第一栅极长度，且第三栅极长度大于第二栅极长度。在一些实施例中，不同的栅极长度代表不同密度或临界尺寸的区域。
参照图1，图1根据一些实施例显示用于形成半导体装置100的多个薄层。在一些实施例中，半导体装置100包括基于鳍片的晶体管，例如鳍式场效晶体管(finfet)。在一些实施例中，半导体装置包括基于纳米片(nano-sheet)的晶体管或栅极全环(gate-all-around,gaa)晶体管。多个薄层被形成于半导体层105上。在一些实施例中，半导体层105为基板的一部分，基板包括外延层(epitaxiallayer)、单晶(singlecrystalline)半导体材料、绝缘层上硅(silicon-on-insulator,soi)、晶圆、或是形成自晶圆的晶粒(die)中的至少一者，其中单晶半导体材料包括但不限于：硅(si)、锗(ge)、硅锗(sige)、砷化铟镓(ingaas)、砷化镓(gaas)、锑化铟(insb)、磷化镓(gap)、锑化镓(gasb)、砷化铝铟(inalas)、磷化镓砷(gasbp)、锑化砷镓(gaassb)及磷化铟(inp)。在一些实施例中，半导体层105包括晶态硅(crystallinesilicon)。
在一些实施例中，藉用使用图案化的硬遮罩在半导体层105中蚀刻沟槽，自半导体层105形成鳍片110。因此，鳍片110由半导体层105保留在沟槽之间的部分所形成。在一些实施例中，用于形成鳍片110的薄层以诸如生长的方式形成于半导体层105上。在一些实施例中，形成于半导体层105中的初始鳍片被替换。举例来说，通过在半导体层105中形成沟槽以定义初始鳍片。介电层被形成于初始鳍片之间，且被平坦化以曝露出使鳍片的上部表面。执行蚀刻工艺以移除初始鳍片的至少一部分，并执行生长工艺以用一或多种与初始鳍片相较之下不同的材料特征来形成替换鳍片，其中不同的材料特征例如不同的硅合金材料、不同的掺杂浓度等。一般而言，鳍片110定义形成诸如finfet晶体管的装置的主动区。在一些实施例中，在鳍片110之间形成隔离结构115，例如浅沟槽隔离(shallowtrenchisolation,sti)。在一些实施例中，通过在鳍片110之间沉积介电层，以及掘入介电层以曝露鳍片110的侧壁的至少一部分，以形成隔离结构115，其中鳍片110的侧壁的至少一部分在沉积介电层时被隐藏。在一些实施例中，隔离结构115包括硅及氧或其他合适的材料。在一些实施例中，隔离结构115定义第一区域102a、第二区域102b、以及第三区域102c。
在一些实施例中，牺牲栅极结构120被形成于鳍片110及隔离结构115上。在一些实施例中，牺牲栅极结构120包括第一栅极介电层125及牺牲栅极电极130。在一些实施例中，第一栅极介电层125包括高k值介电材料。如本文所用，术语“高k值介电材料”是指所具有的介电常数k大于或等于约3.9的材料，其中3.9是sio2的k值。高k值介电层的材料可为任何合适的材料。高k值介电层的材料的范例可为但不限于：al2o3、hfo2、zro2、la2o3、tio2、srtio3、laalo3、y2o3、al2oxny、hfoxny、zroxny、la2oxny、tioxny、srtioxny、laaloxny、y2oxny、sion、sinx、其硅酸盐、或其合金。x的每个值独立地为0.5到3，y的每个值独立地为0到2。在一些实施例中，第一栅极介电层125包括原生氧化层(nativeoxidelayer)，是通过在工艺流程的不同时间点将半导体装置曝露于氧中所形成，使得二氧化硅形成于鳍片110的曝露的表面上。在一些实施例中，介电材料(例如：二氧化硅或其他合适的材料)的附加薄层被形成于原生氧化物上以形成第一栅极介电层125。在一些实施例中，牺牲栅极电极130包括多晶硅。
根据一些实施例，通过在鳍片110及隔离结构115上形成牺牲材料层及硬遮罩层来形成牺牲栅极结构120。在一些实施例中，执行图案化工艺以图案化与将形成的栅极结构的图案对应的硬遮罩层，并使用图案化的硬遮罩层执行蚀刻工艺以蚀刻牺牲层来定义牺牲栅极电极130。在一些实施例中，硬遮罩层的剩余部分在牺牲栅极电极130上形成覆盖层135。在一些实施例中，侧壁间隔物140相邻地形成于牺牲栅极结构120附近。在一些实施例中，通过在牺牲栅极结构120上沉积间隔物层以及执行蚀刻工艺(例如：非等向性蚀刻或其他合适的蚀刻工艺)以移除间隔物层的一些部分来形成侧壁间隔物140，其中间隔物层被移除的部分位于覆盖层135、鳍片110、以及隔离结构115的水平表面上。在一些实施例中，侧壁间隔物140包括与覆盖层135相同的材料组成。在一些实施例中，侧壁间隔物140包括氮及硅或其他合适的材料。
在一些实施例中，在形成牺牲栅极结构120之后，在鳍片110中或鳍片上形成源极/漏极区域145。在一些实施例中，执行蚀刻工艺以掘入相邻于侧壁间隔物140的鳍片110，并执行外延生长工艺以形成源极/漏极区域145。在一些实施例中，在外延生长工艺期间原位(insitu)掺杂源极/漏极区域145。在一些实施例中，通过将掺杂物布植(implantation)到鳍片110中来形成源极/漏极区域145。在一些实施例中，源极/漏极区域145为举升(raised)源极/漏极区域，源极/漏极区域145的高度大于鳍片110的高度。在一些实施例中，在外延生长工艺期间，相邻的鳍片110之间的源极/漏极区域145合并，以定义合并的源极/漏极区域。在一些实施例中，源极/漏极区域145包括与鳍片110不同的硅合金。举例来说，鳍片110包括硅，而源极/漏极区域145包括硅锗、硅锡(silicontin)或另一种硅合金。在一些实施例中，源极/漏极区域145与鳍片110是相同的硅合金，但合金材料的浓度在源极/漏极区域145与鳍110之间是不同的。举例来说，源极/漏极区域145的合金材料的浓度可大于鳍片110的合金材料的浓度。
在一些实施例中，介电层150被形成于鳍片110上，且相邻于牺牲栅极结构120。在一些实施例中，介电层150的一部分被移除以曝露覆盖层135。在一些实施例中，介电层150被平坦化以曝露盖层135。在一些实施例中，介电层150包括二氧化硅或低k值材料。在一些实施例中，介电层150包括一或多层低k值介电材料。低k值介电材料所具有的k值(介电常数)低于约3.9。一些低k值介电材料所具有的k值低于约3.5，且可具有低于约2.5的k值。在一些实施例中，介电层150包括si、o、c或h中的至少一者，例如sicoh及sioc，或其他合适的材料。在一些实施例中，诸如聚合物的有机材料被用于介电层150。在一些实施例中，介电层150包括一或多层含碳材料、有机硅酸盐玻璃、含成孔剂(porogen)的材料、或其组合。在一些实施例中，介电层150包括氮。在一些实施例中，介电层150可通过使用下列技术的至少一者来形成：等离子体增强型化学气相沉积(plasma-enhancedchemicalvapordeposition,pecvd)、低压化学气相沉积(lowpressurecvd,lpcvd)、原子层化学气相沉积(atomiclayercvd,alcvd)、或是自旋(spin-on)技术。在介电层150由pecvd形成的一些实施例中，介电层150在范围介于约摄氏25度至约摄氏400度的基板温度以及低于100托(torr)的压力下被沉积。
参照图2，根据一些实施例，覆盖层135被移除，且侧壁间隔物140及介电层150的高度被降低。在一些实施例中，平坦化工艺被执行，以移除覆盖层135并减少侧壁间隔物140及介电层150的高度。在一些实施例中，平坦化工艺曝露牺牲栅极电极130。在一些实施例中，平坦化工艺是被执行以平坦化介电层150的工艺的延续。
参照图3，根据一些实施例，牺牲栅极电极130被移除以定义栅极腔155a、155b、155c。在一些实施例中，第一栅极介电层125亦被移除，且鳍片110的一些部分被曝露。在一些实施例中，蚀刻工艺被执行以移除牺牲栅极电极130及第一栅极介电层125。在一些实施例中，蚀刻工艺是对牺牲栅极电极130的材料与第一栅极介电层125的材料具有选择性的湿式蚀刻工艺。
参照图4至图6，根据一些实施例，栅极结构160a、160b、160c分别被形成于栅极腔155a、155b、155c中。在一些实施例中，栅极结构160a、160b、160c包括栅极介电层165。在未移除第一栅极介电层125的实施例中，栅极介电层165可为第一栅极介电层125。根据一些实施例，通过ald、pvd、cvd、或其他合适的工艺中的至少一者，来沉积栅极介电层165。在一些实施例中，栅极介电层165包括高k值介电材料。在一些实施例中，由于在工艺流程中的各个时间点曝露于氧中，因此在鳍片110的曝露表面上存在原生氧化物，与门极介电层165形成于该原生氧化物上。在一些实施例中，在形成栅极介电层165之前，移除原生氧化物。
在一些实施例中，功函数材料层170被形成于栅极介电层165上。根据一些实施例，通过ald、pvd、cvd或其他合适的工艺中的至少一者，来沉积功函数材料层170。在一些实施例中，功函数材料层170包括p型功函数材料层，例如下列材料中的至少一者：tin、tan、ru、mo、al、wn、zrsi2、mosi2、tasi2、nisi2、wn或其他合适的p型功函数材料。在一些实施例中，功函数材料层170包括n型功函数金属，例如下列材料中的至少一者：ti、ag、taal、taalc、tialn、tac、tacn、tasin、mn、zr或其他合适的n型功函数材料。在一些实施例中，功函数材料层170包括多个薄层。
在一些实施例中，功函数材料层170的材料在第一区域102a、第二区域102b、第三区域102c之间不尽相同。举例来说，功函数材料层170在第一区域102a、第二区域102b、第三区域102c中的一者之中包括p型功函数金属，而在第一区域102a、第二区域102b、第三区域102c中的另一者之中包括n型功函数金属。在一些实施例中，功函数材料层170的第一材料被形成于所有的第一区域102a、第二区域102b、第三区域102c中。在一些实施例中，遮罩层接着被形成并图案化，以曝露三个区域(第一区域102a、第二区域102b、第三区域102c)中被选择的区域，并执行蚀刻工艺以自三个区域(第一区域102a、第二区域102b、第三区域102c)中被选择的区域移除功函数材料层170的第一材料。在一些实施例中，遮罩层接着被移除，并在三个区域(第一区域102a、第二区域102b、第三区域102c)中被选择的区域中形成功函数材料层170的第二材料，以及在三个区域(第一区域102a、第二区域102b、第三区域102c)中未被选择的区域中的功函数材料层170的第一材料上形成功函数材料层170的第二材料。在一些实施例中，接着通过遮蔽三个区域(第一区域102a、第二区域102b、第三区域102c)中被选择的区域并执行蚀刻工艺以移除功函数材料层170的第二材料，功函数材料层170的第二材料自未被选择的区域中被移除，且因此仍保留功函数材料层170的第一材料。在一些实施例中，功函数材料层170的第二材料保持在功函数材料层170的第一材料上方的位置，使得被选择的区域及未被选择的区域两者皆至少部分地包括功函数材料层170的第二材料。
根据一些实施例，在栅极腔的长度小于第一临界长度的区域中，功函数材料层170可夹止(pinch-off)并完全填充栅极腔。举例来说，参照图3，在一些实施例中，第一区域102a的栅极腔155a具有长度156a，其中长度156a小于第一临界长度，而第二区域102b的栅极腔155b的长度156b以及第三区域102c的栅极腔155c的长度156c大于或等于第一临界长度。参照图4，在一些实施例中，因为栅极腔155a的长度156a小于第一临界长度，因此栅极介电层165及功函数材料层170的组合填充了第一区域102a中的栅极腔155a。因此，在一些实施例中，功函数材料层170用作第一区域102a中的栅极电极。在一些实施例中，因为栅极腔155b的长度156b以及栅极腔155c的长度156c大于或等于第一临界长度，因此栅极介电层165及功函数材料层170的组合并不会完全填充第二区域102b中的栅极腔155b，且不会完全填充第三区域102c中的栅极腔155c。
参照图5，在一些实施例中，导电填充层175被形成于功函数材料层170上。根据一些实施例，通过ald、pvd、cvd、无电电镀(electrolessplating)、或其他合适的工艺中的至少一种，来沉积导电填充层175。在一些实施例中，导电填充层175在功函数材料层170上被选择性地生长。在一些实施例中，导电填充层175包括钨(w)或其他合适的导电材料。
在一些实施例中，在功函数材料层170并未填满栅极腔的情况下，导电填充层175被形成于栅极腔中、功函数材料层170上。举例来说，在一些实施例中，导电填充层175被形成于第二区域102b中的栅极腔155b中、功函数材料层170上，并被形成于第三区域102c中的栅极腔155c中、功函数材料层170上。
根据一些实施例，在栅极腔的长度小于第二临界长度的区域中，导电填充层175可完全填充栅极腔。举例来说，参照图3，在一些实施例中，第二区域102b的栅极腔155b的长度156b小于第二临界长度。参照图5，在一些实施例中，因为栅极腔155b的长度156b小于第二临界长度，因此栅极介电层165、功函数材料层170、以及导电填充层175的组合，完全填充第二区域102b中的栅极腔155b。在一些实施例中，因为栅极腔155c的长度156c大于或等于第二临界长度，因此栅极介电层165、功函数材料层170、以及导电填充层175的组合，并未完全填充第三区域102c中的栅极腔155c。
在一些实施例中，导电填充层175的沉积或生长的控制，是基于特定的栅极电极宽度，或是基于半导体装置100的密集区域与半导体装置100的低密集区域之间的特定栅极负载(loading)，其中密集区域例如第一区域102a及第二区域102b，而低密集区域例如第三区域102c。举例来说，在一些实施例中，生长工艺的参数(例如：时间、气体组成等)被控制，以在导电层达到特定厚度时停止导电填充层175的生长。于这些实施例中，在导电填充层175完全填充第三区域102c中的栅极腔155c之前，便已停止导电填充层175的生长。
根据一些实施例，在形成导电填充层175之后，平坦化工艺被执行以移除介电层150上的功函数材料层170或导电填充层175中的至少一者的一些部分。
参照图6，在一些实施例中，介电层180被形成于导电填充层175上。在一些实施例中，在一些实施例中，在栅极介电层165、功函数材料层170、以及导电填充层175的组合并未填满栅极腔的情况下，介电层180被形成于栅极腔中、导电填充层上。举例来说，在一些实施例中，介电层180被形成于第三区域102c中的栅极腔155c中、导电填充层175上。
在一些实施例中，介电层180包括硅及氮。在一些实施例中，介电层180的形成是通过沉积材料及执行平坦化工艺为之，材料的沉积是在形成导电填充层175后，在栅极腔155c之中及介电层150的上沉积介电层180的材料，而平坦化工艺的执行是移除位于栅极腔155c之外的介电层180的材料(例如：介电层150上的介电层180的材料的一些部分)，以曝露介电层150的顶部表面。根据一些实施例，通过ald、pvd、cvd或其他合适的工艺中的至少一者来沉积介电层180。根据一些实施例，在形成导电填充层175之后及形成介电层180之前，并不存在平坦化工艺。在一些这样的实施例中，平坦化工艺被执行以移除位于介电层150上的形成栅极结构160a、160b、160c的一或多种材料的一些部分，例如栅极介电层165、功函数材料层170、导电填充层175、或介电层180中的至少一者。
根据一些实施例，第一区域102a、第二区域102b、第三区域102c的密度会影响提供给有关的栅极结构160a、160b、160c的材料。在一些实施例中，第一区域102a包括高密度区域，与门极腔155a在形成栅极介电层165及功函数材料层170后被填满。在一些实施例中，第二区域102b为中等密度区域，与门极腔155b在形成栅极介电层165、功函数材料层170、以及导电填充层175后被填满。在一些实施例中，第三区域102c为低密度区域，与门极腔155c在形成栅极介电层165、功函数材料层170、以及导电填充层175后尚未被填满。根据一些实施例，栅极腔155c剩余的部分被以介电层180填充，以减少在低密度金属特征上执行的平坦化工艺可能产生凹陷(dishing)的可能性，例如上述用于移除位于介电层150上的形成栅极结构160a、160b、160c的材料的一些部分的平坦化工艺。在一些实施例中，栅极腔155c的剩余部分被填充介电层180，以实现下列目之中的至少一者：在循环蚀刻工艺的材料修改阶段600期间控制聚合物层190的形成、或是在循环蚀刻工艺的材料移除阶段605期间控制导电填充层175的移除(如关于图7至图12所述)，使得在循环蚀刻工艺的每个循环期间，仅移除导电填充层175最上方的部分。
参照图7至图9，循环蚀刻工艺被执行以掘入栅极结构160a、160b、160c的一些部分。图7为时序图700，根据一些实施例显示用于循环蚀刻工艺的工艺条件。在一些实施例中，循环蚀刻工艺包括电感耦合式等离子体(inductivelycoupledplasma,icp)工艺。如图7所示，根据一些实施例，循环蚀刻工艺包括材料修改阶段600及材料移除阶段605。在一些实施例中，循环蚀刻工艺中的等离子体功率参数及偏压电压(biasvoltage)参数在材料修改阶段600与材料移除阶段605之间修改。在一些实施例中，在材料修改阶段600期间，等离子体功率为高而偏压电压为低。在一些实施例中，在材料移除阶段605期间，等离子体功率为低而偏压电压为高。在一些实施例中，高等离子体功率在约1000w至3000w之间，而低等离子体功率在约300w至500w之间。在一些实施例中，高偏压电压在约500v至1500v之间，而低偏压电压在约0v至100v之间。
在一些实施例中，循环蚀刻工艺的每个循环的周期的选择，是根据在循环期间要移除的栅极结构160a、160b、160c的材料的指定深度来进行选择。举例来说，在一些实施例中，在循环期间要移除的材料的深度为约0.1nm(纳米)至1nm之间，而该周期被选择为约8至10秒。在一些实施例中，在循环期间要移除的材料的深度为约1nm至6nm之间，而该周期被选择为约10至20秒。在一些实施例中，材料修改阶段600与材料移除阶段605的时间间隔相同，如图7所示。在一些实施例中，材料修改阶段600与材料移除阶段605的时间间隔是不对称的，因为材料修改阶段600的时间间隔不同于材料移除阶段605的时间间隔。在一些实施例中，时间间隔在循环蚀刻工艺的过程中变化。举例来说，与循环蚀刻工艺的后期相比，材料修改阶段600与材料移除阶段605的时间间隔，在循环蚀刻工艺的初期期间可以更长。
在一些实施例中，相同的工艺气体混合物被用于材料修改阶段600及材料移除阶段605。在一些实施例中，工艺气体混合物包括氯、硼、氩、氧、氢、碳、氟、氮或氦中的至少一者。在一些实施例中，工艺气体混合物包括bcl3、cf4、c2f4、c2f6、其他氟碳化合物或其他氟基(fluorine-based)气体中的至少一者。在工艺气体混合物包含氯的一些实施例中，氯的流量率(flowrate)在约0至130sccm(单位时间标准毫升数)之间。在工艺气体混合物包含三氯化硼(bcl3)的一些实施例中，bcl3的流量率在约100至200sccm之间。在工艺气体混合物包含氩的一些实施例中，氩的流量率在约30至100sccm之间。在工艺气体混合物包含氧的一些实施例中，氧的流量率在约0至10sccm之间。在工艺气体混合物包含氢的一些实施例中，氢的流量率在约30至60sccm之间。在一些实施例中，其中工艺气体混合物包括bcl3、h2、以及ar的组合，bcl3：h2：ar的原子量比为约100-130：0.5-3.5：30-50，或约115：2：40。
参照根据一些实施例所示的图8，在图8中，聚合物层190被形成于介电层150上，且功函数材料层170的顶部部分在材料修改阶段600期间被修改，以定义经修改部分170m。在工艺气体混合物包含bcl3的一些实施例中，工艺气体混合物中的bcl3以高等离子体功率及低偏压电压条件在环境等离子体(ambientplasma)中反应，以形成聚合物层190及氯。在一些实施例中，聚合物层190包括bclx。在一些实施例中，聚合物层190的厚度，是基于材料修改阶段600的时间间隔来决定。
在一些实施例中，聚合物层190的厚度的选择，是基于在循环蚀刻工艺的循环期间要移除的功函数材料层170的厚度来进行选择。举例来说，在一些实施例中，循环被配置以修改功函数材料层的约0.1nm至约1nm，且工艺被控制使得聚合物层190被形成并具有约0.05nm至约5nm或是约0.1nm至约3nm的厚度，使得足够的聚合物材料被用于修改功函数材料层的约0.1nm至约1nm，且不会太厚以至于在材料修改阶段600期间修改超过1nm的功函数材料层。在一些实施例中，聚合物层190的厚度由工艺气体混合物中的氢浓度来调整。在一些实施例中，h自工艺气体混合物中的h2解离(dissociate)并消耗cl。较高的氢浓度使得氯的消耗增加，这增加了聚合物材料的生产率，导致在给定的时间间隔内较厚的聚合物层190。
在一些实施例中，在高等离子体功率及低偏压电压条件下的材料修改阶段600期间，聚合物层190及工艺气体混合物中的氯与功函数材料层170的材料反应，以形成经修改部分170m。在一些实施例中，聚合物层190不会修改侧壁间隔物140、介电层150、栅极介电层165、介电层180或导电填充层175的材料。在一些实施例中，在功函数材料层170包括氮化钛(tin)的情况下，经修改部分170m包括钛、氯及氮。根据一些实施例，经修改部分170m中氯的存在，会改变经修改部分170m相对于功函数材料层170的蚀刻选择性。
参照根据一些实施例所示的图9，在图9中，聚合物层190及功函数材料层170的经修改部分170m在材料移除阶段605被移除。在一些实施例中，蚀刻工艺被执行以移除功函数材料层170的经修改部分170m。在一些实施例中，在材料移除阶段605的低等离子体功率及高偏压电压条件下，氩是工艺气体混合物中的主要蚀刻贡献者。在一些实施例中，随着功函数材料层170的经修改部分170m被移除，栅极介电层165及导电填充层175的一些部分被暴露。在一些实施例中，工艺气体混合物中的氯蚀刻栅极介电层165曝露的部分，使得功函数材料层170的经修改部分170m及栅极介电层165同时被掘入。在一些实施例中，工艺气体混合物中的氧及氯氧化并蚀刻导电填充层175的材料，以在移除功函数材料层170的经修改部分170m的同时，掘入导电填充层175。
参照图10及图11，根据一些实施例，以循环方式重复图8的材料修改阶段600及图9的材料移除阶段605，以移除功函数材料层170、栅极介电层165、以及导电填充层175的额外的部分。在一些实施例中，图8和图10的材料修改阶段600以及图9和图11的材料移除阶段605被以循环的方式重复，直到满足停止准则为止。举例来说，材料修改阶段600及材料移除阶段605可被重复，直到功函数材料层170具有指定高度为止，其中指定高度是自功函数材料层170的最底部表面测量到功函数材料层170的最顶部表面。在其他范例中，材料修改阶段600及材料移除阶段605可被重复，直到导电填充层175具有指定高度为止，其中指定高度是自导电填充层175的最底部表面测量到导电填充层175的最顶部表面。在其他范例中，材料修改阶段600及材料移除阶段605可被重复，直到完成指定次数的循环为止。根据一些实施例，循环次数根据栅极结构160a、160b、160c的尺寸而有所变化。在一些实施例中，取决于蚀刻深度，循环蚀刻工艺中的循环次数为约10至30。
根据一些实施例，参照图7至图11所述的循环蚀刻工艺允许相同的工艺气体混合物被用于整个工艺。在一些实施例中，材料修改阶段600与材料移除阶段605的差异在于等离子体功率及偏压电压电平(level)。与每个操作使用不同工艺气体的多操作蚀刻方法相反，由于在操作之间不需要稳定时间，因此产量得以提高。因为第一区域102a、第二区域102b、第三区域102c的密度不同，因此使用薄的聚合物层190及重复循环的循环工艺减少了蚀刻负载。在一些实施例中，因为材料修改阶段600并未修改侧壁间隔物140及介电层150、栅极介电层165、介电层180的材料，因此减少了对栅极结构160a、160b、160c的侵蚀(erosion)，使得栅极高度的损失得以减少。
参照图12，根据一些实施例，在完成循环蚀刻工艺后，使用沉积工艺形成介电层185。在一些实施例中，介电层185包括硅及氮、硅及氧、或其他合适的材料。在一些实施例中，介电层185具有与介电层180相同的材料组成。在一些实施例中，介电层185的材料组成不同于介电层180的材料组成。
在一些实施例中，通过将材料沉积于凹槽中及介电层150上以形成介电层185，其中凹槽是由循环蚀刻工艺所创建。在一些实施例中，平坦化工艺被执行，以移除介电层185的材料位于凹槽外的部分。在一些实施例中，在形成介电层185之后，金属层、介电层、或接点(contact)被形成，以向源极/漏极区域145或栅极结构160a、160b、160c的栅极电极中的至少一者提供电源或导电路径，其中金属层、介电层、或接点被形成于下列结构的至少一者之上，或穿过下列结构的至少一者：介电层185、介电层180、或介电层150。
尽管在图7所示的时序图700中，等离子体功率与偏压电压为反向(inversely)、同时控制，且在整个循环蚀刻工艺中周期维持固定，但如上所述，可思及其他时序方案。举例来说，参照图13，根据一些实施例显示，提供显示了用于周期性蚀刻工艺的工艺条件的时序图1300。在一些实施例中，在材料修改阶段600期间，相对于等离子体功率的跃升(ramp-up)，偏压电压的骤降(ramp-down)可被偏移(offset)或延迟，以在偏压电压变低之前促进(facilitate)或确保等离子体功率为高。在一些实施例中，在材料移除阶段605期间，相对于等离子体功率的骤降，偏压电压的跃升可被偏移或延迟，以在偏压电压变高之前促进或确保等离子体功率为低。
作为另一个范例，参照图14，根据一些实施例，提供了显示用于循环蚀刻工艺的工艺条件的时序图1400。在一些实施例中，在一或多个循环期间的材料修改阶段600的持续时间，不同于在相同的一或多个循环期间的材料移除阶段605的持续时间。举例来说，在一些实施例中，如时序图1400所示，在一或多个循环期间的材料修改阶段600，比对应的材料移除阶段605还长。在一些实施例中，在一或多个循环期间的材料修改阶段600，比对应的材料移除阶段605还短。
作为另一个范例，参照图15，根据一些实施例，提供了显示用于循环蚀刻工艺的工艺条件的时序图1500。在一些实施例中，在循环蚀刻工艺的起始期间，循环的周期较大，以使得功函数材料层170、栅极介电层165、以及导电填充层175能够初步(course)被移除，且循环的周期随着循环蚀刻工艺的进展而下降，以使得功函数材料层170、栅极介电层165、以及导电填充层175的移除能够得到更精细的调整，并能更好地控制移除率。在一些实施例中，每个循环的周期相对于紧邻的前一个循环被缩短。在一些实施例中，循环的周期被间歇地缩短。在一些实施例中，循环的周期根据指定的模式而线性地变化、指数地变化、或发生其他变化。
尽管前述时序图所示的等离子体功率的跃升及骤降是理想的(ideal)，且偏压功率的跃升及骤降是理想的，但在一些实施例中，等离子体功率的跃升、等离子体功率的骤降、偏压功率的跃升、或是偏压功率的骤降中的至少一者是非理想的，因此，等离子体功率或偏压功率中的至少一者可能经历过渡(transitional)阶段，在跃升期间功率自低过渡到高的期间经历过渡阶段，或是在骤降期间功率自高过渡到低的期间经历过渡阶段。
根据一些实施例，一种形成半导体装置的方法包括在第一主动区上形成第一栅极结构。第一栅极结构包括第一栅极介电层，以及第一栅极介电层上的第一导电层。使用工艺气体混合物来执行循环蚀刻工艺，以掘入第一栅极结构并定义凹槽。循环蚀刻工艺包括第一阶段以在第一导电层上形成聚合物层，并修改第一导电层的一部分以形成第一导电层的经修改部分，且循环蚀刻工艺包括第二阶段以移除聚合物层，并移除第一导电层的经修改部分。在凹槽中、第一栅极结构上形成第一覆盖层。
在一或多个实施例中，第一阶段包括使用第一等离子体功率执行的的第一等离子体工艺，而第二阶段包括使用第二等离子体功率的第二等离子体工艺，其中第二等离子体功率小于第一等离子体功率。在一或多个实施例中，第一等离子体工艺的执行是使用第一偏压电压，而第二等离子体工艺的执行是使用第二偏压电压，其中第二偏压电压大于第一偏压电压。在一或多个实施例中，第一阶段包括使用第一偏压电压执行的第一等离子体工艺，而第二阶段包括使用第二偏压电压的第二等离子体工艺，其中第二偏压电压大于第一偏压电压。在一或多个实施例中，工艺气体混合物包括氩、三氯化硼、以及氯，三氯化硼在第一阶段期间反应以形成聚合物层，氯及聚合物层修改第一导电层的一部分，而氩在第二阶段期间蚀刻第一导电层的经修改部分。在一或多个实施例中，氯蚀刻第一栅极介电层的一部分，其中第一栅极介电层的一部分是通过移除第一导电层的经修改部分所曝露。在一或多个实施例中，第一导电层包括功函数层，而第一栅极结构包括在功函数材料上的导电填充材料。在一或多个实施例中，工艺气体混合物的一组成蚀刻导电填充材料的一部分，导电填充材料的一部分是通过移除第一导电层的经修改部分所曝露。在一或多个实施例中，上述组成包括氧。
根据一些实施例，一种形成半导体装置的方法包括在第一主动区上形成具有第一栅极长度尺寸的第一栅极结构。第一栅极结构包括第一栅极介电层，以及第一栅极介电层上的第一功函数材料层。在第二主动区上形成具有第二栅极长度尺寸的第二栅极结构，其中第二栅极长度尺寸大于第一栅极长度尺寸。第二栅极结构包括第二栅极介电层、第二栅极介电层上的第二功函数材料层、以及第二功函数材料层上的导电填充层。使用工艺气体混合物来执行循环蚀刻工艺，以掘入第一栅极结构来定义第一凹槽，以及掘入第二栅极结构来定义第二凹槽。循环蚀刻工艺包括第一阶段以在第一栅极结构及第二栅极结构上形成聚合物层，并修改第一功函数材料层的第一部分以形成经修改第一部分，以及修改第二功函数材料层的第二部分以形成经修改第二部分，且循环蚀刻工艺包括第二阶段以移除聚合物层并移除经修改第一部分与经修改第二部分。在第一凹槽及第二凹槽中形成覆盖层。
在一或多个实施例中，第一阶段包括使用第一等离子体功率执行的的第一等离子体工艺，而第二阶段包括使用第二等离子体功率的第二等离子体工艺，其中第二等离子体功率小于第一等离子体功率。在一或多个实施例中，第一等离子体工艺的执行是使用第一偏压电压，而第二等离子体工艺的执行是使用第二偏压电压，其中第二偏压电压大于第一偏压电压。在一或多个实施例中，工艺气体混合物包括氩、三氯化硼、以及氯，三氯化硼在第一阶段期间反应以形成聚合物层，氯及聚合物层修改第一功函数材料层的第一部分及第二功函数材料层的第二部分，而氩在第二阶段期间蚀刻经修改第一部分及经修改第二部分。在一或多个实施例中，氯蚀刻第一栅极介电层的一些部分，以及蚀刻第二栅极介电层的一些部分，其中第一栅极介电层的一些部分是通过移除经修改第一部分所曝露，而第二栅极介电层的一些部分是通过移除经修改第二部分所曝露。在一或多个实施例中，工艺气体混合物的一组成蚀刻导电填充层的一部分，导电填充材料的一部分是通过移除经修改第二部分所曝露。在一或多个实施例中，上述组成包括氧。在一或多个实施例中，第二栅极结构包括一介电层，位于第二功函数材料层的侧壁部分之间。
根据一些实施例，一种形成半导体装置的方法包括形成第一导电层。掘入第一导电层以定义一凹槽。上述掘入包括使用第一等离子体功率及第一偏压电压来执行第一等离子体工艺，以修改第一导电层的一部分以形成第一导电层的经修改部分。使用第二等离子体功率及第二偏压电压来执行第二等离子体工艺，以移除第一导电层的经修改部分，其中第二等离子体功率低于第一等离子体功率且第二偏压电压大于第一偏压电压。
在一或多个实施例中，工艺气体混合物被用于第一等离子体工艺及第二等离子体工艺，工艺气体混合物包括氩、三氯化硼或氯中的至少一者。在一或多个实施例中，上述形成半导体装置的方法还包括在上述凹槽中于第一导电层上形成第一覆盖层。
前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面优选地了解本公开。本技术领域中技术人员应可理解，且可轻易地以本公开为基础来设计或修改其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员亦应了解这些相等的结构并未脱离本公开的构思与范围。在不脱离本公开的构思与范围的前提下，可对本公开进行各种改变、置换及修改。
尽管已经以结构特征或方法动作专用的语言描述标的，但应理解的是，所附权利要求的标的不必限于上述的特定特征或动作。而是，上述特定特征及动作被公开，以作为实施至少一些权利要求的范例形式。
本文提供实施例的各种操作。所述某些或所有操作的顺序不应被解释为暗示这些操作必然与顺序有关。受益于描述内容，替代的顺序将能被理解。此外，将理解的是，并非在本文所提供的每个实施例中，都必须存在所有操作。另外，将理解的是，在一些实施例中并非所有操作都是必需的。
应理解的是，本文所绘的薄层、特征、元件等以相对于彼此的特定尺寸(例如结构尺寸或方向)显示，举例来说，在一些实施例中，出于简化及易于理解的目的，其实际尺寸与本文所示的尺寸实质上不同。此外，存在用于形成本文所提及的薄层、区域、特征、元件等的多种技术，例如蚀刻技术、平坦化技术、布植技术、掺杂技术、自旋技术、溅镀技术、生长技术，或诸如化学气相沉积(cvd)的类的沉积技术。
此外，“范例性”在本文中用于表示用作范例、实例、说明等，且不一定是有优点的。如同在本申请中所使用的，“或”旨于表示包括性的“或”，而非排他性的“或”。此外，在本申请及所附权利要求中使用的“一个”及“一种”通常被解释为意指“一或多个”，除非另有说明，或从上下文清楚地指向单数形式。又，a及b中的至少一者及/或相似用语，通常是指a或b，或是同时指a及b。除此之外，就使用“包括”、“具有”、“拥有”、“有着”或其变体的程度而言，这些术语旨于以类似于术语“包含”的方式包括在内。另外，除非另有说明，否则“第一”、“第二”或相似的用语，并非旨于暗示时间实施方式、空间实施方式、顺序等。相反地，此类术语仅用作特征、元件、项目等的标识符、名称等。举例来说，第一元件和第二元件通常对应于元件a及元件b，或两个不同元件，或两个相同元件，或相同的元件。
而且，尽管已经相对于一或多个实施例显示并描述本公开，但基于对本说明书及附图的阅读与理解，本技术领域技术人员将能想到均等的变更及修改。本公开包括所有这样的修改及变更，且仅由所附权利要求的范围限制。特别涉及上述组件(例如：元件、资源等)所执行的各种功能，除非另有说明，否则用于描述此类组件的术语旨于对应于执行所述组件的指定功能的任何组件(例如：功能上等效的组件)，即使在结构上不等同于所公开的结构。此外，虽然可能仅针对几种实现方式的一公开了本公开的特定特征，但对于任何给定或特定的应用，这种特征可以与其他实现方式之一或多个其他特征组合，这可能是被期望的并且是具有优点的。
1.一种形成半导体装置的方法，包括：
在一第一主动区上形成一第一栅极结构，其中上述第一栅极结构包括一第一栅极介电层，以及上述第一栅极介电层上的一第一导电层；
使用一工艺气体混合物来执行一循环蚀刻工艺，以掘入上述第一栅极结构并定义一凹槽，上述循环蚀刻工艺包括一第一阶段以在上述第一导电层上形成一聚合物层，并修改上述第一导电层的一部分以形成上述第一导电层的一经修改部分，且上述循环蚀刻工艺包括一第二阶段以移除上述聚合物层，并移除上述第一导电层的上述经修改部分；以及
在上述凹槽中上述第一栅极结构上形成一第一覆盖层。
技术总结