本发明涉及半导体制造领域，特别是涉及一种屏蔽栅功率mosfet结构及制作方法。
背景技术：
如图1f所示，图1f显示为现有技术中的屏蔽栅功率mosfet结构，在其制作过程中形成的各结构如图1a至图1e所示，图1a中，首先在衬底1上进行沟槽刻蚀，在沟槽侧壁形成屏蔽栅介质层2，之后屏蔽栅多晶硅3淀积和回刻；图1b中，去除沟槽侧壁的屏蔽栅介质层2；图1c中，第二介质层使用高密度等离子体淀积方式将沟槽内填满，并进行化学机械研磨所述衬底上表面；图1d中，进行第二介质层4的回刻；图1e中沟槽侧壁形成栅介质层10，并淀积第二多晶硅7；之后进行阱5和源极6的注入推进、第三介质层8的淀积和孔刻蚀及填充金属9。
由图1c可知，填充所述第二介质层4于沟槽的过程中，现有技术的制作是将第二介质层4完全填满所述沟槽，而现有的制程机台在填充的过程中，对机台的要求较高，由于机台能力有限，往往达不到填满的目的；而现有机台在填充过程中，为了保证沟槽被填满，使用的是高密度等离子体淀积机台，其原理是是一边填充一边刻蚀，对沟槽顶部的角有损伤；同时搭配化学机械研磨工艺，使得使用现有机台的成本较高，因此需要提出一种新的方法和结构还解决上述问题。
技术实现要素：
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种屏蔽栅功率mosfet结构及制作方法，用于解决现有技术中机台在填充过程中损伤沟槽顶角以及造成制造成本上升的问题。
为实现上述目的及其他相关目的，本发明提供一种屏蔽栅功率mosfet结构，至少包括：设有沟槽的衬底；形成于该沟槽中的屏蔽栅多晶硅；所述屏蔽栅多晶硅侧壁及底部设有紧贴所述沟槽内壁的屏蔽栅介质层；所述屏蔽栅多晶硅的顶部高于所述屏蔽栅介质层的顶部；覆盖于所述屏蔽栅多晶硅顶部和所述屏蔽栅介质层顶部的第二介质层；
形成于所述第二介质层上的第二多晶硅；所述第二多晶硅侧壁设有栅介质层；形成于所述衬底上表面、所述栅介质层两侧的阱；所述阱的上表面两侧分别设有源极；所述阱与所述第二多晶硅上连接有金属；所述源极上表面与所述第二多晶硅上表面的非金属区域覆盖有第三介质层。
优选地，所述第二介质层与所述第二多晶硅接触的表面为平面。
优选地，所述第二介质层与所述第二多晶硅接触的表面呈凹槽型。
优选地，所述第二多晶硅与所述第二介质层接触的表面呈凹槽型。
优选地，连接于所述第二多晶硅的金属引出至所述第三介质层的上表面。
优选地，连接于所述阱的所述金属引出至所述第三介质层的上表面。
优选地，所述衬底为硅衬底，所述硅衬底上设有外延层。
本发明提供一种屏蔽栅功率mosfet结构的制作方法，该方法至少包括以下步骤：
步骤一、提供衬底，在所述衬底上刻蚀形成沟槽，在所述沟槽的侧壁及底部沉积屏蔽栅介质层；
步骤二、在所述沟槽内的所述屏蔽栅介质层上淀积屏蔽栅多晶硅，并回刻所述屏蔽栅多晶硅；
步骤三、沿所述沟槽侧壁刻蚀所述屏蔽栅介质层至露出一部分所述屏蔽栅多晶硅侧壁为止；
步骤四、淀积第二介质层，所述屏蔽栅多晶硅顶部与所述屏蔽栅介质层顶部被所述第二介质层覆盖；
步骤五、在所述沟槽内填充覆盖于所述第二介质层的光刻胶；
步骤六、对所述光刻胶曝光和显影，位于所述沟槽内的光刻胶被保留；
步骤七、沿所述沟槽内的光刻胶侧壁刻蚀所述第二介质层，所述第二介质层刻蚀后的最低高度高于所述屏蔽栅多晶硅的顶部高度；
步骤八、去除所述第二介质层上的光刻胶；
步骤九、在所述第二介质层上的沟槽内侧壁形成栅介质层；
步骤十、在所述沟槽内填充覆盖于所述第二介质层的第二多晶硅。
优选地，步骤四中所述第二介质层覆盖所述屏蔽栅多晶硅顶部和所述屏蔽栅介质层顶部的同时，覆盖所述衬底的上表面。
优选地，步骤七中刻蚀所述第二介质层直至其与所述沟槽内光刻胶底部为同一高度为止。
优选地，步骤七中刻蚀所述第二介质层，使其高度高于所述光刻胶底部为止。
优选地，步骤七中刻蚀所述第二介质层，使其高度低于所述光刻胶底部、且高于所述屏蔽栅多晶硅顶部为止。
优选地，该方法还包括步骤十一、在所述栅介质层两侧的衬底上形成阱；并在所述阱的两侧形成源极。
优选地，该方法还包括步骤十二、在所述源极、阱以及第二多晶硅的上表面淀积第三介质层。
优选地，该方法还包括步骤十三、刻蚀所述第三介质层使得在所述阱以及第二多晶硅上方形成接触孔。
优选地，该方法还包括步骤十四、在所述接触孔中填充金属。
优选地，步骤十一在所述栅介质层两侧的衬底上以注入推进的方式形成所述阱。
优选地，步骤十一在所述阱的两侧以注入推进的方式形成所述源极。
优选地，步骤十四在所述接触孔中填充的金属覆盖所述部分所述第三介质层的上表面。
如上所述，本发明的屏蔽栅功率mosfet结构及制作方法，具有以下有益效果：本发明在屏蔽栅功率mosfet结构的制作过程中，使用非高密度等离子体介质层淀积搭配光刻胶填充方式，有效避免沟槽在高密度等离子体介质层淀积过程中顶角被损伤，并且本发明不使用高密度淀积厚，无需淀积后的化学机械研磨工艺，节约生产成本。
附图说明
图1a至图1e显示为现有技术中屏蔽栅功率mosfet结构制作过程中形成的各个结构的示意图；
图1f显示为现有技术中屏蔽栅功率mosfet结构的示意图；
图2显示为本发明在衬底上形成沟槽的示意图；
图3显示为本发明在所述沟槽内形成屏蔽栅介质层和屏蔽栅多晶硅的示意图
图4显示为本发明回刻屏蔽栅多晶硅后的结构示意图；
图5显示为本发明刻蚀屏蔽栅介质层后的结构示意图；
图6显示为本发明淀积第二介质层后的结构示意图
图7显示为本发明在沟槽内填充光刻胶后的结构示意图；
图8显示为本发明光刻胶显影后的结构示意图；
图9a至图9d显示为实施例一的屏蔽栅功率mosfet结构的制作过程中形成的各结构示意图；
图10a至图10d显示为实施例二的屏蔽栅功率mosfet结构的制作过程中形成的各结构示意图；
图11a至图11d显示为实施例三的屏蔽栅功率mosfet结构的制作过程中形成的各结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图11d。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种屏蔽栅功率mosfet结构，如图9d所示，图9d显示为本发明的一种屏蔽栅功率mosfet结构示意图。本发明的所述屏蔽栅功率mosfet结构至少包括：
设有沟槽的衬底1；形成于该沟槽中的屏蔽栅多晶硅3；所述屏蔽栅多晶硅侧壁及底部设有紧贴所述沟槽内壁的屏蔽栅介质层2；所述屏蔽栅多晶硅3的顶部高度高于所述屏蔽栅介质层2的顶部；覆盖于所述屏蔽栅多晶硅3顶部和所述屏蔽栅介质层2顶部的第二介质层4；
形成于所述第二介质层4上的第二多晶硅7；所述第二多晶硅7侧壁设有栅介质层10；形成于所述衬底1上表面、所述栅介质层10两侧的阱5；所述阱5的上表面两侧分别设有源极6；所述阱5与所述第二多晶硅7上连接有金属9；所述源极6上表面与所述第二多晶硅7上表面的非金属区域覆盖有第三介质层8。
本发明进一步地，如图9d所示，本实施例中，所述第二介质层4与所述第二多晶硅7接触的表面为平面。即所述第二介质层4的上表面为平面，由图9d中的纵截面图可以看出，所述第一介质层4的上表面为一条直线。
本发明再进一步地，连接于所述第二多晶硅7的金属9引出至所述第三介质层8的上表面。更进一步地，连接于所述阱5的所述金属9引出至所述第三介质层4的上表面。
本发明进一步地，所述衬底1为硅衬底，所述硅衬底上设有外延层。
本实施例还提供所述屏蔽栅功率mosfet结构的制作方法，该方法在本实施例中包括以下步骤：
步骤一、如图2和图3所示，提供衬底1，在所述衬底1上刻蚀形成沟槽，在所述沟槽的侧壁及底部沉积屏蔽栅介质层；图2显示为在衬底上形成沟槽的示意图；图3显示为在所述沟槽内形成屏蔽栅介质层和屏蔽栅多晶硅的示意图；步骤一中的所述衬底1为硅衬底，所述硅衬底上形成有外延层。
步骤二、如图3和图4所示，在所述沟槽内的所述屏蔽栅介质层2上淀积屏蔽栅多晶硅3，并回刻所述屏蔽栅多晶硅；图4显示为回刻屏蔽栅多晶硅后的结构示意图；
步骤三、如图5所示，沿所述沟槽侧壁刻蚀所述屏蔽栅介质层2至露出一部分所述屏蔽栅多晶硅3侧壁为止；图5显示为刻蚀屏蔽栅介质层后的结构示意图；
步骤四、如图6所示，淀积第二介质层4，所述屏蔽栅多晶硅3顶部与所述屏蔽栅介质层2顶部被所述第二介质层4覆盖；图6显示为淀积第二介质层后的结构示意图；本发明进一步地，步骤四中所述第二介质层4覆盖所述屏蔽栅多晶硅3顶部和所述屏蔽栅介质层2顶部的同时，覆盖所述衬底1的上表面。
步骤五、如图7所示，在所述沟槽内填充覆盖于所述第二介质层4的光刻胶01；同时所述衬底上表面的所述第二介质层4上也被覆盖了一层所述光刻胶01；
步骤六、如图8所示，对所述光刻胶01曝光和显影，位于所述沟槽内的光刻胶被保留；图8显示为光刻胶显影后的结构示意图；
步骤七、如图9a所示，沿所述沟槽内的光刻胶侧壁刻蚀所述第二介质层4，所述第二介质层4刻蚀后的最低高度高于所述屏蔽栅多晶硅3的顶部高度；本发明进一步地，步骤七中刻蚀所述第二介质层直至其与所述沟槽内光刻胶底部为同一高度为止。图9a显示为刻蚀第二介质层后的结构示意图。
步骤八、去除所述第二介质层上的光刻胶；如图9b所示，图9b显示为去除光刻胶后的结构示意图。
步骤九、如图9c所示，在所述第二介质层4上的沟槽内侧壁形成栅介质层10；图9c显示为在沟槽侧壁形成栅介质层以及在沟槽内形成第二多晶硅后的结构示意图。
步骤十、如图9c所示，在所述沟槽内填充覆盖于所述第二介质层4的第二多晶硅7。
如图9d所示，该方法还包括步骤十一、在所述栅介质层10两侧的衬底上形成阱5；并在所述阱5的两侧形成源极6。进一步地，步骤十一在所述栅介质层10两侧的衬底上以注入推进的方式形成所述阱。再进一步地，步骤十一在所述阱5的两侧以注入推进的方式形成所述源极6。
该方法还包括步骤十二、在所述源极6、阱5以及第二多晶硅7的上表面淀积第三介质层8。该方法还包括步骤十三、刻蚀所述第三介质层8使得在所述阱5以及第二多晶硅7上方形成接触孔。该方法还包括步骤十四、在所述接触孔中填充金属9。步骤十四在所述接触孔中填充的金属覆盖所述部分所述第三介质层的上表面。
实施例二
本实施例提供另一种屏蔽栅功率mosfet结构，该屏蔽栅功率mosfet结构与实施例一的所述屏蔽栅功率mosfet结构的不同在于：所述第二介质层与所述第二多晶硅接触的表面呈凹槽型。如图10d所示，图10d显示为本发明的另一种屏蔽栅功率mosfet结构示意图。由图10d可以看出，所述第二介质层4的上表面与所述第二多晶硅7的下表面接触，所述第二介质层4的上表面为凹槽型。
形成本实施例的所述屏蔽栅功率mosfet结构的过程与实施例一种形成所述屏蔽栅功率mosfet结构的过程的不同之处在于：
步骤七、如图10a所示，沿所述沟槽内的光刻胶侧壁刻蚀所述第二介质层4，所述第二介质层4刻蚀后的最低高度高于所述屏蔽栅多晶硅3的顶部高度；进一步地，步骤七中刻蚀所述第二介质层4，使其高度高于所述光刻胶底部为止。图10a显示为刻蚀第二介质层后的结构示意图。
步骤八、去除所述第二介质层上的光刻胶；如图10b所示，图10b显示为去除光刻胶后的结构示意图。
步骤九、如图10c所示，在所述第二介质层4上的沟槽内侧壁形成栅介质层10；图10c显示为在沟槽侧壁形成栅介质层以及在沟槽内形成第二多晶硅后的结构示意图。
步骤十、如图10c所示，在所述沟槽内填充覆盖于所述第二介质层4的第二多晶硅7。
如图10d所示，该方法还包括步骤十一、在所述栅介质层10两侧的衬底上形成阱5；并在所述阱5的两侧形成源极6。进一步地，步骤十一在所述栅介质层10两侧的衬底上以注入推进的方式形成所述阱。再进一步地，步骤十一在所述阱5的两侧以注入推进的方式形成所述源极6。
实施例三
本实施例提供另一种屏蔽栅功率mosfet结构，如图11d所示，图11d显示为本发明的另一种屏蔽栅功率mosfet结构示意图。该屏蔽栅功率mosfet结构与实施例一和实施例二的所述屏蔽栅功率mosfet结构的不同在于：所述第二多晶硅7与所述第二介质层4接触的表面呈凹槽型。由图11d可以看出，所述第二介质层4的上表面与所述第二多晶硅7的下表面接触，所述第二多晶硅7的下表面为凹槽型，所述第二介质层4的上表面为与之吻合的凸槽型。
形成本实施例的所述屏蔽栅功率mosfet结构的过程与实施例一种形成所述屏蔽栅功率mosfet结构的过程的不同之处在于：
步骤七、如图11a所示，沿所述沟槽内的光刻胶侧壁刻蚀所述第二介质层4，所述第二介质层4刻蚀后的最低高度高于所述屏蔽栅多晶硅3的顶部高度；进一步地，步骤七中刻蚀所述第二介质层，使其高度低于所述光刻胶底部、且高于所述屏蔽栅多晶硅顶部为止。图11a显示为本实施例中刻蚀第二介质层后的结构示意图。
步骤八、去除所述第二介质层上的光刻胶；如图11b所示，图11b显示为去除光刻胶后的结构示意图。
步骤九、如图11c所示，在所述第二介质层4上的沟槽内侧壁形成栅介质层10；图11c显示为在沟槽侧壁形成栅介质层以及在沟槽内形成第二多晶硅后的结构示意图。
步骤十、如图11c所示，在所述沟槽内填充覆盖于所述第二介质层4的第二多晶硅7。
如图11d所示，该方法还包括步骤十一、在所述栅介质层10两侧的衬底上形成阱5；并在所述阱5的两侧形成源极6。进一步地，步骤十一在所述栅介质层10两侧的衬底上以注入推进的方式形成所述阱。再进一步地，步骤十一在所述阱5的两侧以注入推进的方式形成所述源极6。
综上所述，本发明在屏蔽栅功率mosfet结构的制作过程中，使用非高密度等离子体介质层淀积搭配光刻胶填充方式，有效避免沟槽在高密度等离子体介质层淀积过程中顶角被损伤，并且本发明不使用高密度淀积厚，无需淀积后的化学机械研磨工艺，节约生产成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
1.一种屏蔽栅功率mosfet结构，其特征在于，至少包括：
设有沟槽的衬底；形成于该沟槽中的屏蔽栅多晶硅；所述屏蔽栅多晶硅侧壁及底部设有紧贴所述沟槽内壁的屏蔽栅介质层；所述屏蔽栅多晶硅的顶部高度高于所述屏蔽栅介质层顶部的高度；覆盖于所述屏蔽栅多晶硅顶部和所述屏蔽栅介质层顶部的第二介质层；
形成于所述第二介质层上的第二多晶硅；所述第二多晶硅侧壁设有栅介质层；形成于所述衬底上表面、所述栅介质层两侧的阱；所述阱的上表面两侧分别设有源极；所述阱与所述第二多晶硅上连接有金属；所述源极上表面与所述第二多晶硅上表面的非金属区域覆盖有第三介质层。
2.根据权利要求1所述的屏蔽栅功率mosfet结构，其特征在于：所述第二介质层与所述第二多晶硅接触的表面为平面。
3.根据权利要求1所述的屏蔽栅功率mosfet结构，其特征在于：所述第二介质层与所述第二多晶硅接触的表面呈凹槽型。
4.根据权利要求1所述的屏蔽栅功率mosfet结构，其特征在于：所述第二多晶硅与所述第二介质层接触的表面呈凹槽型。
5.根据权利要求1所述的屏蔽栅功率mosfet结构，其特征在于：连接于所述第二多晶硅的金属引出至所述第三介质层的上表面。
6.根据权利要求1所述的屏蔽栅功率mosfet结构，其特征在于：连接于所述阱的所述金属引出至所述第三介质层的上表面。
7.根据权利要求1所述的屏蔽栅功率mosfet结构，其特征在于：所述衬底为硅衬底，所述硅衬底上设有外延层。
8.根据权利要求1至7任意一项所述的屏蔽栅功率mosfet结构的制作方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供衬底，在所述衬底上刻蚀形成沟槽，在所述沟槽的侧壁及底部沉积屏蔽栅介质层；
步骤二、在所述沟槽内的所述屏蔽栅介质层上淀积屏蔽栅多晶硅，并回刻所述屏蔽栅多晶硅；
步骤三、沿所述沟槽侧壁刻蚀所述屏蔽栅介质层至露出一部分所述屏蔽栅多晶硅侧壁为止；
步骤四、淀积第二介质层，所述屏蔽栅多晶硅顶部与所述屏蔽栅介质层顶部被所述第二介质层覆盖；
步骤五、在所述沟槽内填充覆盖于所述第二介质层的光刻胶；
步骤六、对所述光刻胶曝光和显影，位于所述沟槽内的光刻胶被保留；
步骤七、沿所述沟槽内的光刻胶侧壁刻蚀所述第二介质层，所述第二介质层刻蚀后的最低高度高于所述屏蔽栅多晶硅的顶部高度；
步骤八、去除所述第二介质层上的光刻胶；
步骤九、在所述第二介质层上的沟槽内侧壁形成栅介质层；
步骤十、在所述沟槽内填充覆盖于所述第二介质层的第二多晶硅。
9.根据权利要求8所述的屏蔽栅功率mosfet结构的制作方法，其特征在于：步骤四中所述第二介质层覆盖所述屏蔽栅多晶硅顶部和所述屏蔽栅介质层顶部的同时，覆盖所述衬底的上表面。
10.根据权利要求8所述的屏蔽栅功率mosfet结构的制作方法，其特征在于：步骤七中刻蚀所述第二介质层直至其与所述沟槽内光刻胶底部为同一高度为止。
11.根据权利要求8所述的屏蔽栅功率mosfet结构的制作方法，其特征在于：步骤七中刻蚀所述第二介质层，使其高度高于所述光刻胶底部为止。
12.根据权利要求8所述的屏蔽栅功率mosfet结构的制作方法，其特征在于：步骤七中刻蚀所述第二介质层，使其高度低于所述光刻胶底部、且高于所述屏蔽栅多晶硅顶部为止。
13.根据权利要求8所述的屏蔽栅功率mosfet结构的制作方法，其特征在于：该方法还包括步骤十一、在所述栅介质层两侧的衬底上形成阱；并在所述阱的两侧形成源极。
14.根据权利要求13所述的屏蔽栅功率mosfet结构的制作方法，其特征在于：该方法还包括步骤十二、在所述源极、阱以及第二多晶硅的上表面淀积第三介质层。
15.根据权利要求14所述的屏蔽栅功率mosfet结构的制作方法，其特征在于：该方法还包括步骤十三、刻蚀所述第三介质层使得在所述阱以及第二多晶硅上方形成接触孔。
16.根据权利要求15所述的屏蔽栅功率mosfet结构的制作方法，其特征在于：该方法还包括步骤十四、在所述接触孔中填充金属。
17.根据权利要求13所述的屏蔽栅功率mosfet结构的制作方法，其特征在于：步骤十一在所述栅介质层两侧的衬底上以注入推进的方式形成所述阱。
18.根据权利要求13所述的屏蔽栅功率mosfet结构的制作方法，其特征在于：步骤十一在所述阱的两侧以注入推进的方式形成所述源极。
19.根据权利要求16所述的屏蔽栅功率mosfet结构的制作方法，其特征在于：步骤十四在所述接触孔中填充的金属覆盖所述部分所述第三介质层的上表面。
20.根据权利要求8所述的屏蔽栅功率mosfet结构的制作方法，其特征在于：步骤一中的所述衬底为硅衬底，所述硅衬底上形成有外延层。
技术总结