本发明属于半导体器件及其制备的技术领域，特别是涉及一种新型的超低压降肖特基二极管及其制备方法
背景技术：
肖特基势垒二极管(schottkybarrierdiode,sbd)广泛用于直流-直流转换器(dc-dcconverter)、电压调节器(voltageregulatormodulevrm)、电信传输/伺服器(telecom/server)、交流电源适配器(adaptor)及充电器(charger)等。在所有这些应用中，肖特基势垒二极管需要保证一定的击穿电压和低正向压降，以保证低功率消耗。根据肖特基理论，正向导通时功率肖特基的正向压降为：
vf＝фb kt/q*ln(jf/at2) jf(ρe×de ρs×ds)--公式1
其中：фb为势垒高度，jf为正向导通电流，ρe，de分别为外延层电阻率和厚度，ρs，ds分别为衬底电阻率和厚度，通常可忽略。
jf＝i/s
其中i为正向电流，s为势垒区表面积。
从上式可知，正向压降与势垒区表面积s及外延层的厚度de有密切关系，增加势垒区表面积会显著降低正向压降，增加外延层厚度会导致肖特基结正向压降提高。
为了增加势垒区表面积，有一种做法是先在高浓度衬底层(如n 层)上生长低浓度同型号外延层(如n-层)，然后光刻刻蚀多条沟槽，如图1所示，表面则增加为s＝(w 2nh)×l，其中w为芯片有效区宽度，n为刻出的槽条数，h为槽深度，l为芯片有效区长度。增加面积为2nhl.
上述的做法存在的问题是，由于在固定反向击穿电压的前提下，外延层的厚度存在着下限值，即从最薄处击穿，如图1，w1下方的外延区为最薄区，必须满足击穿电压的下限值，则w2下方的外延区增加了h的厚度，根据公式1所示则增加了vf：jf×ρe×(h×w2/w 1/2×2nh)，预想的vf降低值则达不到。
技术实现要素：
本发明提供一种新型超低压降肖特基二极管，其结构包括：刻有多个槽的高浓度衬底、在上表面和槽底部和侧面外延生长的低浓度外延层、在除边缘外的外延层上表面和槽底部和侧面形成金属硅化物势垒层、上表面边缘绝缘层和用于垂直导通的上下电极。
如图2所示，10为背面金属电极，20为高浓度衬底，30为低浓度外延层，40为势垒区，50为钝化层，60为正面金属电极。先光刻高浓度衬底硅片，通过干法或湿法的方式刻蚀出槽，然后氧化或淀积绝缘保护层并光刻进行边缘保护，在内部上表面和槽底部和侧面形成金属硅化物，最后淀积光刻正、背面金属电极。低浓度的外延层是在先刻出槽的高浓度衬底上生长的，并且具有槽的形状。由于低浓度的外延层在各个区域厚度相同，电流流经的外延层电阻相同，有效地避免了不同厚度外延层引起的电阻增加，最大限度地降低了正向导通压降vf。
本发明的制备方法，其步骤包括：n /p 型衬底片—氧化--涂胶--光刻--腐蚀sio2--去胶--刻蚀硅--腐蚀sio2--外延n-/p-型硅--氧化--光刻势垒区--溅射势垒--硅化物形成--蒸发正面金属--光刻腐蚀金属--背面减薄--蒸发背面金属。在高浓度衬底上光刻腐蚀出的槽，槽可以是条形、正方形或其它多边形圆形等。衬底槽宽要大于外延层厚度的两倍以上，外延层不能填满整个槽，保证外延层也是槽形状。外延层在上表面和槽底部和侧面都有生长。
附图说明
图1以前带有槽结构的低压降肖特基二极管结构
图2本发明的新型超低压降肖特基二极管结构。
具体实施方式
以下通过具体实施例对本发明作进一步说明，但实施例并不限制本发明的保护范围。
实施例：芯片面积：2×2mm2，刻制40根条形槽，槽深20um，外延层厚度5um，电阻率0.9ω.cm,势垒为ni，正向导通压降为0.43v(i＝10a),比无刻槽的产品低17％。
当然，本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变形都将落在本发明权利要求书的范围内。
1.一种新型超低压降肖特基二极管，其结构包括：刻有多个槽的高浓度衬底、在上表面和槽底部和侧面外延生长的低浓度外延层、在除边缘外的外延层上表面和槽底部和侧面形成金属硅化物势垒层、上表面边缘绝缘层和用于垂直导通的上下电极。
2.根据权利要求1所述的新型器件，其特征在于，低浓度的外延层是在先刻出槽的高浓度衬底上生长的，并且具有槽的形状。
3.一种超低压降肖特基二极管的制备方法，其步骤包括：先光刻高浓度衬底硅片，通过干法或湿法的方式刻蚀出槽，然后氧化或淀积绝缘保护层并光刻进行边缘保护，在内部上表面和槽底部和侧面形成金属硅化物，最后淀积光刻正、背面金属电极。
4.根据权利要求3所述的器件制备方法，其特征在于，在高浓度衬底上先光刻腐蚀出槽，槽可以是条形、正方形或其它多边形圆形等。
5.根据权利要求3所述的衬底槽宽要大于外延层厚度的两倍以上。
技术总结