本实用新型涉及显示技术领域，尤其涉及一种硅基微型显示面板的驱动芯片和显示装置。
背景技术：
硅基微型显示面板是以单晶硅为基板，采用半导体芯片制备工艺，例如cmos工艺制造的显示面板，可直接在衬底上沉积有机发光材料，能够实现1英寸以下的高ppi微显示光源。该硅基微型显示面板因具有微型化、高分辨率、低功耗和宽工作温度范围的有点，而能够被应用于近眼显示系统中，例如战术训练系统、消防头盔系统、警用天网系统、ar眼镜等。
硅基微型显示面板包括多个阵列排布的像素，在进行显示时，可采用相应的驱动芯片逐行驱动各像素，但是现有的硅基微型显示面板的驱动芯片工作效率低，功耗高，不利于硅基微型显示面板刷新率的提高。
技术实现要素：
本实用新型实施例提供一种硅基微型显示面板的驱动芯片和显示装置，以解决现有技术中驱动芯片工作效率低，功耗高的技术问题。
第一方面，本实用新型实施例提供了一种硅基微型显示面板的驱动芯片，包括：硅基衬底以及形成于所述硅基衬底上的驱动电路；
所述硅基微型显示面板包括多个阵列排布的像素；所述驱动电路包括第一级锁存器组、第二级锁存器组和同步数模转换模块；
所述第一级锁存器组包括多个与各列所述像素一一对应的第一级锁存器；所述第二级锁存器组包括多个与各列所述像素一一对应的第二级锁存器；各所述第一级锁存器的输出端与各所述第二级锁存器的输入端一一对应电连接；各所述第二级锁存器的输出端均与所述同步数模转换模块的输入端电连接；
所述同步数模转换模块包括多个与各列所述像素一一对应电连接的输出端。
可选的，所述驱动芯片还包括：信号接收端；
所述信号接收端与各所述第一级锁存器的输入端电连接；所述接收端依次接收各行像素的数字视频信号，并将同一行的各所述像素的数字视频信号依次锁存至各所述第一级锁存器；
各所述第一级锁存器的控制端均与第一同步控制信号源电连接；各所述第一级锁存器接收所述第一同步控制信号源的第一同步控制信号，并同步将各自锁存的所述数字视频信号一一对应地输入各所述第二级锁存器；
各所述第二级锁存器的控制端均与第二同步控制信号源电连接，各所述第二级锁存器接收所述第二同步控制信号源的第二同步控制信号，并将各自锁存的所述数字视频信号同步输入所述同步数模转换模块；
所述同步数模转换模块的参考信号端与参考信号源电连接；所述同步数模转换模块接收所述参考信号源的参考电压，并将所接收的同一行各所述像素的数字视频信号同步转换为模拟电压信号，并一一对应地输出至各所述像素。
可选的，所述驱动芯片还包括基准电压生成电路；所述基准电压生成电路包括多个输出端，所述基准电压生成电路的各输出端输出的参考电压为与n字节所述数字视频信号的各字节的权重值一一对应的n个基准电压；其中，n为正整数；
所述同步数模转换模块包括与多个所述第二级锁存器一一对应的多个数模转换单元；所述第二级锁存器包括n个输出端，所述第二级锁存器的每一输出端输出一字节的所述数字视频信号；
每一所述数模转换单元包括n对输入端；所述数模转换单元的每对输入端接收一字节的所述数字视频信号和与该字节的所述数字视频信号的权重值对应的一所述基准电压，并输出所述数字视频信号的模拟电压信号。
可选的，所述数模转换单元包括逻辑控制器和加法器；
所述逻辑控制器包括n对输入端；所述逻辑控制器的每对输入端接收一字节的所述数字视频信号和与该字节的所述数字视频信号的权重值对应的一所述基准电压，所述逻辑控制器的输出端输出n字节的所述数字视频信号中字节数码为高电平的各字节的所述数字视频信号对应的基准电压；
所述逻辑控制器的输出端与所述加法器的第一输入端电连接；所述加法器的第二输入端接地，所述加法器的输出端与所述像素电连接；所述加法器接收所述逻辑控制器输出的基准电压，并对所述基准电压求和后输出至所述像素。
可选的，所述逻辑控制器包括n个与门电路；
所述与门电路包括第一输入端和第二输入端，所述与门电路的第一输入端与所述第二级锁存器的输出端电连接；所述与门电路的第二输入端接收一所述基准电压；各所述与门电路的输出端均与所述加法器的第一输入端电连接。
可选的，所述数模转换单元包括信号选通器和加法器；
所述信号选通器包括n个输入端、与n个输入端一一对应的n个输出端以及与n个输入端一一对应的n个控制端；每一所述信号选通器的控制端和该控制端对应的输入端分别接收一字节的所述数字视频信号和与该字节的所述数字视频信号的权重值对应的一所述基准电压；所述信号选通器的各控制端接收的所述数字视频信号一一对应地控制所述信号选通器的输入端与输出端导通或断开，以使所述信号选通器输出n字节的所述数字视频信号中字节数码为高电平的各字节的所述数字视频信号对应的基准电压；
所述信号选通器的n个输出端均与所述加法器的第一输入端电连接，所述加法器的第二输入端接地，所述加法器的输出端与所述像素电连接；所述加法器接收所述信号选通器输出的基准电压，并对所述基准电压求和后输出至所述像素。
可选的，所述数模转换单元包括n个开关和加法器；
每个所述开关包括控制端、输入端和输出端；所述开关的控制端和输入端分别接收一字节的所述数字视频信号和与该字节的所述数字视频信号的权重值对应的一所述基准电压；所述开关的控制端接收的所述数字视频信号控制该所述开关的输入端和输出端导通与断开；其中，所接收的所述数字视频信号的字节数码为高电平的所述开关的输入端和输出端导通；
n个所述开关的输出端均与所述加法器的第一输入端电连接，所述加法器的第二输入端接地，所述加法器的输出端与所述像素电连接；所述加法器接收各所述开关的输出端输出的基准电压，并对所述基准电压求和后输出至所述像素。
可选的，所述加法器包括运算放大器、负反馈电阻、负载电阻和n个分压电阻；
所述运算放大器的同相输入端通过所述负载电阻接地；所述负反馈电阻跨接于所述运算放大器的反相输入端与输出端之间；所述运算放大器的输出端与所述像素电连接；
各所述分压电阻的第一端接收所述基准电压，各所述分压电阻的第二端均与所述运算放大器的反相输入端电连接。
可选的，所述驱动芯片还包括：移位寄存器；
所述移位寄存器电连接于所述信号接收端和所述第一级锁存器组之间；所述移位寄存器将所述信号接收端接收的一行像素的所述数字视频信号一一对应的输入至所述第一级锁存器组的各所述第一级锁存器中。
第二方面，本实用新型实施例还提供一种显示装置，包括：硅基微型显示面板和上述驱动芯片；
所述硅基微型显示面板包括阵列排布的多个像素，所述像素包括驱动晶体管和有机发光元件；
所述硅基微型显示面板还包括多条扫描信号线和多条数据信号线；
同一行所述像素的驱动晶体管的控制端连接同一条所述扫描信号线；同一列所述像素的驱动晶体管的输入端连接同一条所述数据信号线；所述驱动晶体管的输出端与所述有机发光元件电连接；
所述显示装置还包括扫描驱动电路；所述扫描驱动电路的输出端与各所述扫描信号线电连接；所述扫描驱动电路控制与各所述扫描信号线电连接的各所述驱动晶体管逐行打开；
所述驱动芯片的同步数模转换模块的各输出端与各所述数据信号线电连接；所述数据驱动电路向与所述数据信号线电连接的所述驱动晶体管提供模拟电压信号。
本实用新型实施例提供的硅基微型显示面板的驱动芯片，能够驱动硅基微型显示面板的各像素，该硅基微型显示面板包括多行多列像素；该驱动芯片包括硅基衬底以及形成于硅基衬底上的驱动电路，该驱动电路包括第一级移位寄存器组、第二级移位寄存器组和同步数模转换模块；该第一级锁存器组包括与各列像素一一对应的多个第一级锁存器，第二级锁存器组包括同样包括与各列像素一一对应的多个第二级锁存器；各第一级锁存器能够依次接收外部设备传输的各列像素的数字视频信号，并能够将各列像素的数字视频信号同步锁存于各第二级锁存器中；而同步数模转换模具能够对各第二级锁存器输出的各数字视频信号进行同步转换，并能够将所转换的模拟信号一一对应地输入至各列像素中，以使位于同一行各像素的数字视频信号实现同步转换，从而能够提高对数字视频信号的转换效率，进而提高硅基微型显示面板的刷新频率，提高硅基微型显示面板的显示效果。
附图说明
图1是本实用新型实施例提供的一种驱动芯片的结构示意图；
图2是本实用新型实施例提供的一种驱动芯片的驱动电路的结构示意图；
图3是本实用新型实施例提供的又一种驱动芯片的结构示意图；
图4是本实用新型实施例提供的又一种驱动芯片的结构示意图；
图5是本实用新型实施例提供的又一种驱动芯片的结构示意图；
图6是本实用新型实施例提供的一种数模转换单元的结构示意图；
图7是本实用新型实施例提供的一种加法器的结构示意图；
图8是本实用新型实施例提供的又一种数模转换单元的结构示意图；
图9是本实用新型实施例提供的又一种数模转换单元的结构示意图；
图10是本实用新型实施例提供的又一种数模转换单元的结构示意图；
图11是本实用新型实施例提供的一种显示装置的结构示意图；
图12是本实用新型实施例提供的一种像素结构示意图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。
本实用新型实施例提供了一种硅基微型显示面板的驱动芯片，该驱动芯片能够驱动硅基微型显示面板进行显示。图1是本实用新型实施例提供的一种驱动芯片的结构示意图，图2是本实用新型实施例提供的一种驱动芯片的驱动电路的结构示意图。结合图1和图2所示，硅基微型显示面板的驱动芯片100包括硅基衬底10以及形成于硅基衬底10上的驱动电路30；该驱动电路30包括第一级锁存器组31、第二级锁存器组32和同步数模转换模块33。驱动芯片100驱动的硅基微型显示面板20包括多个阵列排布的像素201，该多个阵列排布的像素201也可直接形成于硅基衬底10上。
当硅基微型显示面板20包括p行q列像素时，第一级锁存器组31包括多个与各列像素201一一对应的第一级锁存器311～31q；第二级锁存器组32包括多个与各列像素201一一对应的第二级锁存器321～32q；各第一级锁存器311～31q的输出端与各第二级锁存器321～32q的输入端一一对应电连接；各第二级锁存器321～32q的输出端均与同步数模转换模块33的输入端电连接；同步数模转换模块33包括多个与各列像素201一一对应电连接的输出端out1～outq。其中，p和q均为正整数。
需要说明的是，多个第一级锁存器311～31q为第一级锁存器311、第一级锁存器312、第一级锁存器313、…、第一级锁存器31q；多个第二级锁存器321～32q为第二级锁存器321、第二级锁存器322、第二级锁存器323、…、第二级锁存器32q；多个输出端out1～outq为输出端out1、输出端out2、输出端out3、…、输出端outq。
示例性的，各第一级锁存器、各第二级锁存器、同步数模转换器30的各输出端以及硅基微型显示面板20中各列像素的对应关系可以为第一级锁存器311与第一列像素对应，可用于锁存第一列像素中各像素201的数字视频信号；第一级锁存器312与第二列像素对应，可用于锁存第二列像素中各像素201的数字视频信号；第一级锁存器313与第三列像素对应，可用于锁存第三列像素中各像素201的数字视频信号；…；第一级锁存器31q与第q列像素对应，可用于锁存第q列像素中各像素201的数字视频信号。如此，各第一级锁存器311～31q能够依次锁存位于同一行不同列的各像素201的数字视频信号，并各像素201的数字视频信号锁存完成后，各第一级锁存器311～31q能够将各像素201的数字视频信号同步输出。
相应的，第二级锁存器321的输入端可与第一级锁存器311的输出端电连接，以接收第一级锁存器311输出的数字视频信号，并进行锁存；第二级锁存器322的输入端可与第一级锁存器312的输出端电连接，以接收第一级锁存器312输出的数字视频信号，并进行锁存；第二级锁存器323的输入端可与第一级锁存器313的输出端电连接，以接收第一级锁存器313输出的数字视频信号，并进行锁存；…；第二级锁存器32q的输入端可与第一级锁存器31q的输出端电连接，以接收第一级锁存器31q输出的数字视频信号，并进行锁存。如此，各第一级锁存器311～31q锁存的数字视频信号能够同步输出至各第二级锁存器321～32q中，使得各第一级锁存器321～32q能够将位于同一行不同列的各像素201的数字视频信号同步锁存。此时，各第一级锁存器311～31q的存储空间被释放，能够开始对下一行各像素201的数字视频信号进行锁存。
同时，各第二级锁存器321～32q的输出端均与同步数模转换模块的输入端电连接，使得锁存至各第二级锁存器321～32q的数字视频信号可以同步输入至同步数模转换器30中，使得同步数模转换器30能够将同一行各像素201的数字视频信号同步转换为模拟电压信号，并经同数模转换器30的输出端out1剥离后outq分别输出至同一行的各像素中，以驱动该行像素201显示发光。此时，各第二级锁存器321～32q的存储空间被释放，使得各第二级锁存器321～32q能够锁存下一行像素的数字视频信号。
如此，在一行像素的数字视频信号锁存完成后，可紧接着锁存下一行像素的数字视频信号，且能够同时驱动一行像素，使得一行像素同步显示发光，从而能够提高刷新频率以及硅基微型显示面板的显示亮度，进而提高硅基微型显示面板的显示效果。
可选的，图3是本实用新型实施例提供的又一种驱动芯片的结构示意图。结合图1和图3所示，该驱动芯片还包括信号接收端40；该信号接收端40与各第一级锁存器311～31q的输入端电连接；该接收端40能够依次接收各行像素201的数字视频信号，并将同一行的各像素201的数字视频信号依次锁存至各第一级锁存器311～31q；各第一级锁存器311～31q的控制端均与第一同步控制信号源syn1电连接；各第一级锁存器311～31q接收第一同步控制信号源311～31q的第一同步控制信号vsyn1，并同步将各自锁存的数字视频信号一一对应地输入各第二级锁存器321～32q；各第二级锁存器321～32q的控制端均与第二同步控制信号源syn2电连接，各第二级锁存器321～32q接收第二同步控制信号源syn2的第二同步控制信号vsyn2，并将各自锁存的数字视频信号同步输入同步数模转换模块33；同步数模转换模块33的参考信号端与参考信号源ref电连接；同步数模转换模块30接收参考信号源ref的参考电压vref，并将所接收的同一行各像素201的数字视频信号同步转换为模拟电压信号，并一一对应地输出至各像素201。
如此，信号接收端40接收的数字视频信号能够依次锁存至各第一级锁存器311～31q中，并在各一级锁存器311～31q将一行像素201的数字视频信号锁存完成后，第一同步控制信号源syn1向各第一级锁存器311～31q同步输出第一同步控制信号vsyn1，使得各第一级锁存器311～31q能够同步输出各自锁存的数字视频信号至各第二级锁存器321～32q，使得各第二级锁存器321～32q能够同步锁存一行像素201的数字视频信号；此时，第二同步控制信号源syn2向各第二级锁存器321～32q同步输出第二同步控制信号vsyn2，使得各第二级锁存器321～32q能够将各自锁存的数字视频信号同步输出至同步数模转换模块中；该同步数模转换模块能够根据所接收的数字视频信号和参考信号源ref的参考电压vref，输出同一行各像素201的模拟电压信号，以驱动该行像素201显示发光。如此，各第一级锁存器311～31q锁存的信号能够同步输出，第二级锁存器321～33q能够同步锁存并同步输出至同步数模转换模块33，以使得同步数模转换模块33对同一行各像素的数字视频信号进行同步转换，相较于现有技术中同一行各像素的数字视频信号依次转换的情况，能够提高对各像素201的数字视频信号的转换效率，从而提高硅基微型显示面板20的刷新频率，提高硅基微型显示面板20的显示效果。
可选的，图4是本实用新型实施例提供的又一种驱动芯片的结构示意图。结合图1和图4所示，该所述驱动芯片100还包括移位寄存器60。该移位寄存器60电连接于信号接收端40和第一级锁存器组31之间；该移位寄存器60能够将信号接收端40接收的一行像素201的数字视频信号一一对应的输入至第一级锁存器组31的各第一级锁存器311～31q中。
示例性的，在刷新硅基微型显示面板20的画面时信号接收端40接收一帧画面中各像素的数字视频信号，该一帧画面的数字视频信号可通过移位寄存器60将逐行锁存至第一级锁存器组31的各第一级锁存器311～31q中。移位寄存器60依次将一行像素中各像素201的数字视频信号一一对应地锁存至各第一级锁存器311～31q中，并在第一级锁存器311～31q将一行像素的数字视频信号锁存完成后同步输出至第二级锁存器组32的各第二级锁存器321～32q中；此时移位寄存器60能够控制下一行像素中各像素201的数字视频信号一一对应地锁存至各第一级锁存器311～31q中。如此，能够实现对硅基微型显示面板20的逐行驱动。
可选的，图5是本实用新型实施例提供的又一种驱动芯片的结构示意图。结合图1和图5所示，该驱动芯片100还包括基准电压生成电路50。该基准电压生成电路50包括多个输出端o1～on；该基准电压生成电路50的各输出端o1～on输出的参考电压为与n字节所述数字视频信号的各字节的权重值一一对应的n个基准电压u1～un；其中，n为正整数。
此时，同步数模转换模块33包括与多个第二级锁存器321～32q一一对应的多个数模转换单元331～33q；每个第二级锁存器包括n个输出端，第二级锁存器的每一输出端可输出一字节的数字视频信号；每一数模转换单元包括n对输入端i11(i12～i1n)和i21(i22～i2n)；数模转换单元的每对输入端接收一字节的数字视频信号和与该字节的数字视频信号的权重值对应的一基准电压，并输出数字视频信号的模拟电压信号。
各第二级锁存器321～32q可与各数模转换单元331～33q一一对应电连接，例如第二级锁存器321的各输出端能够与数模转换单元331的各第一输入端i21～i2n一一对应电连接；第二级锁存器322的各输出端能够与数模转换单元332的各第一输入端i21～i2n一一对应电连接；锁存器323的各输出端能够与数模转换单元333的各第一输入端i21～i2n一一对应电连接；…；锁存器32q的各输出端能够与数模转换单元33q的各第一输入端i21～i2n一一对应电连接。如此，一个第二级锁存器中锁存的n字节数字视频信号能够分别通过该第二级锁存器的输入端对应输入一数模转换单元的各第一输入端i21～i2n。同时，各数模转换单元331～33q还可与基准电压生成电路50电连接，例如，数模转换单元331的各第二输入端i11～i1n与基准电压生成电路50的各输出端o1～on一一对应电连接；数模转换单元332的各第二输入端i11～i1n与基准电压生成电路50的各输出端o1～on一一对应电连接；数模转换单元333的各第二输入端i11～i1n与基准电压生成电路50的各输出端o1～on一一对应电连接；…；数模转换单元33q的各第二输入端i11～i1n与基准电压生成电路50的各输出端o1～on一一对应电连接。如此，数模转换单元能够根据其所接收的数字视频信号控制各基准电压的输出，以将数字视频信号转换为模拟电压信号。
示例性的，数字视频信号可以为8字节的二进制数字视频信号，不同字节的数字视频信号具有不同的权重值，该权重值即为该字节的数字视频信号对应的基准电压。此时，当数字视频信号为“11111111”时，数模转换单元能够对基准电压u1～u8求和后输出对应的模拟电压信号；当数字视频信号为“11111110”时，数模转换单元能够对基准电压u2～u8求和后输出对应的模拟电压信号；或者，当数字视频信号为“01111111”时，数模转换单元能够对基准电压u1～u7求和后输出对应的模拟电压信号。
在具体实现中，可选的，图6是本实用新型实施例提供的一种数模转换单元的结构示意图。如图6所示，该数模转换单元330包括逻辑控制器301和加法器302；逻辑控制器301包括n对输入端i11～i1n和i21～i2n；逻辑控制器301的每对输入端i11和i21(i12和i22或i1n和i2n)接收一字节的数字视频信号和与该字节的数字视频信号的权重值对应的一基准电压，逻辑控制器的输出端输出n字节的数字视频信号中字节数码为高电平的各字节的数字视频信号对应的基准电压；逻辑控制器的输出端与加法器的第一输入端电连接；加法器的第二输入端接地，加法器的输出端与像素电连接；加法器接收逻辑控制器输出的基准电压，并对基准电压求和后输出至相应的像素。
示例性的，当数字视频信号为8字节的二进制数字信号时，该数字视频信号中二进制数码的“1”代表高电平，而二进制数码的“0”代表低电平。如此，当一基准电压所对应的一字节二进制数码为“1”时，该基准电压通过逻辑控制器的输出端输出至加法器；相反，当一基准电压所对应的一字节二进制数码为“0”时，该基准电压无法通过逻辑控制器的输出端输出至加法器，此时加法器可仅对二进制数码为“1”的各字节数字视频信号对应的基准电压进行求和，以实现数模转换，并将所转换的模拟电压信号对应输入至相应的像素中。
在一个示例性的方案中，加法器可以包括运算放大器、负反馈电阻、负载电阻和n个分压电阻等。
示例性的，图7是本实用新型实施例提供的一种加法器的结构示意图。如图7所示，该加法器302可以包括运算放大器u01、负反馈电阻r02、负载电阻r01和n个分压电阻r1～rn。该运算放大器u01的同相输入端通过负载电阻r01接地；负反馈电阻r02跨接于运算放大器u01的反相输入端与输出端之间；运算放大器u01的输出端与像素电连接；各分压电阻r1～rn的第一端接收基准电压u1～un，各分压电阻r1～rn的第二端均与运算放大器u01的反相输入端电连接。如此，在有基准电压输入至加法器302时，基准电压能够通过对应的分压电阻分压后进入运算放大器u01中求和，并有输出端out输出相应的模拟电压信号至对应的像素，以驱动该像素显示发光。
在一个示例性的方案中，逻辑控制器可以包括n个与门电路等。
示例性的，图8是本实用新型实施例提供的又一种数模转换单元的结构示意图。如图8所示，逻辑控制单元301包括n个与门电路3011～301n。每个与门电路3011(或3012、…、301n)包括第一输入端i21(或i22、…、i2n)和第二输入端i11(或i12、…、i1n)，n个与门电路3011～301n的第一输入端i21～i2n与一个第二级锁存器的各输出端一一对应电连接；每个与门电路3011(或3012、…、301n)的第二输入端i11(或i12、…、i1n)接收一基准电压u1(或u2、…、un)；各与门电路3011～301n的输出端均与加法器302的第一输入端电连接，加法器302的第二输入端接地。如此，一个数模转换单元330包括n各与门电路，该与门电路的两个输入端接收的信号都为高电平信号时导通，使得该与门电路所接收的基准电压输出至加法器中，从而实现数字视频信号向模拟电压信号的转换。
此外，在具体实现中，数模转换单元中的逻辑控制器还可采用信号选通器或开关元件来代替。
示例性的，图9是本实用新型实施例提供的又一种数模转换单元的结构示意图。如图9所示，数模转换单元330包括信号选通器303和加法器302；信号选通器301包括n个输入端i31～i3n、与n个输入端i31～i3n一一对应的n个输出端o31～o3n以及与n个输入端一一对应的n个控制端c31～c3n；每一信号选通器303的控制端c31(或c32、…、c3n)和与该控制端c31(或c32、…、c3n)对应的输入端i31(或i32、…、i3n)分别接收一字节的数字视频信号和与该字节的数字视频信号的权重值对应的一基准电压u1(或u2、…、un)；信号选通器303的控制端c31(或c32、…、c3n)接收的数字视频信号一一对应地控制信号选通器303的输入端i31(或i32、…、i3n)与输出端o31(或o32、…、o3n)导通或断开，以使信号选通器303输出n字节的数字视频信号中字节数码为高电平的各字节的数字视频信号对应的基准电压；信号选通器的n个输出端均与加法器302的第一输入端电连接，加法器302的第二输入端接地，加法器302的输出端out与相应的像素电连接；加法器302接收信号选通器输出的基准电压，并对基准电压求和后输出至对应的像素。如此，能够将数字视频信号转换为模拟电压信号，并输入至对应的像素中，以驱动该像素显示发光。
示例性的，图10是本实用新型实施例提供的又一种数模转换单元的结构示意图。如图10所示，数模转换单元330包括n个开关m1～mn和加法器302。每个开关m1(或m2、…、mn)包括控制端、输入端和输出端；开关m1(或m2、…、mn)的控制端和输入端分别接收一字节的数字视频信号和与该字节的数字视频信号的权重值对应的一基准电压；开关m1(或m2、…、mn)的控制端接收的数字视频信号控制该开关的输入端和输出端导通与断开；其中，所接收的数字视频信号的字节数码为高电平的开关的输入端和输出端导通；n个开关的输出端均与加法器302的第一输入端电连接，加法器302的第二输入端接地，加法器302的输出端out与对应的像素电连接；加法器接收各开关m1～mn的输出端输出的基准电压，并对基准电压求和后输出至对应的像素。其中，开关m1～mn可以为n型晶体管。如此，同样能够将数字视频信号转换为模拟电压信号，并输入至对应的像素中，以驱动该像素显示发光。
需要说明的是，上述仅为对数模转换单元的示例性说明，在能够实现将数字视频信号转换为模拟电压信号的前提下，该数模转换单元还可以为其它结构，本实用新型实施例对此不做具体限定。
此外，上述仅为对一个数模转换单元的示例性说明，本实用新型实施例中数模转换模块包括与微型硅基显示面板中阵列排布的像素的列数相同的多个数模转换单元。各数模转换单元能够同步工作，以将同时对一行像素的数字视频信号进行转换，并将所转换的模拟电压信号一同输入至同一行的各像素中。相较于现有技术中需要对同一行各像素的数字视频信号依次转换后在一同输出的方式，本实用新型实施例提供的驱动芯片具有较高的驱动效率，从而能够提高微型硅基显示面板的刷新频率，进而提高微型硅基显示面板的显示效果。
本实用新型实施例还提供一种显示装置，由于该显示装置包括硅基微型显示面板和本实用新型实施例提供的硅基微型显示面板的驱动芯片，因此该显示装置也具有上述实施方式提供的硅基微型显示面板的驱动芯片所具有的有益效果，相同之处在下文中不再赘述，可参照上文理解。
示例性的，图11是本实用新型实施例提供的一种显示装置的结构示意图，图12是本实用新型实施例提供的一种像素结构示意图。结合图11和图12所示，显示装置200包括驱动芯片100和硅基微型显示面板20，该硅基微型显示面板20包括阵列排布的多个像素201，该阵列排布的多个像素201直接形成于驱动芯片100的硅基衬底上。其中，每个像素201包括驱动晶体管t和有机发光元件oled。此外，硅基微型显示面板20还包括多条扫描信号线scan和多条数据信号线data，且同一行像素201的驱动晶体管t的控制端连接同一条扫描信号线scan，同一列像素的驱动晶体管t的输入端连接同一条数据信号线data；驱动晶体管t的输出端与有机发光元件oled电连接。显示装置200还可以包括扫描驱动电路70，该扫描驱动电路70同样可直接形成于驱动芯片100的硅基衬底上。扫描驱动电路70的输出端与各扫描信号线scan电连接；扫描驱动电路70控制与各扫描信号线scan电连接的各驱动晶体管t逐行打开；驱动芯片100的同步数模转换模块的各输出端与各数据信号线data电连接；数据驱动电路70向与数据信号线data电连接的驱动晶体管t提供模拟电压信号，以模拟电压信号通过该驱动晶体管t后，输入至有机发光元件oled中，驱动有机发光元件oled显示发光。
示例性的，显示装置200例如可以为近眼显示装置，例如ar眼镜等。本实用新型实施例对此不做具体限定
注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。
1.一种硅基微型显示面板的驱动芯片，其特征在于，包括：硅基衬底以及形成于所述硅基衬底上的驱动电路；
所述硅基微型显示面板包括多个阵列排布的像素；所述驱动电路包括第一级锁存器组、第二级锁存器组和同步数模转换模块；
所述第一级锁存器组包括多个与各列所述像素一一对应的第一级锁存器；所述第二级锁存器组包括多个与各列所述像素一一对应的第二级锁存器；各所述第一级锁存器的输出端与各所述第二级锁存器的输入端一一对应电连接；各所述第二级锁存器的输出端均与所述同步数模转换模块的输入端电连接；
所述同步数模转换模块包括多个与各列所述像素一一对应电连接的输出端。
2.根据权利要求1所述的驱动芯片，其特征在于，还包括：信号接收端；
所述信号接收端与各所述第一级锁存器的输入端电连接；所述接收端依次接收各行像素的数字视频信号，并将同一行的各所述像素的数字视频信号依次锁存至各所述第一级锁存器；
各所述第一级锁存器的控制端均与第一同步控制信号源电连接；各所述第一级锁存器接收所述第一同步控制信号源的第一同步控制信号，并同步将各自锁存的所述数字视频信号一一对应地输入各所述第二级锁存器；
各所述第二级锁存器的控制端均与第二同步控制信号源电连接，各所述第二级锁存器接收所述第二同步控制信号源的第二同步控制信号，并将各自锁存的所述数字视频信号同步输入所述同步数模转换模块；
所述同步数模转换模块的参考信号端与参考信号源电连接；所述同步数模转换模块接收所述参考信号源的参考电压，并将所接收的同一行各所述像素的数字视频信号同步转换为模拟电压信号，并一一对应地输出至各所述像素。
3.根据权利要求2所述的驱动芯片，其特征在于，还包括：基准电压生成电路；所述基准电压生成电路包括多个输出端，所述基准电压生成电路的各输出端输出的参考电压为与n字节所述数字视频信号的各字节的权重值一一对应的n个基准电压；其中，n为正整数；
所述同步数模转换模块包括与多个所述第二级锁存器一一对应的多个数模转换单元；所述第二级锁存器包括n个输出端，所述第二级锁存器的每一输出端输出一字节的所述数字视频信号；
每一所述数模转换单元包括n对输入端；所述数模转换单元的每对输入端接收一字节的所述数字视频信号和与该字节的所述数字视频信号的权重值对应的一所述基准电压，并输出所述数字视频信号的模拟电压信号。
4.根据权利要求3所述的驱动芯片，其特征在于，所述数模转换单元包括逻辑控制器和加法器；
所述逻辑控制器包括n对输入端；所述逻辑控制器的每对输入端接收一字节的所述数字视频信号和与该字节的所述数字视频信号的权重值对应的一所述基准电压，所述逻辑控制器的输出端输出n字节的所述数字视频信号中字节数码为高电平的各字节的所述数字视频信号对应的基准电压；
所述逻辑控制器的输出端与所述加法器的第一输入端电连接；所述加法器的第二输入端接地，所述加法器的输出端与所述像素电连接；所述加法器接收所述逻辑控制器输出的基准电压，并对所述基准电压求和后输出至所述像素。
5.根据权利要求4所述的驱动芯片，其特征在于，所述逻辑控制器包括n个与门电路；
所述与门电路包括第一输入端和第二输入端，所述与门电路的第一输入端与所述第二级锁存器的输出端电连接；所述与门电路的第二输入端接收一所述基准电压；各所述与门电路的输出端均与所述加法器的第一输入端电连接。
6.根据权利要求4所述的驱动芯片，其特征在于，所述数模转换单元包括信号选通器和加法器；
所述信号选通器包括n个输入端、与n个输入端一一对应的n个输出端以及与n个输入端一一对应的n个控制端；每一所述信号选通器的控制端和该控制端对应的输入端分别接收一字节的所述数字视频信号和与该字节的所述数字视频信号的权重值对应的一所述基准电压；所述信号选通器的各控制端接收的所述数字视频信号一一对应地控制所述信号选通器的输入端与输出端导通或断开，以使所述信号选通器输出n字节的所述数字视频信号中字节数码为高电平的各字节的所述数字视频信号对应的基准电压；
所述信号选通器的n个输出端均与所述加法器的第一输入端电连接，所述加法器的第二输入端接地，所述加法器的输出端与所述像素电连接；所述加法器接收所述信号选通器输出的基准电压，并对所述基准电压求和后输出至所述像素。
7.根据权利要求4所述的驱动芯片，其特征在于，所述数模转换单元包括n个开关和加法器；
每个所述开关包括控制端、输入端和输出端；所述开关的控制端和输入端分别接收一字节的所述数字视频信号和与该字节的所述数字视频信号的权重值对应的一所述基准电压；所述开关的控制端接收的所述数字视频信号控制该所述开关的输入端和输出端导通与断开；其中，所接收的所述数字视频信号的字节数码为高电平的所述开关的输入端和输出端导通；
n个所述开关的输出端均与所述加法器的第一输入端电连接，所述加法器的第二输入端接地，所述加法器的输出端与所述像素电连接；所述加法器接收各所述开关的输出端输出的基准电压，并对所述基准电压求和后输出至所述像素。
8.根据权利要求4～7任一项所述的驱动芯片，其特征在于，所述加法器包括运算放大器、负反馈电阻、负载电阻和n个分压电阻；
所述运算放大器的同相输入端通过所述负载电阻接地；所述负反馈电阻跨接于所述运算放大器的反相输入端与输出端之间；所述运算放大器的输出端与所述像素电连接；
各所述分压电阻的第一端接收所述基准电压，各所述分压电阻的第二端均与所述运算放大器的反相输入端电连接。
9.根据权利要求2～7任一项所述的驱动芯片，其特征在于，还包括：移位寄存器；
所述移位寄存器电连接于所述信号接收端和所述第一级锁存器组之间；所述移位寄存器将所述信号接收端接收的一行像素的所述数字视频信号一一对应的输入至所述第一级锁存器组的各所述第一级锁存器中。
10.一种显示装置，其特征在于，包括：硅基微型显示面板和权利要求1～9任一项所述的驱动芯片；
所述硅基微型显示面板包括阵列排布的多个像素，所述像素包括驱动晶体管和有机发光元件；
所述硅基微型显示面板还包括多条扫描信号线和多条数据信号线；
同一行所述像素的驱动晶体管的控制端连接同一条所述扫描信号线；同一列所述像素的驱动晶体管的输入端连接同一条所述数据信号线；所述驱动晶体管的输出端与所述有机发光元件电连接；
所述显示装置还包括扫描驱动电路；所述扫描驱动电路的输出端与各所述扫描信号线电连接；所述扫描驱动电路控制与各所述扫描信号线电连接的各所述驱动晶体管逐行打开；
所述驱动芯片的同步数模转换模块的各输出端与各所述数据信号线电连接；所述数据驱动电路向与所述数据信号线电连接的所述驱动晶体管提供模拟电压信号。
技术总结