相关申请的交叉引用
本申请要求于2018年12月3日提交的申请号为10-2018-0153898的韩国申请的优先权，其通过引用整体并入本文。
各个实施例总体涉及一种半导体集成设备，且更特别地，涉及一种数据存储装置及其操作方法，以及包括该数据存储装置的存储系统。
背景技术：
存储装置电连接到主机装置并且根据主机的请求执行数据输入/输出操作。存储装置可以使用各种存储介质来存储数据。
使用闪速存储器的存储介质具有诸如大容量、非易失性、低单位成本、低功耗和高速数据处理速度的优点。
然而，在闪速存储器中，当对特定块重复读取操作时，由于包括在块中的存储器单元的阈值电压电平被转变，因此存储的数据可能被损坏。这被称为读取干扰现象并且会导致读取错误率增加。
为了基本防止读取干扰现象，可以将读取超过预定次数的块的数据移动到另一个块。
当其数据未在适当的时间移动的块被读取超过读取限制时，则该块不再是可用的。
技术实现要素：
在实施例中，一种数据存储装置可以包括：存储器(storage)，被配置为包括多个存储块；以及控制器，被配置为控制向/从存储器输入/输出数据，其中控制器包括：命令队列，被配置为对从主机装置传送的主机命令进行排队；以及强制垃圾收集控制器，被配置为当从多个存储块检测到需要强制垃圾收集的块时，控制优先于排队的主机命令来执行强制垃圾收集。
在实施例中，提供一种数据存储装置的操作方法。该数据存储装置包括：存储器，被配置为包括多个存储块；以及控制器，具有被配置为对从主机装置传送的主机命令进行排队的命令队列以及被配置为通过调度排队的主机命令来控制向/从存储器输入/输出数据的强制垃圾收集控制器，该操作方法包括：由强制垃圾收集控制器监视以确定是否从多个存储块检测到需要强制垃圾收集的块；并且当检测到需要强制垃圾收集的块时，由强制垃圾收集控制器优先于排队的主机命令来执行强制垃圾收集。
在实施例中，一种存储系统可以包括：主机装置；存储器，被配置为包括多个存储块；以及控制器，被配置为控制向/从存储器输入/输出数据，其中该控制器包括：命令队列，被配置为对从主机装置传送的主机命令进行排队；以及强制垃圾收集控制器，被配置为当从多个存储块检测到需要强制垃圾收集的块时，控制优先于排队的主机命令来执行强制垃圾收集。
在实施例中，一种存储器系统可以包括：存储器装置，包括存储块；以及控制器，被配置为：分别响应于一个或多个所排队命令，控制存储器装置执行一个或多个操作；并且当在存储块之中检测到目标块时，控制存储器装置在处理排队的命令之前对目标块执行强制垃圾收集操作。
附图说明
图1是根据实施例的数据存储装置的配置图。
图2是根据实施例的控制器的配置图。
图3是根据实施例的强制垃圾收集(fgc)控制器的配置图。
图4是描述根据实施例的数据存储装置的操作方法的流程图。
图5是根据实施例的存储器的配置图。
图6是描述根据实施例的命令处理概念的示图。
图7是示出根据实施例的数据存储系统的示图。
图8和图9是示出根据实施例的数据处理系统的示图。
图10是示出根据实施例的包括数据存储装置的网络系统的示图。
图11是示出根据实施例的包括在数据存储装置中的非易失性存储器装置的框图。
具体实施方式
在下文中，将通过实施例的各个示例并参照附图在下面描述数据存储装置及其操作方法以及包括该数据存储装置的存储系统。
图1是根据实施例的数据存储装置的配置图。
参照图1，根据实施例的数据存储装置10可以包括控制器110和存储器120。
控制器110可以响应于主机装置的请求来控制存储器120。例如，控制器110可以根据主机装置的编程(写入)请求使数据编程在存储器120中。此外，控制器110可以响应于主机装置的读取请求将写入在存储器120中的数据提供给主机装置。在实施例中，控制器110可以将从主机装置传送的命令存储在命令队列中，并根据通过调度命令处理顺序获得的结果来处理命令。
存储器120可以在控制器110的控制下写入数据或输出所写入的数据。存储器120可以包括易失性或非易失性存储器设备。在实施例中，存储器120可以使用从诸如以下的各种非易失性存储器装置中选择的存储器装置来实施：电可擦除可编程rom(eeprom)、nand闪速存储器、nor闪速存储器、相变ram(pram)、电阻式ram(reram)、铁电ram(fram)、自旋转移力矩磁性ram(stt-mram)。存储器120可以具有分层结构，该分层结构具有包括多个存储器单元的页面、包括至少一个页面的块、包括至少一个块的平面、包括至少一个平面的管芯等。例如，可以以页面为单位执行读取和写入(编程)操作，并且例如，可以以块为单位执行擦除操作。为了提高数据输入/输出速度，可以根据数据存储装置10的制造目的等来确定待被读取或写入的数据的处理单元。存储器120可以操作在一个存储器单元中存储一位数据的单层单元或在一个存储器单元中存储多位数据的多层单元。
控制器110可以包括强制垃圾收集(fgc)控制器20。
fgc控制器20可以保持对在命令队列中等待的主机命令的处理，并且当从构成存储器120的块检测到满足预定条件的块时，控制执行强制垃圾收集。在实施例中，fgc操作中的目标块可以是满足预定条件的块。
在实施例中，fgc控制器20可以使用每块的读取次数作为fgc条件。在实施例中，当在数据存储装置10突然断电(spo)之后再次供应电力并且执行重建时，fgc控制器20可以使用开放块存在或不存在错误作为fgc条件；然而，实施例不限于此。
在保持在命令队列中排队的主机命令并执行fgc之后，fgc控制器20可以再次处理在命令队列中等待的主机命令。
图2是根据实施例的控制器的配置图。
参照图2，根据实施例的控制器110可以包括中央处理单元(cpu)111、主机接口(if)113、rom1151、ram1153、存储器接口(if)117以及fgc控制器20。
cpu111可以被配置为将针对存储器120的数据读取或写入操作所需的各种类型的控制信息传输到主机if113、ram1153和存储器if117。在实施例中，cpu111可以根据为数据存储装置10的各种操作提供的固件进行操作。在实施例中，cpu111可以执行用于执行垃圾收集、地址映射、损耗均衡等以用于管理存储器120的闪存转换层(ftl)的功能，检测和校正从存储器120读取的数据的错误的功能等。
主机if113可以提供用于从主机装置接收命令和时钟信号的通信通道，并且在cpu111的控制下控制数据输入/输出。具体地，主机if113可以在主机装置和数据存储装置10之间提供物理连接。主机if113可以对应于主机装置的总线格式而提供与数据存储装置10的接口连接。主机装置的总线格式可以包括诸如以下的标准接口协议中的至少一种：安全数字、通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、个人计算机存储卡国际协会(pcmcia)、并行高级技术附件(pata)、串行高级技术附件(sata)、小型计算机系统接口(scsi)、串列scsi(sas)、外围组件互连(pci)、高速pci(pci-e或pcie)和通用闪存(ufs)。
rom1151可以存储控制器110的操作所需的例如固件或软件的程序代码，并且存储由程序代码使用的代码数据等。
ram1153可以存储控制器110的操作所需的数据或由控制器110生成的数据。
在启动操作中，cpu111可以将存储在存储器120或rom1151中的启动代码加载到ram1153，从而控制数据存储装置10的启动操作。
存储器if117可以提供用于控制器110和存储器120之间的信号传送/接收的通信通道。存储器if117可以在cpu111的控制下将已经临时存储在缓冲存储器中的数据写入在存储器120中。此外，存储器if117可以将从存储器120读取的数据传输到缓冲存储器以进行临时存储。
fgc控制器20可以基于预定fgc条件控制优先于主机命令地执行fgc。
图3是根据实施例的fgc控制器的配置图。
参照图3，fgc控制器20可以包括确定电路201、主机命令管理器203和fgc触发器205。
确定电路201可以基于构成存储器120的每个块的状态来确定是否需要fgc。
在实施例中，确定电路201可以根据每个块的读取次数或者在spo之后的装置重建期间检测已发生错误的开放块来确定是否需要fgc；然而，实施例不限于此。
当作为确定电路201的确定结果需要fgc时，主机命令管理器203可以保持对在命令队列中等待的主机命令的处理。在实施例中，当fgc完成时，主机命令管理器203可以恢复对在命令队列中等待的主机命令的处理。
当在主机命令管理器203的控制下保持在命令队列中等待的主机命令时，fgc触发器205可以启用fgc处理信号。因此，控制器110可以通过选择满足确定电路201的确定条件的块作为目标块来执行垃圾收集。
当每个块的读取次数达到预定阈值时，启用fgc处理信号，并且读取次数已达到阈值的块的数据被移动到另一个块(牺牲块)，以便可以防止读取干扰故障。然而，当特定块已需要fgc但却首先执行命令排队的主机命令时，附加读取压力(stress)可能被增加到待进行fgc处理的块。因此，由于在fgc处理之前读取次数的累积增加，因此可能发生读取干扰故障。
在本技术中，当检测到需要fgc的块时，保持对排队的主机命令的处理并且首先执行fgc，从而可以基本防止读取干扰故障。
图4是描述根据实施例的数据存储装置的操作方法的流程图。
存储器120可以包括多个存储块，并且控制器110可以基于构成存储器120的每个块的状态来确定是否需要fgc(s101)。
在实施例中，构成存储器120的存储块可以以单元块或通过对多个单元块进行分组而获得的超级块为单位来管理。
图5是根据实施例的存储器的配置图。
图5示出存储器120包括多个存储器管芯die<0:7>，多个存储器管芯die<0:7>中的每一个包括多个平面plane<0:3>，并且面plane<0:3>*8中的每一个包括1024个存储块block<0:1023>。在存储器120中，包括在多个存储器管芯die<0:7>中的多个平面plane<0:3>*8可以通过多条通道ch<0:1>和多条路径(way)way<0:7>输入/输出数据。
也就是说，在图5所示的存储器120中，四条路径way<0:3>或way<4:7>共享一个通道ch0或ch1并且四个平面plane<0:3>共享一个路径way0、way1、way2、way3、way4、way5、way6或way7。
控制器110可以以超级块为单位单独管理包括在存储器120中的多个存储块。参照图5，控制器110可以从包括在存储器120中的平面plane<0:3>*8中的每一个选择任意一个存储块，并配置和管理一个超级块superblock<0:1023>。因此，超级块superblock<0:1023>中的每一个可以包括与平面的数量相对应的存储块。
同时，控制器110可以在数据输入/输出操作期间同时选择包括在超级块superblock<0:1023>中的每一个中的32个存储块，从而在如图5所示的以超级块为单位管理存储块的配置中，以超级块superblock<0:1023>为单位来计数读取次数。
为了基于构成存储器120的每个块或每个超级块的状态来确定是否需要fgc，控制器110可以根据每块(超级块)的读取次数或在spo之后的装置重建期间检测已发生错误的开放块(超级块)来确定是否需要fgc；然而，实施例不限于此。
当在监测是否需要fgc期间确定需要fgc时(s101:y)，控制器110可以确认在命令队列中是否存在等待的主机命令(s103)。当没有主机命令在命令队列中排队时，控制器110可以立即执行fgc(s105)。
图6是描述根据实施例的命令处理的示图。
参照图6，控制器110可以包括命令队列151和处理器111。处理器111可以包括一个或多个命令运行电路153-1至153-n和调度器155。
命令队列151可以被配置为存储从主机装置传送的命令。在实施例中，命令队列151可以存储32个命令。
命令运行电路153-1至153-n可以被配置为处理从命令队列151传输的命令。命令运行电路153-1至153-n中的每一个可以包括寄存器，该寄存器存储正处理的每个命令的状态信息，例如命令处理状态。在实施例中，命令可以以本机命令排队(ncq)方式操作，并且具有由数字0至31表示的唯一标签。
调度器155可以确定存储在命令队列151中的命令的处理顺序，并控制命令运行电路153-1至153-n，使得根据所确定的顺序处理命令。
因此，命令运行电路153-1至153-n中的每一个可以响应于调度器155的控制而接收并运行存储在命令队列151中的命令，并且通过标签管理命令处理状态。
重新参照图4，当在步骤s103中确认存在在命令队列中等待的主机命令时(s103:y)，控制器110可以控制调度器保持对主机命令的处理(s107)。然后，控制器110可以选择在步骤s101中被确定为需要fgc的块作为目标块并执行fgc(s109)。也就是说，控制器110可以将被确定为需要fgc的块的数据移动到作为牺牲块的空块。
当fgc完成时，控制器110可以控制调度器恢复对在命令队列中等待的主机命令处理(s111)。
因此，可以基本防止读取压力被增加到被确定为需要fgc的块。
图7是示出根据实施例的数据存储系统的示图。
参照图7，数据存储系统1000可以包括主机装置1100和数据存储装置1200。在实施例中，数据存储装置1200可以被配置为固态驱动器(ssd)。
数据存储装置1200可以包括控制器1210、多个非易失性存储器装置1220-0至1220-n、缓冲存储器装置1230、电源1240、信号连接器1101和电源连接器1103。
控制器1210可以控制数据存储装置1200的一般操作。控制器1210可以包括主机接口、控制电路、用作工作存储器的随机存取存储器、错误校正码(ecc)和存储器接口。在实施例中，控制器1210可以由如图1至图3所示的控制器110来配置。
主机装置1100可以通过信号连接器1101与数据存储装置1200交换信号。信号可以包括命令、地址、数据等。
控制器1210可以分析和处理从主机装置1100接收的信号。控制器1210可以根据用于驱动数据存储装置1200的固件或软件来控制内部功能块的操作。
缓冲存储器装置1230可以临时存储待被存储在非易失性存储器装置1220-0至1220-n中的至少一个中的数据。进一步，缓冲存储器装置1230可以临时存储从非易失性存储器装置1220-0至1220-n中的至少一个读取的数据。临时存储在缓冲存储器装置1230中的数据可以根据控制器1210的控制被传送到主机装置1100或非易失性存储器装置1220-0至1220-n中的至少一个。
非易失性存储器装置1220-0至1220-n可以用作数据存储装置1200的存储介质。非易失性存储器装置1220-0至1220-n可以通过多个通道ch1至chn分别与控制器1210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到每个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。
电源1240可以将通过电源连接器1103输入的电力提供给数据存储装置1200的内部。电源1240可包括辅助电源。辅助电源可以提供电力以允许数据存储装置1200在发生突然断电时正常终止。辅助电源可包括大容量电容器。
根据主机装置1100和数据存储装置1200之间的接口方案，信号连接器1101可以由各种类型的连接器配置。
根据主机装置1100的电力供应方案，电源连接器1103可以由各种类型的连接器配置。
图8是示出根据实施例的数据处理系统的示图。参照图8，数据处理系统3000可以包括主机装置3100和存储器系统3200。
主机装置3100可以以诸如印刷电路板的板形式配置。虽然未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
主机装置3100可以包括连接端子3110，诸如插座、插槽或连接器。存储器系统3200可以安装到连接端子3110。
存储器系统3200可以以诸如印刷电路板的板形式配置。存储器系统3200可以被称为存储器模块或存储卡。存储器系统3200可以包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231和3232、电源管理集成电路(pmic)3240和连接端子3250。
控制器3210可以控制存储器系统3200的一般操作。控制器3210可以以与图1至图3所示的控制器110相同的方式配置。
缓冲存储器装置3220可以临时存储待被存储在非易失性存储器装置3231和3232中的数据。此外，缓冲存储器装置3220可以临时存储从非易失性存储器装置3231和3232读取的数据。临时存储在缓冲存储器装置3220中的数据可根据控制器3210的控制被传送到主机装置3100或非易失性存储器装置3231和3232。
非易失性存储器装置3231和3232可用作存储器系统3200的存储介质。
pmic3240可以将通过连接端子3250输入的电力提供到存储器系统3200的内部。pmic3240可以根据控制器3210的控制来管理存储器系统3200的电力。
连接端子3250可以联接到主机装置3100的连接端子3110。通过连接端子3250，可以在主机装置3100和存储器系统3200之间传输诸如命令、地址、数据等的信号和电力。根据主机装置3100和存储器系统3200之间的接口方案，连接端子3250可以被配置成各种类型。连接端子3250可以设置在存储器系统3200的任意一侧。
图9是示出根据实施例的数据处理系统的示图。参照图9，数据处理系统4000可以包括主机装置4100和存储器系统4200。
主机装置4100可以以诸如印刷电路板的板形式配置。虽然未示出，但是主机装置4100可以包括用于执行主机装置的功能的内部功能块。
存储器系统4200可以以表面安装类型封装的形式配置。存储器系统4200可以通过焊球4250安装到主机装置4100。存储器系统4200可以包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。
控制器4210可以控制存储器系统4200的一般操作。控制器4210可以以与图1至图3所示的控制器110相同的方式配置。
缓冲存储器装置4220可以临时存储待被存储在非易失性存储器装置4230中的数据。此外，缓冲存储器装置4220可以临时存储从非易失性存储器装置4230读取的数据。临时存储在缓冲存储器装置4220中的数据可以根据控制器4210的控制被传送到主机装置4100或非易失性存储器装置4230。
非易失性存储器装置4230可以用作存储器系统4200的存储介质。
图10是示出根据实施例的包括数据存储装置的网络系统的示图。参照图10，网络系统5000可以包括通过网络5500联接的服务器系统5300和多个客户端系统5410至5430。
服务器系统5300可以响应于来自多个客户端系统5410至5430的请求来服务数据。例如，服务器系统5300可以存储从多个客户端系统5410至5430提供的数据。又例如，服务器系统5300可以向多个客户端系统5410至5430提供数据。
服务器系统5300可以包括主机装置5100和存储器系统5200。存储器系统5200可以由图1所示的存储器系统10、图7所示的数据存储装置1200、图8所示的存储器系统3200或图9所示的存储器系统4200配置。
图11是示出根据实施例的包括在数据存储装置中的非易失性存储器装置的框图。参照图11，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压生成器350和控制逻辑360。
存储器单元阵列310可以包括存储器单元mc，存储单元mc布置在字线wl1至wlm与位线bl1至bln彼此交叉的区域处。
存储器单元阵列310可包括三维存储器阵列。三维存储器阵列具有垂直于半导体衬底的平坦表面的方向。此外，三维存储器阵列表示包括nand串的结构，其中至少一个存储器单元位于另一个存储器单元的垂直上部。
三维存储器阵列的结构不限于此。显然，存储器阵列结构可以选择性地应用于以高度集成的方式形成的具有水平方向性以及垂直方向性的存储器阵列结构。
行解码器320可以通过字线wl1至wlm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制进行操作。行解码器320可以对从外部装置(未示出)提供的地址进行解码。行解码器320可以基于解码结果选择并驱动字线wl1至wlm。例如，行解码器320可以将由电压生成器350提供的字线电压提供给字线wl1至wlm。
数据读取/写入块330可以通过位线bl1至bln与存储器单元阵列310联接。数据读取/写入块330可以包括分别对应于字线bl1至bln的读取/写入电路rw1至rwn。数据读取/写入块330可以根据控制逻辑360的控制进行操作。数据读取/写入块330可以根据操作模式用作写入驱动器或读出放大器来操作。例如，在写入操作中，数据读取/写入块330可以用作写入驱动器，该写入驱动器将从外部装置提供的数据存储在存储器单元阵列310中。又例如，在读取操作中，数据读取/写入块330可以用作读出放大器，该读出放大器从存储器单元阵列310读出数据。
列解码器340可以根据控制逻辑360的控制进行操作。列解码器340可以对从外部装置提供的地址进行解码。列解码器340可以基于解码结果将数据读取/写入块330的、分别对应于位线bl1至bln的读取/写入电路rw1至rwn与数据输入/输出线或数据输入/输出缓冲器联接。
电压生成器350可以生成待被用于非易失性存储器装置300的内部操作的电压。由电压生成器350生成的电压可施加到存储器单元阵列310的存储器单元。例如，在编程操作中生成的编程电压可以施加到待执行编程操作的存储器单元的字线。又例如，在擦除操作中生成的擦除电压可以施加到待执行擦除操作的存储器单元的阱区。再例如，在读取操作中生成的读取电压可以施加到待执行读取操作的存储器单元的字线。
控制逻辑360可以基于从外部装置提供的控制信号控制非易失性存储器装置300的一般操作。例如，控制逻辑360可以控制非易失性存储器装置300的读取、写入和擦除操作。虽然上面已经描述了各个实施例，但是本领域技术人员将理解的是，所描述的实施例仅是示例。因此，不应该基于所描述的实施例限制本文所描述的数据存储装置及其操作方法，以及包括该数据存储装置的存储系统。
1.一种数据存储装置，包括：
存储器，包括多个存储块；以及
控制器，控制向/从所述存储器输入/输出数据，
其中所述控制器包括：
命令队列，对从主机装置传送的主机命令进行排队；以及
强制垃圾收集控制器，当从所述多个存储块检测到需要强制垃圾收集的块时，控制优先于排队的主机命令来执行所述强制垃圾收集。
2.根据权利要求1所述的数据存储装置，其中所述存储器包括：多个平面，包括所述多个存储块；以及多个管芯，包括所述多个平面。
3.根据权利要求2所述的数据存储装置，其中所述控制器以超级块为单位控制所述存储器，通过从所述多个平面中的每一个平面中选择所述多个存储块中的一个存储块来配置所述超级块。
4.根据权利要求1所述的数据存储装置，其中所述强制垃圾收集控制器包括：确定电路，从所述多个存储块中检测需要所述强制垃圾收集的块。
5.根据权利要求4所述的数据存储装置，其中所述确定电路根据所述多个存储块中每一个存储块的读取次数是否达到阈值来检测需要所述强制垃圾收集的块。
6.根据权利要求4所述的数据存储装置，其中所述确定电路根据在所述数据存储装置突然断电之后的重建操作期间在所述多个存储块之中检测已发生错误的开放块，来检测需要所述强制垃圾收集的块。
7.根据权利要求4所述的数据存储装置，其中所述强制垃圾收集控制器包括：主机命令管理器，当由所述确定电路检测到需要所述强制垃圾收集的块时，控制所述命令队列停止处理在所述命令队列中排队的所述主机命令。
8.根据权利要求7所述的数据存储装置，其中所述强制垃圾收集控制器包括：强制垃圾收集触发器，当所述命令队列被调度以停止处理所述主机命令时，向所述控制器提供用于控制所述强制垃圾收集的信号。
9.根据权利要求7所述的数据存储装置，其中所述主机命令管理器控制所述命令队列，以便在执行了所述强制垃圾收集时处理被停止的主机命令。
10.根据权利要求1所述的数据存储装置，其中所述控制器：在所述强制垃圾收集操作期间，将在所述多个存储块之中被检测为需要所述强制垃圾收集的块的数据移动到所述多个存储块的空块。
11.一种存储系统，包括：
主机装置；
存储器，包括多个存储块；以及
控制器，控制向/从所述存储器输入/输出数据，
其中所述控制器包括：
命令队列，对从所述主机装置传送的主机命令进行排队；以及
强制垃圾收集控制器，当从所述多个存储块检测到需要强制垃圾收集的块时，控制优先于排队的主机命令来执行所述强制垃圾收集。
12.根据权利要求11所述的存储系统，其中所述强制垃圾收集控制器根据所述多个存储块中的每一个存储块的读取次数是否达到阈值来检测需要所述强制垃圾收集的块。
13.根据权利要求11所述的存储系统，其中所述强制垃圾收集控制器根据在数据存储装置突然断电之后的重建操作期间在所述多个存储块之中检测已发生错误的开放块，来检测需要所述强制垃圾收集的块。
14.根据权利要求11所述的存储系统，其中所述强制垃圾收集控制器包括：主机命令管理器，当检测到需要所述强制垃圾收集的所述块时，控制所述命令队列停止处理在所述命令队列中排队的所述主机命令。
15.根据权利要求14所述的存储系统，其中所述强制垃圾收集控制器：当所述命令队列被调度以停止处理所述主机命令时，向所述控制器提供用于控制所述强制垃圾收集的信号。
16.根据权利要求14所述的存储系统，其中所述强制垃圾收集控制器控制所述命令队列，以便在执行了所述强制垃圾收集时处理被停止的主机命令。
17.根据权利要求11所述的存储系统，其中所述控制器：在所述强制垃圾收集操作期间，将被检测为需要所述强制垃圾收集的块的数据移动到所述多个存储块的空块。
18.一种存储器系统，包括：
存储器装置，包括存储块；以及
控制器：
分别响应于一个或多个排队的命令来控制所述存储器装置执行一个或多个操作；并且
当在所述存储块之中检测到目标块时，控制所述存储器装置在处理所述排队的命令之前对所述目标块执行强制垃圾收集操作。
技术总结