本发明设计时钟切换技术领域，特别涉及一种快速无毛刺时钟切换电路实现方法及系统。
背景技术：
在芯片系统中，使用场景不同，一些模块需要工作的频率也不一样，因此时钟切换电路，已经是芯片系统中使用最广的设计之一。时钟切换电路设计的最关键点就是输出的时钟不能出现毛刺，否则时钟驱动模块将有可能不能正常工作。现有的时钟切换电路，需要利用芯片系统中的最低速时钟(一般时32k时钟)来做切换状态机控制，从而避免输出时钟会出现毛刺(glitch)，达到时钟切换的目的，但是，如果引入一个低速时钟用状态机来切换时钟的设计，其切换时间过长，从现有蜂鸟芯片的测试看，切换时间是300us左右，非常影响整体系统性能。
技术实现要素：
本发明提供一种快速无毛刺时钟切换电路实现方法，通过直接使用需要切换的时钟做逻辑控制，采用双向握手的方式，大大的缩短了时钟切换所需要的时间。
本发明实施例提供一种快速无毛刺时钟切换电路实现方法，包括：
获取第一时钟信号和第一辅助信号；
同时，获取第二时钟信号和第二辅助信号；
基于设定在第一同步握手器中的同步握手逻辑，将获取的第一时钟信号和第一辅助信号传输到时钟输出器；
同时，基于设定在第二同步握手器中的同步握手逻辑，将获取的第二时钟信号和第二辅助信号传输到所述时钟输出器；
并基于设定在时钟输出器的时钟输出逻辑，输出最终时钟信号，实现时钟切换。
在一种可能实现的方式中，所述获取第一辅助信号的步骤包括：
获取第一时钟选择信号；
同时，基于设定在第二同步握手器中的同步握手逻辑获得第一反馈信号；
将获取的第一时钟选择信号和第一反馈信号，通过设定在组合器中的组合逻辑，获得第一辅助信号。
在一种可能实现的方式中，所述获取第二辅助信号的步骤包括：
获取第二时钟选择信号；
同时，基于设定在第一同步握手器中的同步握手逻辑获得第二反馈信号；
将获取的第二时钟选择信号和第二反馈信号，通过设定在组合器中的组合逻辑，获得第二辅助信号。
在一种可能实现的方式中，获取第一时钟信号之前，还包括：检查获取第一时钟信号的第一时钟是否正常工作，其检测步骤包括：
设定所述第一时钟的时钟工作频率；
记录若干个不同的预设时间段内所述第一时钟的工作频率，判断所述工作频率是否与设定的时钟工作频率一致；
同时，对所述第一时钟的第一时钟信号进行分频处理；
并对分频处理后的第一时钟信号进行延迟处理，基于标准数据库，确定延迟处理结果是否与标准延迟结果一致；
若所述工作频率与设定的时钟工作频率一致，且延迟处理结果与标准延迟结果一致，则判定所述第一时钟可正常工作；
否则，判定所述第一时钟不可正常工作，并发送第一报警警示，同时切换到备用时钟提供第一时钟信号。
在一种可能实现的方式中，基于第一同步握手器，将获取的第一时钟信号和第一辅助信号传输到时钟输出器时，还包括：
将获取的第一时钟信号和第一辅助信号传输到第一同步握手器时，如果基于第一同步握手器生成握手成功指令，则将所述第一时钟信号和第一辅助信号传输到时钟输出器；
如果基于第一同步握手器生成握手失败指令，则发送第二报警警示，同时，将所述第一时钟信号和第一辅助信号进行清除。
在一种可能实现的方式中，基于所述时钟输出器，输出最终时钟信号的过程中，还包括：
对所述时钟输出器进行第一扫描处理，获取所述时钟输出器的内部集成电路；
对所述内部集成电路进行第二扫描处理，获得三维集成电路；
基于预先设定的集成电路监测模型，对获得的所述三维集成电路进行监测，判断所述三维集成电路中是否存在断点节点；
若存在，将存在的所有的所述断点节点进行标注，同时，判断所有所述断点节点中是否存在会导致输出的最终时钟信号存在信号偏差的第一断点节点；
若是，进行第三报警警示，同时，控制所述时钟输出器停止工作；
否则，控制所述时钟输出器继续工作。
在一种可能实现的方式中，所述第一时钟信号和第二时钟信号的时钟频率不同，且所述最终时钟信号与第一时钟信号和第二时钟信号的时钟频率不同。
在一种可能实现的方式中，判断所有所述断点节点中是否存在会导致输出的最终时钟信号存在信号偏差的第一断点节点过程中包括：
基于所述三维集成电路的断点节点的逻辑排列，当待传输信号经过当前断点节点时，测量基于所述当前断点节点传出的待检查信号；
如果所述待检查信号符合信号输出标准，则继续对下一个断点节点输出的待检查信号进行判断；
如果所述待检查信号不符合信号输出标准，则对所述当前断点节点进行定位，并将所述当前断点节点视为第一断点节点，同时对下一断点节点执行与当前断点节点相应的操作，直到定位出所有第一断点节点，并将定位结果传输到用户端进行显示。
本发明实施例提供一种快速无毛刺时钟切换电路实现系统，包括：
获取模块，用于获取第一时钟信号和第一辅助信号，同时，获取第二时钟信号和第二辅助信号；
第一传输模块，用于基于设定在第一同步握手器中的同步握手逻辑，将获取的第一时钟信号和第一辅助信号传输到时钟输出器；
同时，基于设定在第二同步握手器中的同步握手逻辑，将获取的第二时钟信号和第二辅助信号传输到所述时钟输出器；
第二传输模块，用于基于设定在时钟输出器的时钟输出逻辑，输出最终时钟信号，实现时钟切换。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明实施例中一种快速无毛刺时钟切换电路实现方法的流程图；
图2为本发明实施例中一种快速无毛刺时钟切换电路实现方法的结构图；
图3为本发明实施例中一种快速无毛刺时钟切换电路实现系统的结构图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明实施例提供一种快速无毛刺时钟切换电路实现方法，如图1所示，包括：
步骤11：获取第一时钟信号和第一辅助信号；
步骤12：获取第二时钟信号和第二辅助信号；
步骤21：基于设定在第一同步握手器中的同步握手逻辑，将获取的第一时钟信号和第一辅助信号传输到时钟输出器；
步骤22：基于设定在第二同步握手器中的同步握手逻辑，将获取的第二时钟信号和第二辅助信号传输到所述时钟输出器；
步骤3：基于设定在时钟输出器的时钟输出逻辑，输出最终时钟信号，实现时钟切换。
优选地，所述第一时钟信号和第二时钟信号的时钟频率不同，且所述最终时钟信号与第一时钟信号和第二时钟信号的时钟频率不同。
上述第一时钟信号和第二时钟信号，是两个不同的时钟分别输出的时钟信号，且两者的时钟信号一般是不同的，如果两者都是在低电平的时候进行切换其步骤如下：
首先选择信号改变(即进行时钟切换)；然后clk1(或clk2)为低时，停掉clk1(或clk2)的选择，在clk2(或clk1)为低时，打开clk2(或clk21)的选择，最后通过同步握手和时钟输出逻辑，完整时钟切换。
其好处是，可以实现从一个时钟切换到另一个不同相位不同频率时钟的平稳切换，可有效的杜绝时钟毛刺的产生，进而保证时钟切换的稳定性，进而提高整个器系统的稳定性，进而达到平稳输出信号的要求。
本实施例中，时钟切换设计不用利用第三方时钟，采用双向握手的形式，直接利用需要切换的2路时钟就能完成设计，而且能避免切换输出的时钟出现毛刺，其切换时长非常短，最长的切换时长为3个原时钟cycle加上3个目的时钟cycle。
例如，在蜂鸟芯片中，使用本实施例的切换设计，cpu从12m晶体时钟切换到270m时钟，需要的最长时长为250ns 11ns＝261ns，而以前的状态机时钟切换设计时长为大约300us，因此，可以有效的节省切换时间。
上述技术方案的有益效果是：通过直接使用需要切换的时钟做逻辑控制，采用双向握手的方式，大大的缩短了时钟切换所需要的时间。
本发明实施例提供一种快速无毛刺时钟切换电路实现方法，所述获取第一辅助信号的步骤包括：
获取第一时钟选择信号；
同时，基于设定在第二同步握手器中的同步握手逻辑获得第一反馈信号；
将获取的第一时钟选择信号和第一反馈信号，通过设定在组合器中的组合逻辑，获得第一辅助信号。
优选地，所述获取第二辅助信号的步骤包括：
获取第二时钟选择信号；
同时，基于设定在第一同步握手器中的同步握手逻辑获得第二反馈信号；
将获取的第二时钟选择信号和第二反馈信号，通过设定在组合器中的组合逻辑，获得第二辅助信号。
如图2所示，第一时钟选择信号和第二时钟选择信号是基于选择时钟进行输出的，且图中的a表示第一反馈信号，b表示第二反馈信号，c表示第一辅助信号，d表示第二辅助信号，clk1是第一时钟信号，clk2是第二时钟信号，clk-sel为第一时钟选择信号和/或第二时钟选择信号，clk_out为最终时钟信号。
上述技术方案的有益效果是：通过获取对方的反馈信号，提高该本身辅助信号的有效性，为进行逻辑切换提供方便，为后续时钟切换节省时间。
本发明实施例提供一种快速无毛刺时钟切换电路实现方法，获取第一时钟信号之前，还包括：检查获取第一时钟信号的第一时钟是否正常工作，其检测步骤包括：
设定所述第一时钟的时钟工作频率；
记录若干个不同的预设时间段内所述第一时钟的工作频率，判断所述工作频率是否与设定的时钟工作频率一致；
同时，对所述第一时钟的第一时钟信号进行分频处理；
并对分频处理后的第一时钟信号进行延迟处理，基于标准数据库，确定延迟处理结果是否与标准延迟结果一致；
若所述工作频率与设定的时钟工作频率一致，且延迟处理结果与标准延迟结果一致，则判定所述第一时钟可正常工作；
否则，判定所述第一时钟不可正常工作，并发送第一报警警示，同时切换到备用时钟提供第一时钟信号。
上述设定的时钟工作频率是出厂时标准设定的，且记录的工作频率，是第一时钟在工作时，确定的实时频率，对第一时钟信号进行分频处理，是为了将同一个信号分成两个频率的信号，并对分频处理之后的信号进行延迟处理，确定信号延迟之后的结果与标准延迟结果是否一致，主要是为了确定该第一时钟及其第一时钟信号的可用性；
上述第一报警警示，可以为声、光等的一种或多种的组合；
上述切换到备用时钟，是为了可以保证第一时钟信号的正常供应。
上述技术方案的有益效果是：通过进行频率和分频延迟的双重确定，便于确保第一时钟的可用性，通过进行第一报警警示，便于提醒，便于了解，通过切换备用时钟，便于确保第一时钟信号的正常供应。
本发明实施例提供一种快速无毛刺时钟切换电路实现方法，基于第一同步握手器，将获取的第一时钟信号和第一辅助信号传输到时钟输出器时，还包括：
将获取的第一时钟信号和第一辅助信号传输到第一同步握手器时，如果基于第一同步握手器生成握手成功指令，则将所述第一时钟信号和第一辅助信号传输到时钟输出器；
如果基于第一同步握手器生成握手失败指令，则发送第二报警警示，同时，将所述第一时钟信号和第一辅助信号进行清除。
其中，基于第二同步握手器，将获取的第二时钟信号和第二辅助信号传输到时钟输出器时，与本实施例的工作原理类似，此处不再赘述。
上述握手成功指令，表示可以将信号正常传输到时钟输出器；
上述握手失败指令，表示不能将信号正常传输到时钟输出器，为了避免输出数据的错误，将对应的信号进行清除。
上述第二报警警示，是指握手失败。
上述技术方案的有益效果是：通过第一同步握手器生成的握手指令，便于对第一时钟信号和第一辅助信号执行相应的操作，同时为时钟切换做准备，通过第二报警警示，便于及时提醒。
本发明实施例提供一种快速无毛刺时钟切换电路实现方法，基于所述时钟输出器，输出最终时钟信号的过程中，还包括：
对所述时钟输出器进行第一扫描处理，获取所述时钟输出器的内部集成电路；
对所述内部集成电路进行第二扫描处理，获得三维集成电路；
基于预先设定的集成电路监测模型，对获得的所述三维集成电路进行监测，判断所述三维集成电路中是否存在断点节点；
若存在，将存在的所有的所述断点节点进行标注，同时，判断所有所述断点节点中是否存在会导致输出的最终时钟信号存在信号偏差的第一断点节点；
若是，进行第三报警警示，同时，控制所述时钟输出器停止工作；
否则，控制所述时钟输出器继续工作。
上述进行两次扫描处理，获得三维集成电路，可方便对三维集成电路进行监测，通过监测，可有效的确定三维集成电路中的断点节点，一般为线路连接断开的连接节点，并对其节点进行标注，其标注是在三维集成电路上进行显示的，便于查看；
通过判断导致最终时钟信号输出存在偏差的第一断点节点，进行报警警示，进而控制输出器停止工作，避免输出的错误频率。
否则，控制时钟输出器继续工作，是为了确保其正常频率可正常输出，节省工作时间。
上述技术方案的有益效果是：通过第一扫描处理获得内部集成电路，通过第二扫描处理，获得三维集成电路，通过对断点节点进行标注和判断，是为了确保其时钟输出器可以正常工作，避免时钟切换失败。
本发明实施例提供一种快速无毛刺时钟切换电路实现方法，判断所有所述断点节点中是否存在会导致输出的最终时钟信号存在信号偏差的第一断点节点过程中包括：
基于所述三维集成电路的断点节点的逻辑排列，当待传输信号经过当前断点节点时，测量基于所述当前断点节点传出的待检查信号；
如果所述待检查信号符合信号输出标准，则继续对下一个断点节点输出的待检查信号进行判断；
如果所述待检查信号不符合信号输出标准，则对所述当前断点节点进行定位，并将所述当前断点节点视为第一断点节点，同时对下一断点节点执行与当前断点节点相应的操作，直到定位出所有第一断点节点，并将定位结果传输到用户端进行显示。
上述逻辑排列，是出厂之前设定好的，且通过对每个断点节点的待传输信号和待检查信号进行判断，便于判断该断点节点是否对待传输信号有影响，如果有影响，表示该断点节点是第一断点节点，即对待传输信号有影响的节点；
通过对该节点进行定位，并进行显示，便于对其进行及时处理。
上述待传输信号，可以是基于设定在第一同步握手器中的同步握手逻辑，输出的第一时钟信号、第一辅助信号和基于设定在第二同步握手器中的同步握手逻辑输出的第二时钟信号、第二辅助信号中的任一个或多个。
待检查信号，是指经过断点节点输出的信号。
上述技术方案的有益效果是：通过对断点节点中存在的第一断点节点进行检查，通过对其进行定位和显示，便于及时处理。
本发明实施例提供一种快速无毛刺时钟切换电路实现系统，如图3所示，包括：
获取模块，用于获取第一时钟信号和第一辅助信号，同时，获取第二时钟信号和第二辅助信号；
第一传输模块，用于基于设定在第一同步握手器中的同步握手逻辑，将获取的第一时钟信号和第一辅助信号传输到时钟输出器；
同时，基于设定在第二同步握手器中的同步握手逻辑，将获取的第二时钟信号和第二辅助信号传输到所述时钟输出器；
第二传输模块，用于基于设定在时钟输出器的时钟输出逻辑，输出最终时钟信号，实现时钟切换。
上述技术方案的有益效果是：通过直接使用需要切换的时钟做逻辑控制，采用双向握手的方式，大大的缩短了时钟切换所需要的时间。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
1.一种快速无毛刺时钟切换电路实现方法，其特征在于，包括：
获取第一时钟信号和第一辅助信号；
同时，获取第二时钟信号和第二辅助信号；
基于设定在第一同步握手器中的同步握手逻辑，将获取的第一时钟信号和第一辅助信号传输到时钟输出器；
同时，基于设定在第二同步握手器中的同步握手逻辑，将获取的第二时钟信号和第二辅助信号传输到所述时钟输出器；
并基于设定在时钟输出器的时钟输出逻辑，输出最终时钟信号，实现时钟切换。
2.如权利要求1所述的方法，其特征在于，所述获取第一辅助信号的步骤包括：
获取第一时钟选择信号；
同时，基于设定在第二同步握手器中的同步握手逻辑获得第一反馈信号；
将获取的第一时钟选择信号和第一反馈信号，通过设定在组合器中的组合逻辑，获得第一辅助信号。
3.如权利要求1所述的方法，其特征在于，所述获取第二辅助信号的步骤包括：
获取第二时钟选择信号；
同时，基于设定在第一同步握手器中的同步握手逻辑获得第二反馈信号；
将获取的第二时钟选择信号和第二反馈信号，通过设定在组合器中的组合逻辑，获得第二辅助信号。
4.如权利要求1所述的方法，其特征在于，获取第一时钟信号之前，还包括：检查获取第一时钟信号的第一时钟是否正常工作，其检测步骤包括：
设定所述第一时钟的时钟工作频率；
记录若干个不同的预设时间段内所述第一时钟的工作频率，判断所述工作频率是否与设定的时钟工作频率一致；
同时，对所述第一时钟的第一时钟信号进行分频处理；
并对分频处理后的第一时钟信号进行延迟处理，基于标准数据库，确定延迟处理结果是否与标准延迟结果一致；
若所述工作频率与设定的时钟工作频率一致，且延迟处理结果与标准延迟结果一致，则判定所述第一时钟可正常工作；
否则，判定所述第一时钟不可正常工作，并发送第一报警警示，同时切换到备用时钟提供第一时钟信号。
5.如权利要求1所述的方法，其特征在于，基于第一同步握手器，将获取的第一时钟信号和第一辅助信号传输到时钟输出器时，还包括：
将获取的第一时钟信号和第一辅助信号传输到第一同步握手器时，如果基于第一同步握手器生成握手成功指令，则将所述第一时钟信号和第一辅助信号传输到时钟输出器；
如果基于第一同步握手器生成握手失败指令，则发送第二报警警示，同时，将所述第一时钟信号和第一辅助信号进行清除。
6.如权利要求1所述的方法，其特征在于，基于所述时钟输出器，输出最终时钟信号的过程中，还包括：
对所述时钟输出器进行第一扫描处理，获取所述时钟输出器的内部集成电路；
对所述内部集成电路进行第二扫描处理，获得三维集成电路；
基于预先设定的集成电路监测模型，对获得的所述三维集成电路进行监测，判断所述三维集成电路中是否存在断点节点；
若存在，将存在的所有的所述断点节点进行标注，同时，判断所有所述断点节点中是否存在会导致输出的最终时钟信号存在信号偏差的第一断点节点；
若是，进行第三报警警示，同时，控制所述时钟输出器停止工作；
否则，控制所述时钟输出器继续工作。
7.如权利要求1所述的方法，其特征在于，
所述第一时钟信号和第二时钟信号的时钟频率不同；
且所述最终时钟信号与第一时钟信号和第二时钟信号的时钟频率不同。
8.如权利要求1所述的方法，其特征在于，判断所有所述断点节点中是否存在会导致输出的最终时钟信号存在信号偏差的第一断点节点过程中包括：
基于所述三维集成电路的断点节点的逻辑排列，当待传输信号经过当前断点节点时，测量基于所述当前断点节点传出的待检查信号；
如果所述待检查信号符合信号输出标准，则继续对下一个断点节点输出的待检查信号进行判断；
如果所述待检查信号不符合信号输出标准，则对所述当前断点节点进行定位，并将所述当前断点节点视为第一断点节点，同时对下一断点节点执行与当前断点节点相应的操作，直到定位出所有第一断点节点，并将定位结果传输到用户端进行显示。
9.一种快速无毛刺时钟切换电路实现系统，其特征在于，包括：
获取模块，用于获取第一时钟信号和第一辅助信号，同时，获取第二时钟信号和第二辅助信号；
第一传输模块，用于基于设定在第一同步握手器中的同步握手逻辑，将获取的第一时钟信号和第一辅助信号传输到时钟输出器；
同时，基于设定在第二同步握手器中的同步握手逻辑，将获取的第二时钟信号和第二辅助信号传输到所述时钟输出器；
第二传输模块，用于基于设定在时钟输出器的时钟输出逻辑，输出最终时钟信号，实现时钟切换。
技术总结