本发明属于模拟数字转换技术领域，涉及一种高精度的二阶噪声整形逐次逼近模数转换器。
背景技术：
对于很多中精度的应用而言，逐次逼近(succesiveapproximationregester,sar)模数转换器(analogtodigitalconverter，adc)因为其能量高效而普遍流行。然而，当sar-adc的精度超过10位时，它的能效因为比较器噪声而快速降低，同时，芯片面积也因为电容阵列增多而变大。对于高精度低速应用，δσ-adc(deltasigmaadc)是被广泛应用的结构，因为它利用了过采样和噪声整形，所以能够以低分辨率的量化器实现高精度。混合型sar-adc基本应用于高速，但在提升精度方面的研究相对较少。
最近，在混合型adc架构上面的研究显著增加，特别是联合了sar和δσ优势的adc，2012年，第一篇噪声整形(noiseshaping,ns)的adc(j.a.fredenburgandm.p.flynn,“a90-ms/s11-mhz-bandwidth62-dbsndrnoise-shapingsaradc,”ieeej.solid-statecircuits,vol.47,no.12,pp.2898–2904,dec.2012.)被发表，它通过有源积分器实现残差的积分，从而实现一阶噪声整形的效果。后续一篇无源积分器的噪声整形ns-adc(z.chen,m.miyahara,anda.matsuzawa,"a9.35-enob.14.8f/conv.-stepfully-passivenoise-shapingsaradc,"inieeesymp.vlsicircuitsdig.,june2015,pp.c64-c65.)公开的技术方案中，消除了有源积分器的存在，实现了功耗的有效降低，但是噪声整形的效果被严重受限，噪声传输函数(noisetransferfunction,ntf)的零点只能在0.5，同时输入信号摆幅也被削减为一半。另外一种采用无源积分器，并且实现零点在0.75处的ciff噪声整形saradc架构(w.guoandn.sun,“a12b-enob61μwnoise-shapingsaradcwithapassiveintegrator,”inproc.42ndeur.solid-statecircuitsconf.(esscirc),sep2016,pp.405–408.)公开了通过四端比较器实现一阶噪声整形。
传统噪声整形逐次逼近adc(ns-saradc)分为两大类，一种是级联积分反馈(cascadedintegratorfeed-forward,ciff)结构，另一种是残差反馈(errorfeedback,ef)结构。ciff结构就是通过将sar操作后的电容阵列的残差通过积分器l1(z)直接加载到比较器的一端，而ef结构通过将残差直接反馈到输入端。两者各有优势，首先ef结构需要一个运算放大器将残差放大，以抵消残差反馈到输入电容的电荷重分配导致的缩小因子，而ciff结构需要积分器加载在比较器一端，积分器可以是无源积分器。残差反馈ef结构相比于级联积分反馈ciff结构更容易实现二阶结构，但ef结构的运算放大器存在高功耗以及放大倍数无法精确控制的缺点。
技术实现要素：
针对上述级联积分反馈结构相比残差反馈结构不容易实现二阶结构，以及残差反馈结构实现二阶结构存在的运算放大器高功耗以及放大倍数无法精确控制的不足之处，本发明提出了一种二阶噪声整形逐次逼近模数转换器，使用双无源积分器实现级联积分反馈结构的二阶量化噪声整形效果。
本发明提出了一种二阶噪声整形逐次逼近模数转换器，包括单端电容阵列的逐次逼近模数转换器和双端电容阵列的逐次逼近模数转换器，其中单端电容阵列的逐次逼近模数转换器的技术方案为：
一种二阶噪声整形逐次逼近模数转换器，包括单端电容dac模块、比较模块和逐次逼近逻辑模块，
所述单端电容dac模块包括第一电容阵列、第一控制开关阵列和第一复位开关，第一控制开关阵列中每个开关的一端连接输入信号、参考正电压或参考负电压，另一端分别通过第一电容阵列中对应的电容后连接所述单端电容dac模块的输出端；第一复位开关接在所述单端电容dac模块的输出端和参考地之间；
所述逐次逼近逻辑模块的输入端连接所述比较模块的输出端，其控制信号输出端输出用于控制所述第一控制开关阵列中每个开关的控制信号，其数据输出端输出所述逐次逼近模数转换器的输出信号；
所述逐次逼近模数转换器还包括第一积分器模块、前置放大器模块和第二积分器模块，
所述第一积分器模块包括第一积分开关、第一积分电容、第三复位开关和第四复位开关，
第一积分开关的一端作为所述第一积分器模块的输入端，另一端连接第四复位开关的一端并通过第一积分电容后连接参考地；
第三复位开关的一端连接第四复位开关的另一端并作为所述第一积分器模块的输出端，另一端连接参考地；
所述前置放大器模块的第一正向输入端连接所述单端电容dac模块的输出端和所述第一积分器模块的输入端，其第二正向输入端连接所述第一积分器模块的输出端，其第一负向输入端和第二负向输入端连接参考地，其输出端连接第二积分器模块的输入端；
所述第二积分器模块包括第一采样电容、第二积分电容、第二复位开关和第二积分开关，
第一采样电容的一端作为所述第二积分器模块的输入端，另一端连接第二复位开关的一端和第二积分开关的一端并作为所述第二积分器模块的第一输出端；
第二复位开关的另一端连接参考地；
第二积分电容的一端连接第二积分开关的另一端并作为所述第二积分器模块的第二输出端，另一端连接参考地；
所述比较模块的第一正向输入端连接所述第二积分器模块的第一输出端，其第二负向输入端连接所述第二积分器模块的第二输出端，其第二正向输入端和第一负向输入端连接参考地。
具体的，所述前置放大器模块包括第一pmos管、第二pmos管、第三pmos管、第四pmos管、第一nmos管、第二nmos管、第三nmos管、第四nmos管和第五nmos管，其中第二nmos管和第三nmos管的尺寸相等，第四nmos管和第五nmos管的尺寸相等，第四nmos管和第二nmos管的尺寸比等于所述第一积分电容的电容值和所述单端电容dac模块中第一电容阵列的总电容值的比例；
第二nmos管的栅极作为所述前置放大器模块的第一正向输入端，其漏极连接第四nmos管的漏极、第一pmos管的栅极和漏极、第二pmos管的漏极以及第三pmos管的栅极并作为所述前置放大器模块的输出端，其源极连接第三nmos管、第四nmos管和第五nmos管的源极以及第一nmos管的漏极；
第一nmos管的栅极连接偏置电压，其源极连接电源地；
第三nmos管的栅极作为所述前置放大器模块的第一负向输入端，其漏极连接第五nmos管的漏极、第二pmos管的栅极、第三pmos管的漏极以及第四pmos管的栅极和漏极；
第四nmos管的栅极作为所述前置放大器模块的第二正向输入端，第五nmos管的栅极作为所述前置放大器模块的第二负向输入端；
第一pmos管、第二pmos管、第三pmos管和第四pmos管的源极连接电源电压。
具体的，所述比较模块包括第六nmos管、第七nmos管、第八nmos管、第九nmos管、第十nmos管、第十一nmos管、第十二nmos管、第五pmos管、第六pmos管、第七pmos管、第八pmos管、第一反相器和第二反相器，其中第七nmos管和第八nmos管的尺寸相等，第九nmos管和第十nmos管的尺寸相等，第十nmos管和第七nmos管的尺寸比等于所述第二积分电容的电容值和所述第一采样电容的电容值的比例；
第七nmos管的栅极作为所述比较模块的第一正向输入端，其漏极连接第九nmos管的漏极和第十一nmos管的源极，其源极连接第八nmos管、第九nmos管和第十nmos管的源极以及第六nmos管的漏极；
第八nmos管的栅极作为所述比较模块的第一负向输入端，其漏极连接第十nmos管的漏极和第十二nmos管的源极；
第九nmos管的栅极作为所述比较模块的第二正向输入端，第十nmos管的栅极作为所述比较模块的第二负向输入端；
第六nmos管的栅极连接第五pmos管和第八pmos管的栅极并连接时钟信号，其源极连接电源地；
第六pmos管的栅极连接第七pmos管、第八pmos管和第十二nmos管的漏极以及第十一nmos管的栅极和第二反相器的输入端，其漏极连接第五pmos管和第十一nmos管的漏极、第七pmos管和第十二nmos管的栅极以及第一反相器的输入端，其源极连接第五pmos管、第七pmos管和第八pmos管的源极并连接电源电压；
第一反相器的输出端作为所述比较模块的输出端。
具体的，所述参考地为所述参考正电压和参考负电压的中值电压。
双端电容阵列的逐次逼近模数转换器的技术方案为：
一种二阶噪声整形逐次逼近模数转换器，包括双端电容dac模块、比较模块和逐次逼近逻辑模块，
所述双端电容dac模块包括第二电容阵列、第二控制开关阵列、第五复位开关、第三电容阵列、第三控制开关阵列和第六复位开关，
第二控制开关阵列中每个开关的一端连接正向输入信号、参考正电压或参考负电压，另一端分别通过第二电容阵列中对应的电容后连接所述双端电容dac模块的正向输出端；第五复位开关接在所述双端电容dac模块的正向输出端和参考地之间；
第三控制开关阵列中每个开关的一端连接负向输入信号、参考正电压或参考负电压，另一端分别通过第三电容阵列中对应的电容后连接所述双端电容dac模块的负向输出端；第六复位开关接在所述双端电容dac模块的负向输出端和参考地之间；
所述逐次逼近逻辑模块的正向输入端连接所述比较模块的正向输出端，其负向输入端连接所述比较模块的负向输出端，其第一控制信号输出端输出用于控制所述第二控制开关阵列中每个开关的控制信号，其第二控制信号输出端输出用于控制所述第三控制开关阵列中每个开关的控制信号，其数据输出端输出所述逐次逼近模数转换器的输出信号；
所述逐次逼近模数转换器还包括前置放大器模块、两个第一积分器模块和两个第二积分器模块，
所述第一积分器模块包括第一积分开关、第一积分电容、第三复位开关和第四复位开关，
第一积分开关的一端作为所述第一积分器模块的输入端，另一端连接第四复位开关的一端并通过第一积分电容后连接参考地；
第三复位开关的一端连接第四复位开关的另一端并作为所述第一积分器模块的输出端，另一端连接参考地；
所述第二积分器模块包括第一采样电容、第二积分电容、第二复位开关和第二积分开关，
第一采样电容的一端作为所述第二积分器模块的输入端，另一端连接第二复位开关的一端和第二积分开关的一端并作为所述第二积分器模块的第一输出端；
第二复位开关的另一端连接参考地；
第二积分电容的一端连接第二积分开关的另一端并作为所述第二积分器模块的第二输出端，另一端连接参考地；
所述前置放大器模块的第一正向输入端连接所述双端电容dac模块的正向输出端和第一个所述第一积分器模块的输入端，其第二正向输入端连接第一个所述第一积分器模块的输出端，其第一负向输入端连接所述双端电容dac模块的负向输出端和第二个所述第一积分器模块的输入端，其第二负向输入端连接第二个所述第一积分器模块的输出端，其正向输出端连接第一个所述第二积分器模块的输入端，其负向输出端连接第二个所述第二积分器模块的输入端；
所述比较模块的第一正向输入端连接第一个所述第二积分器模块的第一输出端，其第二负向输入端连接第一个所述第二积分器模块的第二输出端，其第二正向输入端连接第二个所述第二积分器模块的第二输出端，其第一负向输入端连接第二个所述第二积分器模块的第一输出端。
具体的，所述前置放大器模块包括第一pmos管、第二pmos管、第三pmos管、第四pmos管、第一nmos管、第二nmos管、第三nmos管、第四nmos管和第五nmos管，其中第二nmos管和第三nmos管的尺寸相等，第四nmos管和第五nmos管的尺寸相等，第四nmos管和第二nmos管的尺寸比等于所述第一积分电容的电容值和所述双端电容dac模块中第二电容阵列或第三电容阵列的总电容值的比例；
第二nmos管的栅极作为所述前置放大器模块的第一正向输入端，其漏极连接第四nmos管的漏极、第一pmos管的栅极和漏极、第二pmos管的漏极以及第三pmos管的栅极并作为所述前置放大器模块的正向输出端，其源极连接第三nmos管、第四nmos管和第五nmos管的源极以及第一nmos管的漏极；
第一nmos管的栅极连接偏置电压，其源极连接电源地；
第三nmos管的栅极作为所述前置放大器模块的第一负向输入端，其漏极连接第五nmos管的漏极、第二pmos管的栅极、第三pmos管的漏极以及第四pmos管的栅极和漏极并作为所述前置放大器模块的负向输出端；
第四nmos管的栅极作为所述前置放大器模块的第二正向输入端，第五nmos管的栅极作为所述前置放大器模块的第二负向输入端；
第一pmos管、第二pmos管、第三pmos管和第四pmos管的源极连接电源电压。
具体的，所述比较模块包括第六nmos管、第七nmos管、第八nmos管、第九nmos管、第十nmos管、第十一nmos管、第十二nmos管、第五pmos管、第六pmos管、第七pmos管、第八pmos管、第一反相器和第二反相器，其中第七nmos管和第八nmos管的尺寸相等，第九nmos管和第十nmos管的尺寸相等，第十nmos管和第七nmos管的尺寸比等于所述第二积分电容的电容值和所述第一采样电容的电容值的比例；
第七nmos管的栅极作为所述比较模块的第一正向输入端，其漏极连接第九nmos管的漏极和第十一nmos管的源极，其源极连接第八nmos管、第九nmos管和第十nmos管的源极以及第六nmos管的漏极；
第八nmos管的栅极作为所述比较模块的第一负向输入端，其漏极连接第十nmos管的漏极和第十二nmos管的源极；
第九nmos管的栅极作为所述比较模块的第二正向输入端，第十nmos管的栅极作为所述比较模块的第二负向输入端；
第六nmos管的栅极连接第五pmos管和第八pmos管的栅极并连接时钟信号，其源极连接电源地；
第六pmos管的栅极连接第七pmos管、第八pmos管和第十二nmos管的漏极以及第十一nmos管的栅极和第二反相器的输入端，其漏极连接第五pmos管和第十一nmos管的漏极、第七pmos管和第十二nmos管的栅极以及第一反相器的输入端，其源极连接第五pmos管、第七pmos管和第八pmos管的源极并连接电源电压；
第一反相器的输出端作为所述比较模块的正向输出端，第二反相器的输出端作为所述比较模块的负向输出端。
本发明的有益效果为：本发明采用双无源积分器构成级联积分反馈结构实现二阶噪声整形，通过将完成逐次逼近的残差进行两次积分，实现了量化噪声在输出结果的二阶整形效果；本发明将前置放大器模块引入在比较模块和dac电容阵列之间，使得前置放大器可以作为比较时的前置运放，也可以作为第二级残差采样运放，提高了复用性，实现了对开环放大器进行输出失调存储，消除失调的影响，开环运放的噪声可以实现一阶整形，且同时对比较模块的噪声实现二阶整形，实现低功耗的同时也实现了高精度；同时在开环运放与比较模块之间引入另外一支级联积分反馈(ciff反馈)支路，整体实现二阶噪声整形。
附图说明
图1为噪声整形adc的级联积分反馈ciff结构(图1(a))和误差反馈ef结构(图1(b))的信号流结构图。
图2为本发明提出的一种二阶噪声整形逐次逼近模数转换器在实施例中采用单端电容阵列结构的系统框图。
图3为本发明提出的一种二阶噪声整形逐次逼近模数转换器在采用单端电容阵列结构的电路结构图。
图4为本发明提出的一种二阶噪声整形逐次逼近模数转换器中前置放大器模块的一种电路实现结构图。
图5为本发明提出的一种二阶噪声整形逐次逼近模数转换器中比较模块(latch)的电路实现结构图。
图6为本发明提出的一种二阶噪声整形逐次逼近模数转换器的时序控制图。
图7为本发明提出的一种二阶噪声整形逐次逼近模数转换器的仿真输出结果频谱图。
图8为本发明提出的一种二阶噪声整形逐次逼近模数转换器在采用双端电容阵列结构的电路结构图。
具体实施方式
下面结合附图，通过实施例进一步说明本发明的技术方案。
本发明提出一种二阶噪声整形逐次逼近模数转换器，并给出了单端电容阵列结构和双端电容阵列结构的两种形式，如图3所示是本发明采用单端电容阵列结构实现二阶噪声整形的逐次逼近模数转换器的结构框图，包括单端电容dac模块、第一积分器模块、前置放大器模块、第二积分器模块、比较模块(latch)和逐次逼近逻辑模块(sarlogic)，电容dac模块是单端电容dac模块，包括第一电容阵列cdac、第一控制开关阵列sdac和第一复位开关sr1，第一控制开关阵列中每个开关的一端连接输入信号vin、参考正电压vrefp或参考负电压vrefn，另一端分别通过第一电容阵列中对应的电容后连接单端电容dac模块的输出端；第一电容阵列cdac的电容上极板互相连接，并连接第一复位开关sr1的一端和单端电容dac模块的输出端，第一电容阵列cdac的电容下级板分别连接第一控制开关阵列sdac中开关的一端；第一复位开关sr1接在单端电容dac模块的输出端和参考地之间。逐次逼近逻辑模块(sarlogic)根据比较模块的输出信号产生控制第一控制开关阵列中每个开关的控制信号。单端电容dac模块的输出端连接前置放大器模块的第一正向输入端和第一积分器模块的输入端。
第一积分器模块的输入端连接单端电容dac模块的输出端，输出端连接前置放大器模块的第二正向输入端，如图3所示，第一积分器模块包括第一积分开关si1、第一积分电容ci1、第三复位开关sr3和第四复位开关sr4，第一积分开关si1的一端作为第一积分器模块的输入端，另一端连接第四复位开关sr4的一端并通过第一积分电容ci1后连接参考地；第三复位开关sr3的一端连接第四复位开关sr4的另一端并作为第一积分器模块的输出端，另一端连接参考地。
前置放大器模块的第一正向输入端连接单端电容dac模块的输出端和第一积分器模块的输入端，其第二正向输入端连接第一积分器模块的输出端，其第一负向输入端和第二负向输入端连接参考地，其输出端连接第二积分器模块的输入端。如图4所示给出了前置放大器模块的一种实现电路结构，包括第一pmos管mp0、第二pmos管mp1、第三pmos管mp2、第四pmos管mp3、第一nmos管mn0、第二nmos管mn1、第三nmos管mn2、第四nmos管mn3和第五nmos管mn4，其中第二nmos管mn1和第三nmos管mn2为第一输入对管，尺寸相等，第四nmos管和第五nmos管为第二输入对管，尺寸相等，第四nmos管mn3和第二nmos管mn1的尺寸比等于第一积分电容ci1的电容值和单端电容dac模块中第一电容阵列cdac的总电容值的比例；第二nmos管mn1的栅极作为前置放大器模块的第一正向输入端vinp1，其漏极连接第四nmos管mn3的漏极、第一pmos管mp0的栅极和漏极、第二pmos管mp1的漏极以及第三pmos管mp2的栅极并作为前置放大器模块的输出端，其源极连接第三nmos管mn2、第四nmos管mn3和第五nmos管mn4的源极以及第一nmos管mn0的漏极；第一nmos管mn0的栅极连接偏置电压vbias，其源极连接电源地；第三nmos管mn2的栅极作为前置放大器模块的第一负向输入端vinn1，其漏极连接第五nmos管mn4的漏极、第二pmos管mp1的栅极、第三pmos管mp2的漏极以及第四pmos管mp3的栅极和漏极；第四nmos管mn3的栅极作为前置放大器模块的第二正向输入端vinp2，第五nmos管mn4的栅极作为前置放大器模块的第二负向输入端vinn2；第一pmos管mp0、第二pmos管mp1、第三pmos管mp2和第四pmos管mp3的源极连接电源电压vdd。
第二积分器模块输入端连接前置放大器输出端，其第一输出端连接比较模块的第一正向输入端，其第二输出端连接比较模块的第二负向输入端。如图3所示，第二积分器模块包括第一采样电容cs、第二积分电容ci2、第二复位开关sr2和第二积分开关si2，第一采样电容cs的一端作为第二积分器模块的输入端，另一端连接第二复位开关sr2的一端和第二积分开关si2的一端并作为第二积分器模块的第一输出端；第二复位开关sr2的另一端连接参考地；第二积分电容ci2的一端连接第二积分开关si2的另一端并作为第二积分器模块的第二输出端，另一端连接参考地。
比较模块为四输入结构，比较模块的第一正向输入端连接第二积分器模块的第一输出端，其第二负向输入端连接第二积分器模块的第二输出端，其第二正向输入端和第一负向输入端连接参考地。如图5所示给出了比较模块的一种实现结构，包括第六nmos管mn5、第七nmos管mn6、第八nmos管mn7、第九nmos管mn8、第十nmos管mn9、第十一nmos管mn10、第十二nmos管mn11、第五pmos管mp4、第六pmos管mp5、第七pmos管mp6、第八pmos管mp7、第一反相器inv0和第二反相器inv1，其中第七nmos管mn6、第八nmos管mn7、第九nmos管mn8、第十nmos管mn9为比较模块的输入管，第七nmos管mn6和第八nmos管mn7为第一输入对管尺寸相等，第九nmos管mn8和第十nmos管mn9为第二输入对管尺寸相等，第十nmos管mn9和第七nmos管mn6的尺寸比等于第二积分电容ci2的电容值和第一采样电容cs的电容值的比例；第七nmos管mn6的栅极作为比较模块的第一正向输入端vinp1，其漏极连接第九nmos管mn8的漏极和第十一nmos管mn10的源极，其源极连接第八nmos管mn7、第九nmos管mn8和第十nmos管mn9的源极以及第六nmos管mn5的漏极；第八nmos管mn7的栅极作为比较模块的第一负向输入端vinn1，其漏极连接第十nmos管mn9的漏极和第十二nmos管mn11的源极；第九nmos管mn8的栅极作为比较模块的第二正向输入端vinp1，第十nmos管mn9的栅极作为比较模块的第二负向输入端vinn2；第六nmos管mn5的栅极连接第五pmos管mp4和第八pmos管mp7的栅极并连接外部给定的时钟信号clk，其源极连接电源地；第六pmos管mp5的栅极连接第七pmos管mp6、第八pmos管mp7和第十二nmos管mn11的漏极以及第十一nmos管mn10的栅极和第二反相器inv1的输入端，其漏极连接第五pmos管mp4和第十一nmos管mn10的漏极、第七pmos管mp6和第十二nmos管mn11的栅极以及第一反相器inv0的输入端，其源极连接第五pmos管mp4、第七pmos管mp6和第八pmos管mp7的源极并连接电源电压vdd；第一反相器inv0的输出端作为比较模块的输出端。
参考地为参考正电压vrefp和参考负电压vrefn的中值电压，电压值不为0，电源地为电源地信号，电压值为0。
本发明中前置放大器模块可以作为量化阶段的前置运放，也可以作为残差采样阶段的残差采样运放，提高了复用性。同时因为第二级残差积分电容即第二积分电容ci2与第一级的电容第一积分电容ci1即完全隔离，使第二级的残差采样电容大小得到有效减小，降低了运放功耗也提升了速度。另外，无源积分器ciff结构可以实现噪声传输为
ntf(z)＝(1-a1z-1)·(1-a2z-1)(1)
本发明将完成逐次逼近的残差进行两次积分，实现了量化噪声在输出结果的二阶整形，可以实现零点在a1和a2的二阶噪声整形效果，使系统的有效位数得到明显提升。其中零点a1和a2满足
本发明在开环运放与比较模块latch之间引入另外一支ciff反馈支路，整体实现二阶噪声整形，使得本发明可以用双无源积分器实现二阶噪声整形，开环运放的噪声可以实现一阶整形，实现低功耗的同时也实现了高精度。
本实施例提出的单端电容阵列结构的saradc中，将前置运算放大器模块中第四nmos管mn3与第二nmos管mn1的尺寸比设置为第一积分器模块中第一积分电容ci1的大小与电容dac模块的电容阵列cdac的总电容大小的比例；将比较模块中第十nmos管mn9与第七nmos管mn6的尺寸比设置为第二积分器模块中的第二积分电容ci2的大小与第二积分器模块的第一采样电容cs的大小的比例。
在本实施例提出的单端电容阵列结构中，电容式dac模块的电容阵列cdac采用二进制权重的电容阵列，以进行sar-adc操作。设第一积分模块第一积分电容ci1的电容大小与电容dac模块的电容阵列cdac的总电容大小的比为g1。设第二积分器模块的第二积分电容ci2的大小与第二积分器模块的第一采样电容cs的大小的比为g2，比较模块latch中第五nmos管mn4与第二nmos管mn1的尺寸比也等于g2。所以g1和g2满足
前置运算放大器模块电路如附图4所示，第二nmos管mn1、第三nmos管mn2、第四nmos管mn3和第五nmos管mn4为前置放大器的输入管，第二nmos管mn1和第三nmos管mn2为第一输入对管，尺寸相等，第四nmos管mn3和第五nmos管mn4为第二输入对管，尺寸相等；第二nmos管mn1的栅端为前置放大器模块的第一输入正端vinp1，连接电容dac模块的电容阵列cdac上极板、第一复位开关sr1的一端(单端电容dac模块的输出端)和第一积分器模块中第一积分开关si1的一端(第一积分器模块的输入端)；第三nmos管mn2的栅端为前置放大器模块的第一输入负端vinn1，连接参考地；第四nmos管mn3为前置放大器模块的第二输入正端vinp2，连接第一积分器模块中第三复位开关sr3和第四复位开关sr4的一端(第一积分器模块的输出端)；第五nmos管mn4的栅端为前置放大器模块的第二输入负端vinn2，连接参考地。第四nmos管mn3与第二nmos管mn1的尺寸比也等于g1。考虑到前置运算放大器模块的第一输入对管的输入失调为vos1，增益为a，前置运算放大器模块的第二输入对管的输入失调为vos2，前置放大器模块的输出正端vop(单端电容阵列中只用到了前置放大器模块的输出正端vop连接第二积分器模块的输入端，因此将前置放大器模块的输出正端vop作为前置放大器模块的输出端，不同的是双端电容阵列中将前置放大器模块的输出正端vop和输出正端von分别连接两个第二积分器模块的输入端)满足
vop＝a·(vinp1-vinn1-vos1 g1·(vinp2-vinn2-vos2))(4)
比较模块latch为本发明提出的新型ciff结构的二阶噪声整形sar-adc的动态锁存器，具有比较锁存的作用，如图5所示给出了比较模块的一种电路结构图，比较模块的输入管包括第七nmos管mn6、第八nmos管mn7、第九nmos管mn8和第十nmos管mn9，第七nmos管mn6和第八nmos管mn7为比较模块的第一输入对管，尺寸相等，第九nmos管mn8和第十nmos管mn9为比较模块的第二输入对管，尺寸相等；第七nmos管mn6的栅端为比较模块latch的第一输入正端vinp1，连接第二积分器模块中第一采样电容cs的一端、第二复位开关sr2的一端和第二积分开关si2的一端(第二积分器模块的第一输出端)；第八nmos管mn7的栅端为比较模块latch的第一输入负端vinn1，连接参考地；第九nmos管mn8的栅端为比较模块latch的第二输入正端vinp2，连接参考地；第十nmos管mn9的栅端为比较模块latch的第二输入负端vinn2，连接第二积分器模块中第二积分电容ci2的一端和第二积分器模块的第二积分开关si2的一端(第二积分器模块的第二输出端)。第十nmos管mn9与第七nmos管mn6的尺寸比也等于g2。考虑比较模块latch的失调和噪声为vn_latch，包括比较模块中第一输入对管和第二输入对管的噪声和失调。当adc系统量化阶段结束时，比较模块latch输入端电压满足
vinp1-g2·vinn2-(a·q vn_latch)＝0(5)
其中，q为adc系统的量化误差。
本实施例提出的单端电容阵列结构的新型ciff结构二阶噪声整形sar-adc的时序控制包括采样阶段、量化阶段、残差采样阶段、残差积分阶段和复位阶段，其时序图如附图6所示。φs为单端电容dac模块的第一控制开关阵列sdac和连接输入信号vin的相位；φr1为单端电容dac模块的第一复位开关sr1闭合的相位；φc为比较模块latch的时钟信号clk的相位，连接控制比较模块latch中第八pmos管mp7、第五pmos管mp4和第六nmos管mn5的栅端；φr2为第二积分器模块中第二复位开关sr2闭合的相位；φi1为第一积分器模块中第一积分开关si1闭合的相位；φi2为第二积分器模块中第二积分开关si2闭合的相位；φr3为第一积分器模块中第三复位开关sr3闭合的相位和第一积分器模块中第四复位开关sr3断开的相位。
下面开始时序分析开关操作，时序图如附图6所示，并推理adc系统传输函数。
1)采样阶段(第k-1次采样开始)。将第一复位开关sr1闭合，控制开关阵列sdac连接输入信号vin，输入信号建立好后，将第一复位开关sr1断开，控制开关阵列sdac连接vrefn，输入信号被采样到电容阵列中，所以上极板电压
vdac＝-vin(k-1)(6)
2)量化阶段。通过比较模块latch的输出结果，逐次控制电容dac模块的控制开关阵列sdac和使电容阵列下级板依次连接vrefp或vrefn，直到所有电容切换结束。量化结束时上极板电压，即残差为
vres(k-1)＝vdac＝dout(k-1)-vin(k-1)(7)
3)残差采样阶段。将第二复位开关sr2闭合，然后断开。那么残差采样阶段的残差信号被前置放大器放大，并被采样到第一采样电容cs上，满足公式(4)，所以第一采样电容cs上的电压为
4)第一级残差积分阶段。将第一积分开关si1闭合，电容阵列cdac上的电荷和第一积分电容ci1的电荷结合并重新分配，且si1开关断开到下一次残差积分开始前，ci1的电压不会变化，以下一次量化的时间为基准，第k次量化时ci1上的电压为
在z域表示为
5)第二级残差积分阶段。将第一复位开关sr1和第三复位开关sr3闭合，第四复位开关sr4断开，然后将第二积分开关si2闭合，积分结束后再断开。残差被积分到电容ci2上，前置放大器模块的输入端电压全为参考地，满足公式(4)，此时前置运放输出正端为
vop＝a·(-vos1 g1·(-vos2))(11)
第二积分开关si2闭合后，cs上的电荷和ci2的电荷结合并重新分配，且si2开关断开到下一次残差积分开始前，ci2的电压不会变化，以下一次量化的时间为基准，ci2上的电压为
由公式(11)和公式(8)带入vop和
转化为z域，并带入公式(10)的
这个电压与比较模块latch的第二输入负端vinn2连接。
6)复位阶段。将第二复位开关sr2闭合，再断开，电容cs上的电荷被复位，根据公式(11)，运放失调电压被存储电容cs上，所以下次量化时前置运放失调被消除。
7)进入第k次采样量化。操作同步骤1)，上极板电压满足
vdac＝-vin(k)(15)
然后进入量化。量化结束时，比较模块latch第一正向输入端vinp1的电压为
同时量化结束时，量化误差与比较器的输入电压满足公式(5)，将公式(3)、(9)、(16)和(13)带入并转化为z域，得到输出信号dout与输入电压vin、量化噪声q和比较模块latch的失调和噪声vn_latch的关系为：
可以得到系统的噪声传输函数为
根据以上分析可知，本实施例中提出的单端电容阵列结构的saradc，采用ciff结构实现了二阶噪声整形，其中可以对前置运放进行失调存储，消除了失调的影响，对比较模块latch的噪声也可以实现二阶噪声整形。附图7仿真了本实施例的ciff结构的二阶噪声整形sar-adc电路的输出频谱图，基于8位二进制电容权重电容dac阵列，过采样率为8，输出经过数字滤波器滤波后的有效位数为13.76位。
本发明提出的二阶噪声整形逐次逼近模数转换器，同样适用于双端电容阵列结构，如图8所示，与单端电容阵列结构的saradc相比，双端电容阵列结构的saradc中电容dac模块为双端电容dac模块，双端电容dac模块为两个单端电容dac模块结构，包括第二电容阵列、第二控制开关阵列、第五复位开关、第三电容阵列、第三控制开关阵列和第六复位开关，第二控制开关阵列中每个开关的一端连接正向输入信号vip、参考正电压vrefp或参考负电压vrefn，另一端分别通过第二电容阵列中对应的电容后连接所述双端电容dac模块的正向输出端；第五复位开关接在所述双端电容dac模块的正向输出端和参考地之间；第三控制开关阵列中每个开关的一端连接负向输入信号vin、参考正电压vrefp或参考负电压vrefn，另一端分别通过第三电容阵列中对应的电容后连接所述双端电容dac模块的负向输出端；第六复位开关接在所述双端电容dac模块的负向输出端和参考地之间。
针对双端电容阵列结构的saradc，对应的采用第一积分器模块和第二积分器模块的数量都为两个，两个第一积分器模块分别连接双端电容dac模块的正向输出端和负向输出端，两个第二积分器模块分别连接前置放大器模块的正向输出端和负向输出端。前置放大器模块的第一正向输入端连接双端电容dac模块的正向输出端和第一个第一积分器模块的输入端，其第二正向输入端连接第一个第一积分器模块的输出端，与单端结构中前置放大器模块的两个负向输入端连接参考地不同，双端结构中前置放大器模块的第一负向输入端连接双端电容dac模块的负向输出端和第二个第一积分器模块的输入端，其第二负向输入端连接第二个第一积分器模块的输出端，双端结构中前置放大器模块包括正向输出端和负向输出端，其正向输出端连接第一个第二积分器模块的输入端，其负向输出端连接第二个第二积分器模块的输入端。比较模块的第一正向输入端连接第一个第二积分器模块的第一输出端，其第二负向输入端连接第一个第二积分器模块的第二输出端，与单端结构中比较模块的第一负向输入端和第二正向输入端连接参考地不同，双端结构中比较模块的第一负向输入端连接第二个第二积分器模块的第一输出端，其第二正向输入端连接第二个第二积分器模块的第二输出端，其输出端包括正向输出端和负向输出端，都连接至sarlogic。
双端结构的saradc中，前置放大器模块和比较模块同样可以采用图4和图5结构，与单端结构相比区别仅在于前置放大器模块将第二nmos管mn1的漏端作为前置放大器模块的正向输出端，第三nmos管mn2的漏端作为前置放大器模块的负向输出端，比较模块中将第一反相器inv0的输出端作为比较模块的正向输出端，将第二反相器inv1的输出端作为比较模块的负向输出端。双端结构的原理和工作过程与单端结构类似，在此不再赘述。
虽然本发明提出的一种二阶噪声整形sar-adc电路结构内容已经以实例的形式公开如上，然而并非用以限定本发明，如果本领域技术人员，在不脱离本发明的精神所做的非实质性改变或改进，都应该属于本发明权利要求保护的范围。
1.一种二阶噪声整形逐次逼近模数转换器，包括单端电容dac模块、比较模块和逐次逼近逻辑模块，
所述单端电容dac模块包括第一电容阵列、第一控制开关阵列和第一复位开关，第一控制开关阵列中每个开关的一端连接输入信号、参考正电压或参考负电压，另一端分别通过第一电容阵列中对应的电容后连接所述单端电容dac模块的输出端；第一复位开关接在所述单端电容dac模块的输出端和参考地之间；
所述逐次逼近逻辑模块的输入端连接所述比较模块的输出端，其控制信号输出端输出用于控制所述第一控制开关阵列中每个开关的控制信号，其数据输出端输出所述逐次逼近模数转换器的输出信号；
其特征在于，所述逐次逼近模数转换器还包括第一积分器模块、前置放大器模块和第二积分器模块，
所述第一积分器模块包括第一积分开关、第一积分电容、第三复位开关和第四复位开关，
第一积分开关的一端作为所述第一积分器模块的输入端，另一端连接第四复位开关的一端并通过第一积分电容后连接参考地；
第三复位开关的一端连接第四复位开关的另一端并作为所述第一积分器模块的输出端，另一端连接参考地；
所述前置放大器模块的第一正向输入端连接所述单端电容dac模块的输出端和所述第一积分器模块的输入端，其第二正向输入端连接所述第一积分器模块的输出端，其第一负向输入端和第二负向输入端连接参考地，其输出端连接第二积分器模块的输入端；
所述第二积分器模块包括第一采样电容、第二积分电容、第二复位开关和第二积分开关，
第一采样电容的一端作为所述第二积分器模块的输入端，另一端连接第二复位开关的一端和第二积分开关的一端并作为所述第二积分器模块的第一输出端；
第二复位开关的另一端连接参考地；
第二积分电容的一端连接第二积分开关的另一端并作为所述第二积分器模块的第二输出端，另一端连接参考地；
所述比较模块的第一正向输入端连接所述第二积分器模块的第一输出端，其第二负向输入端连接所述第二积分器模块的第二输出端，其第二正向输入端和第一负向输入端连接参考地。
2.根据权利要求1所述的二阶噪声整形逐次逼近模数转换器，其特征在于，所述前置放大器模块包括第一pmos管、第二pmos管、第三pmos管、第四pmos管、第一nmos管、第二nmos管、第三nmos管、第四nmos管和第五nmos管，其中第二nmos管和第三nmos管的尺寸相等，第四nmos管和第五nmos管的尺寸相等，第四nmos管和第二nmos管的尺寸比等于所述第一积分电容的电容值和所述单端电容dac模块中第一电容阵列的总电容值的比例；
第二nmos管的栅极作为所述前置放大器模块的第一正向输入端，其漏极连接第四nmos管的漏极、第一pmos管的栅极和漏极、第二pmos管的漏极以及第三pmos管的栅极并作为所述前置放大器模块的输出端，其源极连接第三nmos管、第四nmos管和第五nmos管的源极以及第一nmos管的漏极；
第一nmos管的栅极连接偏置电压，其源极连接电源地；
第三nmos管的栅极作为所述前置放大器模块的第一负向输入端，其漏极连接第五nmos管的漏极、第二pmos管的栅极、第三pmos管的漏极以及第四pmos管的栅极和漏极；
第四nmos管的栅极作为所述前置放大器模块的第二正向输入端，第五nmos管的栅极作为所述前置放大器模块的第二负向输入端；
第一pmos管、第二pmos管、第三pmos管和第四pmos管的源极连接电源电压。
3.根据权利要求1或2所述的二阶噪声整形逐次逼近模数转换器，其特征在于，所述比较模块包括第六nmos管、第七nmos管、第八nmos管、第九nmos管、第十nmos管、第十一nmos管、第十二nmos管、第五pmos管、第六pmos管、第七pmos管、第八pmos管、第一反相器和第二反相器，其中第七nmos管和第八nmos管的尺寸相等，第九nmos管和第十nmos管的尺寸相等，第十nmos管和第七nmos管的尺寸比等于所述第二积分电容的电容值和所述第一采样电容的电容值的比例；
第七nmos管的栅极作为所述比较模块的第一正向输入端，其漏极连接第九nmos管的漏极和第十一nmos管的源极，其源极连接第八nmos管、第九nmos管和第十nmos管的源极以及第六nmos管的漏极；
第八nmos管的栅极作为所述比较模块的第一负向输入端，其漏极连接第十nmos管的漏极和第十二nmos管的源极；
第九nmos管的栅极作为所述比较模块的第二正向输入端，第十nmos管的栅极作为所述比较模块的第二负向输入端；
第六nmos管的栅极连接第五pmos管和第八pmos管的栅极并连接时钟信号，其源极连接电源地；
第六pmos管的栅极连接第七pmos管、第八pmos管和第十二nmos管的漏极以及第十一nmos管的栅极和第二反相器的输入端，其漏极连接第五pmos管和第十一nmos管的漏极、第七pmos管和第十二nmos管的栅极以及第一反相器的输入端，其源极连接第五pmos管、第七pmos管和第八pmos管的源极并连接电源电压；
第一反相器的输出端作为所述比较模块的输出端。
4.根据权利要求1所述的二阶噪声整形逐次逼近模数转换器，其特征在于，所述参考地为所述参考正电压和参考负电压的中值电压。
5.一种二阶噪声整形逐次逼近模数转换器，包括双端电容dac模块、比较模块和逐次逼近逻辑模块，
所述双端电容dac模块包括第二电容阵列、第二控制开关阵列、第五复位开关、第三电容阵列、第三控制开关阵列和第六复位开关，
第二控制开关阵列中每个开关的一端连接正向输入信号、参考正电压或参考负电压，另一端分别通过第二电容阵列中对应的电容后连接所述双端电容dac模块的正向输出端；第五复位开关接在所述双端电容dac模块的正向输出端和参考地之间；
第三控制开关阵列中每个开关的一端连接负向输入信号、参考正电压或参考负电压，另一端分别通过第三电容阵列中对应的电容后连接所述双端电容dac模块的负向输出端；第六复位开关接在所述双端电容dac模块的负向输出端和参考地之间；
所述逐次逼近逻辑模块的正向输入端连接所述比较模块的正向输出端，其负向输入端连接所述比较模块的负向输出端，其第一控制信号输出端输出用于控制所述第二控制开关阵列中每个开关的控制信号，其第二控制信号输出端输出用于控制所述第三控制开关阵列中每个开关的控制信号，其数据输出端输出所述逐次逼近模数转换器的输出信号；
其特征在于，所述逐次逼近模数转换器还包括前置放大器模块、两个第一积分器模块和两个第二积分器模块，
所述第一积分器模块包括第一积分开关、第一积分电容、第三复位开关和第四复位开关，
第一积分开关的一端作为所述第一积分器模块的输入端，另一端连接第四复位开关的一端并通过第一积分电容后连接参考地；
第三复位开关的一端连接第四复位开关的另一端并作为所述第一积分器模块的输出端，另一端连接参考地；
所述第二积分器模块包括第一采样电容、第二积分电容、第二复位开关和第二积分开关，
第一采样电容的一端作为所述第二积分器模块的输入端，另一端连接第二复位开关的一端和第二积分开关的一端并作为所述第二积分器模块的第一输出端；
第二复位开关的另一端连接参考地；
第二积分电容的一端连接第二积分开关的另一端并作为所述第二积分器模块的第二输出端，另一端连接参考地；
所述前置放大器模块的第一正向输入端连接所述双端电容dac模块的正向输出端和第一个所述第一积分器模块的输入端，其第二正向输入端连接第一个所述第一积分器模块的输出端，其第一负向输入端连接所述双端电容dac模块的负向输出端和第二个所述第一积分器模块的输入端，其第二负向输入端连接第二个所述第一积分器模块的输出端，其正向输出端连接第一个所述第二积分器模块的输入端，其负向输出端连接第二个所述第二积分器模块的输入端；
所述比较模块的第一正向输入端连接第一个所述第二积分器模块的第一输出端，其第二负向输入端连接第一个所述第二积分器模块的第二输出端，其第二正向输入端连接第二个所述第二积分器模块的第二输出端，其第一负向输入端连接第二个所述第二积分器模块的第一输出端。
6.根据权利要求5所述的二阶噪声整形逐次逼近模数转换器，其特征在于，所述前置放大器模块包括第一pmos管、第二pmos管、第三pmos管、第四pmos管、第一nmos管、第二nmos管、第三nmos管、第四nmos管和第五nmos管，其中第二nmos管和第三nmos管的尺寸相等，第四nmos管和第五nmos管的尺寸相等，第四nmos管和第二nmos管的尺寸比等于所述第一积分电容的电容值和所述双端电容dac模块中第二电容阵列或第三电容阵列的总电容值的比例；
第二nmos管的栅极作为所述前置放大器模块的第一正向输入端，其漏极连接第四nmos管的漏极、第一pmos管的栅极和漏极、第二pmos管的漏极以及第三pmos管的栅极并作为所述前置放大器模块的正向输出端，其源极连接第三nmos管、第四nmos管和第五nmos管的源极以及第一nmos管的漏极；
第一nmos管的栅极连接偏置电压，其源极连接电源地；
第三nmos管的栅极作为所述前置放大器模块的第一负向输入端，其漏极连接第五nmos管的漏极、第二pmos管的栅极、第三pmos管的漏极以及第四pmos管的栅极和漏极并作为所述前置放大器模块的负向输出端；
第四nmos管的栅极作为所述前置放大器模块的第二正向输入端，第五nmos管的栅极作为所述前置放大器模块的第二负向输入端；
第一pmos管、第二pmos管、第三pmos管和第四pmos管的源极连接电源电压。
7.根据权利要求5或6所述的二阶噪声整形逐次逼近模数转换器，其特征在于，所述比较模块包括第六nmos管、第七nmos管、第八nmos管、第九nmos管、第十nmos管、第十一nmos管、第十二nmos管、第五pmos管、第六pmos管、第七pmos管、第八pmos管、第一反相器和第二反相器，其中第七nmos管和第八nmos管的尺寸相等，第九nmos管和第十nmos管的尺寸相等，第十nmos管和第七nmos管的尺寸比等于所述第二积分电容的电容值和所述第一采样电容的电容值的比例；
第七nmos管的栅极作为所述比较模块的第一正向输入端，其漏极连接第九nmos管的漏极和第十一nmos管的源极，其源极连接第八nmos管、第九nmos管和第十nmos管的源极以及第六nmos管的漏极；
第八nmos管的栅极作为所述比较模块的第一负向输入端，其漏极连接第十nmos管的漏极和第十二nmos管的源极；
第九nmos管的栅极作为所述比较模块的第二正向输入端，第十nmos管的栅极作为所述比较模块的第二负向输入端；
第六nmos管的栅极连接第五pmos管和第八pmos管的栅极并连接时钟信号，其源极连接电源地；
第六pmos管的栅极连接第七pmos管、第八pmos管和第十二nmos管的漏极以及第十一nmos管的栅极和第二反相器的输入端，其漏极连接第五pmos管和第十一nmos管的漏极、第七pmos管和第十二nmos管的栅极以及第一反相器的输入端，其源极连接第五pmos管、第七pmos管和第八pmos管的源极并连接电源电压；
第一反相器的输出端作为所述比较模块的正向输出端，第二反相器的输出端作为所述比较模块的负向输出端。
技术总结