本发明属于图像传感器领域，具体涉及一种用于8t像元的高速采样电路及其控制方法。
背景技术：
图像传感器是现代电子成像系统的核心，图像传感器主要基于两种工艺实现，cmos工艺和电荷耦合器件(ccd)工艺。cmos图像传感器技术由于其集成度高、体积小、功耗低等优点，在最近几年取得了飞速的发展。cmos图像传感器读出电路的速度、精度决定了传感器的帧频、动态范围以及mtf(调制传输函数)等指标，因此，其设计的好坏直接影响着图像传感器的功能和性能。图像传感器的像元中存在多种噪声源，为了提高系统的信噪比、动态范围以及像元阵列的一致性，必须首先对像元输出信号进行降噪处理，之后再读出降噪后的像元输出信号。pga电路完成的功能是对像元信号进行采样；降低读出电路等效输入噪声，扩展动态范围。图1所示为应用于4taps像元采样的pga电路，在一定时序设计下，能使得采样到的复位信号和光电信号具有相关性，可以有效降低rst管的复位噪声，对于较小面阵规模图像传感器，这样的曝光方式和采样电路是非常合理的，但对于大规模甚至超大规模面阵而言，由于fd点存储电荷能力较差，不适用于全局曝光模式。
如图2所示为8taps像元电路，由于在像元内部添加了用于储存电荷的电容c1和c2，使得像元对于采样信号具有空间存储能力，在全局曝光模式下，电容c1和c2上分别存储的复位信号和光电信号得以相同的存储条件，使得电容漏电引起的误差可以忽略不计，所以图2所示的8taps像元电路更适合于全局曝光模式下大面阵图像传感器设计，但是大面阵设计也面临系统处理数据量大，处理速度慢导致帧频较低的问题，如果采用与图1当中相同的相关双采样的电路设计，虽然能够达到低噪声采样效果，但速度没有发生改变。
技术实现要素：
本发明的目的在于针对上述现有技术中全局曝光模式下大面阵图像传感器处理速度慢的问题，提供一种用于8t像元的高速采样电路及其控制方法，通过连续流水采样电路提高读出电路的输出速率，具有外部可测性设计、去失调设计、低噪声时序设计和高速输出采样设计。
为了实现上述目的，本发明用于8t像元的高速采样电路具有如下的技术方案：
包括运算放大器，运算放大器的负极输入端主线路连接列采样开关，经过列采样开关分别连接测试选通开关组及采样电容开关组，测试选通开关组包括并联在主线路上的外接测试光电信号选通开关以及外接测试复位信号选通开关，采样电容开关组包括串联在主线路上的第一可调采样电容控制开关和第二可调采样电容控制开关，第一采样电容并联在第一可调采样电容控制开关和第二可调采样电容控制开关上，第二采样电容并联在第一可调采样电容控制开关上；运算放大器的负极输入端与输出端之间连接第一反馈电容，与第一反馈电容所在支路相并联的设置有第二反馈电容支路以及缓冲开关支路，第二反馈电容支路包括串联的第一可调反馈电容控制开关以及第二可调反馈电容控制开关，第二可调反馈电容控制开关上并联第二反馈电容，缓冲开关支路上设置有缓冲开关；运算放大器的输出端连接输出采样复位与信号控制开关组，输出采样复位与信号控制开关组包括并联设置的第一输出采样复位控制支路、第一输出采样信号控制支路、第二输出采样复位控制支路以及第二输出采样信号控制支路，每条控制支路均包括串联的两个控制开关以及一端连接在两个控制开关之间的输出采样电容，输出采样电容的另一端接地；通过每一组输出采样复位控制支路与输出采样信号控制支路的控制开关交替打开实现积分信号选通和参考信号选通，两组控制支路交替采样。
在本发明用于8t像元的高速采样电路的一种优选实施例当中，所述的列采样开关在输出采样复位与信号控制开关组两组支路采样阶段各有断开时间且满足精度间隔要求。
在本发明用于8t像元的高速采样电路的一种优选实施例当中，每一组输出采样复位控制支路与输出采样信号控制支路的输出采样电容所采样的光电信号和复位信号具有相关性。
在本发明用于8t像元的高速采样电路的一种优选实施例当中，所述运算放大器的正极输入端连接共模电平vcm，调节共模电平vcm来调节运算放大器的电压范围。
本发明还提供了一种用于8t像元的高速采样电路的控制方法，包括以下步骤：
在读取某列数据时，运算放大器提前一个时钟周期进入使能状态，运算放大器连接为单位增益形式，建立运放工作点；打开列采样开关，第一输出采样复位控制支路、第一输出采样信号控制支路的控制开关依次打开，分别输出积分信号和参考信号，在这一阶段采样进行的同时，上一行的采样数据由第二输出采样复位控制支路、第二输出采样信号控制支路的控制开关依次打开输出adc信号，如此交替采样、量化。
在本发明控制方法的一种实施例当中：
所述的第一可调反馈电容控制开关以及第二可调反馈电容控制开关的控制信号相反，第一可调采样电容控制开关与第二可调采样电容控制开关的控制信号相反。
在本发明控制方法的一种实施例当中：
在电路正常工作状态下，测试光电信号选通开关和测试复位信号选通开关处于永久断开状态；在特殊工作状态下，列采样开关处于永久断开状态，测试光电信号选通开关和测试复位信号选通开关分别导通，导通时间与列采样开关状态一致；使得在图像传感器整体输出异常的情况下，定位输出异常的位置是像元或者读出电路。
在本发明控制方法的一种实施例当中：
列采样开关的断开时间满足相关双采样的精度间隔要求；
交替采样期间，所述缓冲开关产生的ktc噪声具有相关性。
相较于现有技术，本发明具有如下的有益效果：全局曝光读出电路主要包含三个模块：pga、adc和lvds，考虑到高速采样处理设计的要求，采样时间应该由这三个模块来决定，鉴于列并行信号处理，高速lvds串行输出的原理，可以尽量将pga的采样时间缩短，本发明通过设计一种连续流水采样电路来提高读出电路的输出速率，不同于传统的相关双采样电路，本发明的电路结构上采用具有外部可测性设计、去失调设计、低噪声时序设计和高速输出采样设计，它能实现高速读出的原因在于：通过每一组输出采样复位控制支路与输出采样信号控制支路的控制开关交替打开实现积分信号选通和参考信号选通，两组控制支路交替采样。当第一组电容在采样当前行信号时，第二组电容已经读出前一行所存储的复位及光电信号，处理速度提高了一倍。传统的全局输出采样/输出时间模式为卷帘型读出电路，本发明的高速采样电路为全局曝光高速采样电路，对比可以提高数据处理速度大约2倍。
进一步的，本发明用于8t像元的高速采样电路的控制方法当中，第一可调反馈电容控制开关以及第二可调反馈电容控制开关的控制信号相反，第一可调采样电容控制开关与第二可调采样电容控制开关的控制信号相反，这样使得在增益调整时，不会出现其他非设置状态，在放大完成后可以清楚电容上的电荷，不影响其他行的采样精度。
进一步的，在交替采样期间，缓冲开关产生的ktc噪声具有相关性。这一相关性可以通过对采样通断控制时序的设计得以实现，在时序图的第1阶段和第2阶段闭合采样时间内，缓冲开关先于列采样开关和输出采样控制开关断开，为进一步提高采样精度，输出采样控制开关先于列采样开关断开，如此结合列采样开关在输出采样复位与信号控制开关组两组支路采样阶段各有断开时间且满足精度间隔要求，降低了读出电路等效输入噪声。
附图说明
图1典型的基于4t像元的卷帘型cmos图像传感器读出电路示意图；
图2卷帘读出模式周期示意图；
图3卷帘读出行周期示意图；
图48t像元及时序图；
图5(a)本发明提出的高速采样电路示意图；
图5(b)本发明提出的高速采样电路控制时序图；
图6流水线读出模式帧频示意图；
图7流水线读出行周期示意图。
具体实施方式
下面结合附图及实施例对本发明做进一步的详细说明。
参见图5(a)和图5(b)，本发明所提供的一种用于8t像元的高速采样电路，在电路结构上包括运算放大器26，外接测试光电信号选通开关10，外接测试复位信号选通开关11，列采样开关12，第一可调采样电容控制开关13和第二可调采样电容控制开关14，第一可调反馈电容控制开关15以及第二可调反馈电容控制开关16，缓冲开关17，第一输出采样复位控制开关18和第二输出采样复位控制开关19，第一输出采样信号控制开关20和第二输出采样信号控制开关21，第三输出采样复位控制开关22和第四输出采样复位控制开关23，第三输出采样信号控制开关24和第四输出采样信号控制开关25，第一采样电容101和第二采样电容102，第一反馈电容103和第二反馈电容104，第一输出采样电容105、第二输出采样电容106、第三输出采样电容107以及第四输出采样电容108。
在读取当前行数据时，如图5(b)中的1阶段所示，该列采样电路需提前一个时钟周期进入使能状态，且将运放连接为单位增益形式，以建立运放工作点，对应于图中时序的5阶段，而后列选通开关打开，期间积分信号选通开关和参考信号选通开关依次打开，分别输出积分信号和参考信号，分别采样到第一输出采样电容105和第二输出采样电容106，对应图中时序的3和4阶段，这里3和4阶段之间的时间间隔与噪声的相关性关系密切。在1阶段中，第四输出采样复位控制开关23和第四输出采样信号控制开关25闭合，将上一行数据输出到比较器/缓冲器，使得在当前行采样的同时，前一行的数据已经得到量化/处理。在下一行数据读出时，如图5(b)中的2阶段所示，该阶段工作原理与1阶段相同，区别是讲采样电容换成了第三输出采样电容107和第四输出采样电容108，前一行第一输出采样电容105和第二输出采样电容106上的积分信号和参考信号由第二输出采样复位控制开关19和第二输出采样信号控制开关21送至比较器/缓冲器。两组采样/输出交替进行，积分器/缓冲器连续高速工作，将信号量化/驱动输出，达到高速数据处理的目的。
本发明的高速采样电路需要缓冲开关17的两端分别连接运算放大器26的输出端和负向输入端，列采样开关12的控制信号先于输出采样控制开关断开，使得开关引起相关噪声被采样到复位信号和光电信号上，使得具有相关性的噪声可通过后续方法消除。高速采样电路需要列采样开关12，列采样开关12两端分别接像元列输出源跟随器和第一采样电容101和第二采样电容102的上极板，第一可调采样电容控制开关13和第二可调采样电容控制开关14的控制信号相反，用于调整采样电容的大小，改变运算放大器26的闭环放大倍数。第一可调反馈电容控制开关15以及第二可调反馈电容控制开关16的控制信号相反，用于调整反馈电容值的大小，改变运算放大器26的闭环放大倍数，在信号放大过程中，缓冲开关17断开，放大信号通过第一输出采样信号控制开关20采样到第二输出采样电容106上。
本发明所提供的一种用于8t像元的高速采样电路，图5(a)中开关s1、s2和s3组成复位信号和光电信号采样通路。在采样积分信号阶段，缓冲开关17、第一输出采样复位控制开关18闭合；在采样光电信号时，缓冲开关17断开，第二采样电容102和第一反馈电容103进行电荷转移，由采样电容采样完成后断开采样开关，缓冲开关17和第一输出采样复位控制开关18关断，而第二输出采样复位控制开关19闭合，由列级adc对电容上的电压量化输出，在列级adc量化的同时，第二输出采样电容106采集到了光电信号，当adc量化完成第一输出采样电容105的复位信号后，继续量化第二输出采样电容106上的光电信号。
在adc对第一行像元输出量化的同时，第三输出采样电容107以及第四输出采样电容108上分别采集到了第二行的复位信号和光电信号，在adc结束对第一行量化输出后，可以立刻对第二行进行量化输出，同时，第一输出采样电容105、第二输出采样电容106开始对第三行像元输出进行采样，如此交替进行，高速流水读出采样信号。
每列进行数据输出时，采样电路都需要经历两个阶段工作过程，即图5(b)中时序的t1、t2阶段，每个阶段对应的电路连接状态如图中1阶段所示(这里只描述工作过程，与具体像元及电路无关)。在t1阶段，运算放大器26被使能，列采样开关12仍处于打开状态，运放在本身的负反馈作用下，将负向输入端电压拉至共模电压vcm，完成运放工作点的建立。此时运放输出端电压也为vcm，而第一可调反馈电容控制开关15以及第二可调反馈电容控制开关16处于关断状态，将本列运放和列总线隔离开来，故本列采样电路的共模电平vcm不影响其他列数据的正常输出。当s1有效时，本列被选通，在选通阶段的前半部分时间内，即s1的第一个导通时段内，s2处于闭合状态，运放的负反馈作用将第二采样电容102右极板电压虚短至vcm，第一反馈电容103处于短接状态，不存在电荷存储，同时s1闭合，s1的闭合与本发明的高速采样无关，但在使用时却很重要，因为可以采样复位管的ktc噪声，而在后续电路中消除，提高信噪比及动态范围；输出采样开关s3闭合，第二采样电容102左右极板分别连接至像元列线输出端与运放输出端。由于第一采样电容101在跨接的前后两端没有充/放电回路，因此其两端电压保持不变，运放负向输入端电压在其本身反馈作用下被强制拉至vcm，而第一采样电容101右极板电容也为vcm，此时采样电路输出电压等于第一采样电容101右极板采样到的复位信号，这里将s2关断动作早于s3，这样s2引起的时钟馈通和电荷注入会被第一采样电容101和第一输出采样电容105采集，后面经过相关双采样会得予消除，这一设计的前提是像元的复位电压会将列线输出稳定在一个电压值上。当第一输出采样电容105采集完复位电压vcm后，s1断开，光电信号转移到内部存储电容(fd/c)上，并由源跟随器驱动输出，建立光电信号，信号稳定后，s1闭合，此时，第一采样电容101左极板电压就存在一个变化值，这个变化值就是光电信号，s2此时段开，电荷转移到电容103上并输出，第一采样电容101和第一反馈电容103的比值就是信号的放大倍数，在第一输出采样电容105、第二输出采样电容106分别采样复位信号和光电信号的控制周期内，第三输出采样电容107以及第四输出采样电容108右端的四输出采样复位控制开关23和第四输出采样信号控制开关25分别闭合，此时第三输出采样电容107以及第四输出采样电容108上分别存储了上一行像元的复位信号和光电信号，通过分别对s8和s10闭合，将第三输出采样电容107以及第四输出采样电容108上存储的信号由列级adc量化输出，t1时段结束。在t2阶段，运算放大器26被使能，列采样开关12仍处于打开状态，运放在本身的负反馈作用下，将负向输入端电压拉至共模电压vcm，完成运放工作点的建立。此时运放输出端电压也为vcm，而第一可调反馈电容控制开关15和第二可调反馈电容控制开关16处于关断状态，将本列运放和列总线隔离开来，故本列采样电路的共模电平vcm不影响其他列数据的正常输出。当s1有效时，本列被选通，在选通阶段的前半部分时间内，即s1的第一个导通时段内，s2处于闭合状态，运放的负反馈作用将第二采样电容102右极板电压虚短至vcm，第一反馈电容103处于短接状态，不存在电荷存储，同时s1闭合，输出采样开关s7闭合，第二采样电容102左右极板分别连接至像元列线输出端与运放输出端。由于第一采样电容101在跨接的前后两端没有充/放电回路，因此其两端电压保持不变，运放负向输入端电压在其本身反馈作用下被强制拉至vcm，而第一采样电容101右极板电容也为vcm，此时采样电路输出电压等于第一采样电容101右极板采样到的复位信号，这里将s2关断动作早于s7，这样s2引起的时钟馈通和电荷注入会被第一采样电容101和第三输出采样电容107采集，后面经过相关双采样会得予消除，这一设计的前提是像元的复位电压会将列线输出稳定在一个电压值上。当第三输出采样电容107采集完复位电压vcm后，s1断开，光电信号转移到内部存储电容(fd/c)上，并由源跟随器驱动输出，建立光电信号，信号稳定后，s1闭合，此时，第一采样电容101左极板电压就存在一个变化值，这个变化值就是光电信号，s2此时断开，电荷转移到电容103上并输出，第一采样电容101和第一反馈电容103的比值就是信号的放大倍数，输出信号被采集到第四输出采样电容108上，在第三输出采样电容107和第四输出采样电容108分别采样复位信号和光电信号的控制周期内，第一输出采样电容105、第二输出采样电容106右端的第二输出采样复位控制开关19和第二输出采样信号控制开关21分别闭合，此时第一输出采样电容105、第二输出采样电容106上分别存储了上一行像元的复位信号和光电信号，分别对第二输出采样复位控制开关19和第二输出采样信号控制开关21闭合，将第一输出采样电容105、第二输出采样电容106上存储的信号由列级adc量化输出，t2时段结束，重复上一个t1过程，t1结束后再重复t2过程，依次重复，直到像元所有行信号读出。这样设计的优势在于列级adc在量化信号的同时，采样电路在采集下一行的信号值，采样电路和量化电路并行流水工作，提高了数据的吞吐率，显著的提升了图像传感器的帧频。
传统采样流程及周期如图2和图3所示：
tframe_time＝tfot trow_time×nrow
本发明的高速采样流程及周期如图6图7所示：
trow_time＝max(tafe,tadc,tlvds)
不同于传统的相关双采样电路，本发明采用具有外部可测性设计、去失调设计、低噪声时序设计和高速输出采样设计，它能实现高速读出的原因在于：当第一组电容在采样当前行信号时，第二组电容已经读出前一行所存储的复位及光电信号，处理速度提高了一倍，当然，这也对后续的adc和lvds的工作速度提出了更高的要求。传统的全局输出采样/输出时间模式称之为卷帘型读出电路，本发明所采用的采样电路为全局曝光高速采样电路模式，采样/输出时间通过对比计算得出：高速采样电路可以提高数据处理速度大约2倍。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施方式仅限于此，对于所属技术领域的技术人员来说，在不脱离本发明思路的前提下，还可以设计若干简单的替换，都应当视为属于本发明权利要求确定的保护范围。
1.一种用于8t像元的高速采样电路，其特征在于：包括运算放大器(26)，运算放大器(26)的负极输入端主线路连接列采样开关(12)，经过列采样开关(12)分别连接测试选通开关组及采样电容开关组，测试选通开关组包括并联在主线路上的外接测试光电信号选通开关(10)以及外接测试复位信号选通开关(11)，采样电容开关组包括串联在主线路上的第一可调采样电容控制开关(13)和第二可调采样电容控制开关(14)，第一采样电容(101)并联在第一可调采样电容控制开关(13)和第二可调采样电容控制开关(14)上，第二采样电容(102)并联在第一可调采样电容控制开关(13)上；运算放大器(26)的负极输入端与输出端之间连接第一反馈电容(103)，与第一反馈电容(103)所在支路相并联的设置有第二反馈电容支路以及缓冲开关支路，第二反馈电容支路包括串联的第一可调反馈电容控制开关(15)以及第二可调反馈电容控制开关(16)，第二可调反馈电容控制开关(16)上并联第二反馈电容(104)，缓冲开关支路上设置有缓冲开关(17)；运算放大器(26)的输出端连接输出采样复位与信号控制开关组，输出采样复位与信号控制开关组包括并联设置的第一输出采样复位控制支路、第一输出采样信号控制支路、第二输出采样复位控制支路以及第二输出采样信号控制支路，每条控制支路均包括串联的两个控制开关以及一端连接在两个控制开关之间的输出采样电容，输出采样电容的另一端接地；通过每一组输出采样复位控制支路与输出采样信号控制支路的控制开关交替打开实现积分信号选通和参考信号选通，两组控制支路交替采样。
2.根据权利要求1所述用于8t像元的高速采样电路，其特征在于：所述列采样开关(12)在输出采样复位与信号控制开关组两组支路采样阶段各有断开时间且满足精度间隔要求。
3.根据权利要求1所述用于8t像元的高速采样电路，其特征在于：每一组输出采样复位控制支路与输出采样信号控制支路的输出采样电容所采样的光电信号和复位信号具有相关性。
4.根据权利要求1所述用于8t像元的高速采样电路，其特征在于：所述运算放大器(26)的正极输入端连接共模电平vcm，调节共模电平vcm来调节运算放大器(26)的电压范围。
5.一种基于权利要求1-4中任一项所述用于8t像元的高速采样电路的控制方法，其特征在于，包括以下步骤：在读取某列数据时，运算放大器(26)提前一个时钟周期进入使能状态，运算放大器(26)连接为单位增益形式，建立运放工作点；打开列采样开关(12)，第一输出采样复位控制支路、第一输出采样信号控制支路的控制开关依次打开，分别输出积分信号和参考信号，在这一阶段采样进行的同时，上一行的采样数据由第二输出采样复位控制支路、第二输出采样信号控制支路的控制开关依次打开输出adc信号，如此交替采样、量化。
6.根据权利要求5所述的控制方法，其特征在于：
第一可调反馈电容控制开关(15)以及第二可调反馈电容控制开关(16)的控制信号相反，第一可调采样电容控制开关(13)与第二可调采样电容控制开关(14)的控制信号相反。
7.根据权利要求5所述的控制方法，其特征在于：
在电路正常工作状态下，测试光电信号选通开关(10)和测试复位信号选通开关(11)处于永久断开状态；在特殊工作状态下，列采样开关(12)处于永久断开状态，测试光电信号选通开关(10)和测试复位信号选通开关(11)分别导通，导通时间与列采样开关(12)状态一致；使得在图像传感器整体输出异常的情况下，定位输出异常的位置是像元或者读出电路。
8.根据权利要求5所述的控制方法，其特征在于：
列采样开关(12)的断开时间满足相关双采样的精度间隔要求；
交替采样期间，所述缓冲开关(17)产生的ktc噪声具有相关性。
技术总结