本发明涉及集成电路领域，尤其涉及一种半导体结构的预处理方法、一种金属硅化物的形成方法以及一种半导体处理装置。
背景技术：
随着集成电路技术的发展，其中电子元件的集成度在增加，在电子元件的制造过程中，半导体结构的线宽和几何尺寸也减小了，通过传统技术制造的mos晶体管的栅极和源/漏区的电阻较高，故而，在硅衬底上暴露的源/漏区以及多晶硅栅上形成金属硅化物的方法被采用以减小电阻。
在形成金属硅化物的工艺中，需要首先对衬底表面进行预处理，或称为预硅化物清洁(pre-silicideclean)，主要目的是移除在工艺传输的过程中在硅表面的有源区(aa)形成的自然氧化层(nativeoxidelayer)。在去除自然氧化层后，在衬底表面上沉积诸如镍、钛或者钴等的金属层，然后进行热退火，在此退火步骤中，覆盖在硅表面的金属镍、钛或者钴与硅反应，但不会与硅氧化物如二氧化硅、硅氮化物如氮化硅或者是硅氮氧化物反应，之后去除没有发生反应的金属层，在暴露的源/漏区以及多晶硅栅上形成了金属硅化层。
然而，目前的方式所形成的金属硅化物的质量不够理想。
技术实现要素：
为了彻底去除衬底表面上的自然氧化层以及其它污染物，本发明提供了一种半导体结构的预处理方法。并且，为了提高金属硅化物的质量，还提供了一种金属硅化物的形成方法以及一种半导体处理装置。
一个方面，本发明提供了一种半导体结构的预处理方法，包括以下步骤：
提供一半导体结构，所述半导体结构包括一具有有源区的衬底，并且在所述衬底的有源区的部分表面上形成有第一导电部分以及覆盖于所述第一导电部分的侧表面的隔离侧墙；以及执行等离子刻蚀，以从所述半导体结构暴露的表面移除材料来进行预处理，其中，执行所述等离子刻蚀的设备设置有两个rf源，通过调节所述两个rf源的功率来调节施加在所述半导体结构表面的偏压，所述偏压不小于150v。
可选的，所述等离子刻蚀为溅射刻蚀，所述溅射刻蚀采用的工艺气体包括ar和/或he。
可选的，所述偏压不超过260v。
可选的，从所述半导体结构暴露的表面移除的材料包括自然氧化层，所述等离子刻蚀的刻蚀时间为7s～22s。
可选的，所述衬底为硅衬底或者soi衬底，所述第一导电部分为mos晶体管的栅极。
根据本发明的另一方面，提供一种金属硅化物的形成方法，包括以下步骤：
提供一半导体结构，所述半导体结构包括衬底，所述衬底上设置有第一导电部分、覆盖于所述第一导电部分的侧表面的隔离侧墙以及从远离所述第一导电部分一侧邻接所述隔离侧墙的第二导电部分，所述第二导电部分位于所述衬底中并延伸至所述衬底的表面；执行等离子刻蚀，以从所述半导体结构暴露的表面移除材料来进行预处理，其中，执行所述等离子刻蚀的设备设置有两个rf源，通过调节所述两个rf源的功率来调节施加在所述半导体结构表面的偏压，所述偏压不小于150v；在经过预处理的所述半导体结构上沉积一层金属膜，所述金属膜覆盖在所述第一导电部分、所述隔离侧墙以及所述第二导电部分暴露的表面上；对沉积有所述金属膜的半导体结构进行热退火，以使所述第一导电部分和所述第二导电部分表面的硅与所述金属膜反应形成金属硅化物；以及去除未反应的所述金属膜。
可选的，所述金属膜的材料包括ni、ti、w、co、mn、mo、zr、ta、w、pd、pt、yb中的至少一种金属或合金。
可选的，所述第一导电部分为mos晶体管的栅极，所述第二导电部分为所述mos晶体管的源/漏区。
根据本发明的再一方面，提供一种半导体处理装置，所述半导体处理装置包括：
装载腔室，用于提供一种半导体结构，所述半导体结构包括衬底、位于所述衬底上的第一导电部分、覆盖于所述第一导电部分的侧表面的隔离侧墙以及从远离所述第一导电部分邻接所述隔离侧墙的第二导电部分，所述第二导电部分位于所述衬底中并延伸至所述衬底的表面；
预处理腔室，用于放置从所述装载腔室传送来的所述半导体结构并对所述半导体结构进行预处理，所述预处理通过等离子刻蚀从所述半导体结构暴露的表面移除材料，所述预处理腔室设置有两个rf源，在预处理时，通过调节所述两个rf源的功率来调节施加在所述半导体结构表面的偏压，所述偏压不小于150v；
沉积腔室，用于放置从所述预处理腔室传送来的所述半导体结构并在经过预处理的所述半导体结构上沉积一层金属膜；以及
传输设备，用于在所述装载腔室、所述预处理腔室以及所述沉积腔室之间传输所述半导体结构。
可选的，所述沉积腔室沉积所述金属膜采用物理气相沉积、化学气相沉积和原子层沉积中的一种。
本发明提供的半导体结构的预处理方法，在执行溅射刻蚀的步骤中，从所述半导体结构暴露的表面移除材料来对进行预处理时，施加在所述半导体结构表面的偏压不小于150v，较大的偏压有助于避免从隔离侧墙上落下的侧墙材料停留在衬底表面，从而有利于提高经过预处理的半导体结构的表面洁净度。
本发明提供的金属硅化物的形成方法，在沉积金属膜之前对半导体结构进行了预处理，并在经过预处理后，在半导体结构上沉积一层金属膜并进行热退火，使第一导电部分和第二导电部分表面的硅与金属膜反应形成金属硅化物，由于较大的偏压有助于避免从隔离侧墙上落下的侧墙材料停留在衬底表面，因而在沉积金属膜时，特别是第二导电部分表面上的杂质及氧化物很少，因而第二导电部分表面的硅得以充分地与金属膜反应形成金属硅化物，有利于提高半导体结构上的金属硅化物的质量，进而有利于提高产率。
本发明提供的半导体处理装置，从装载腔室传送的半导体结构在预处理腔室进行预处理，所述预处理采用的等离子体刻蚀中，施加在所述半导体结构表面的偏压不小于150v，可以减少或避免了从隔离侧墙上落下的侧墙材料停留在衬底表面，进而在沉积腔室沉积金属膜时，金属膜尤其与第二导电部分的表面之间基本没有杂质和氧化物，从而有助于减少器件缺陷，提高产率。
附图说明
图1是一种半导体结构的电镜照片。
图2是在较小偏压下对半导体结构进行预处理的示意图。
图3是本发明实施例对半导体结构进行预处理的示意图。
图4是本发明实施例的经过预处理的半导体结构的剖面示意图。
图5是本发明实施例的金属硅化物的形成方法的流程示意图。
图6是本发明实施例的半导体处理装置的方块示意图。
附图标记说明：
10-金属硅化层；20-导电层；30、120-隔离侧墙；100-衬底；101-自然氧化层；110-第一导电部分；130-第二导电部分；210-装载腔室；220-预处理腔室；230-沉积腔室；240-传输设备。
具体实施方式
在制造电子元件的过程中，作为承载主体的衬底以及在衬底上制作的半导体结构需要在各种工艺设备以及腔室之间转移，有时也会接触空气，这会导致在半导体结构暴露的表面上形成一层自然氧化物，例如在硅表面形成二氧化硅，另外，一些污染物也会落在半导体结构暴露的表面上。在进行需要确保基底表面达到一定清洁度的工艺时，需要先对半导体结构进行预处理，以去除其表面的自然氧化物以及污染物。
在形成金属硅化物的工艺中，为了获得洁净的硅表面，需要对相关半导体结构进行预处理以去除自然氧化层，通常，溅射蚀刻(sputteretching)工艺被用于去除自然氧化层，其是利用惰性气体的等离子体轰击硅表面从而去除自然氧化层，以获得清洁的硅表面。但是，目前经溅射蚀刻后的硅表面尚存在问题。图1是一种半导体结构的电镜照片。如图1所示，该半导体结构中，金属硅化层10和导电层20叠加形成于相邻侧墙30之间的开口中，但是在硅表面上形成的金属硅化层10(方框区域)由于一些杂质颗粒的存在并不连续，存在缺失，这会降低导电层20的接触电阻，进而影响所制作的电子元件的性能，甚至会造成良率下降。
基于上述研究，本发明提出了半导体结构的预处理方法以及金属硅化物的形成方法以及半导体处理装置，可以减少硅表面残留的杂质，有利于提高半导体结构上的金属硅化物的质量，进而有利于提高产率。以下结合附图和具体的实施例对本发明的预处理方法、金属硅化物的形成方法以及半导体处理装置作进一步详细说明。以下所述本实施例的预处理方法、金属硅化物的形成方法以及半导体处理装置具体用在0.11μm技术节点及小于0.11μm的集成电路工艺中。但不限于此，根据预处理或者金属硅化物制作的需要，下述实施例也可以适用于其它节点。
需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明的实施例，本发明的实施例不应该被认为仅限于图中所示区域的特定形状。为了清楚起见，在用于辅助说明本发明实施例的全部附图中，对相同部件原则上标记相同的标号，而省略对其重复的说明。下文中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。
图2是在较小偏压下对半导体结构进行预处理的示意图。参照图2，本实施例中的半导体结构包括衬底100，并且在所述衬底100的有源区(aa)的部分表面上形成有第一导电部分110以及覆盖于所述第一导电部分110的侧表面的隔离侧墙120。
具体来说，衬底100的材料可以是硅、锗、硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟或锑化铟等，也可以是绝缘体上覆硅(soi)或者绝缘体上覆锗(goi)，或者还可以为其它的材料，例如gaas、gaasp、alinas、algaas、gainas、gainp或gainasp等，或者还可以是上述材料的组合。衬底100可以包括掺杂的外延层、梯度半导体层和位于不同类型的其它半导体层上面的半导体层(例如锗硅层上的硅层)。衬底100中可以设置有有源区以及用于隔离有源区的隔离区(未示出)，以及，衬底100中还可以根据设计需求注入一定的掺杂离子以改变电学参数。本实施例的半导体结构可以看作是在衬底100上制作电子元件过程中的一中间结构，所述电子元件可以包括存储单元和/或逻辑电路，也可以包括诸如mosfet(金属-氧化物-半导体场效应晶体管)、cmos(互补金属氧化物半导体)、pfet(p沟道场效应晶体管)、nfet(n沟道场效应晶体管)、高压晶体管以及高频晶体管中的至少一种，还可以包括其它合适的组件。
本实施例中，位于所述衬底上的第一导电部分110例如是mosfet(简称mos管)的多晶硅栅极，其中多晶硅被掺杂以获得适当的导电性，mos管的源/漏区位于多晶硅栅极两侧的衬底100中。第一导电部分110和衬底100之间可以设置有适当的结构如隧穿氧化层111，隧穿氧化层111的材料可包括诸如氧化硅、氮氧化硅、氮化硅、高k介电材料等介电材料或者它们的组合。本发明不限于此，在另外的实施例中，第一导电部分110也可以包括金属等其它导电材料。此外，在另外的实施例中，半导体结构也可以包括存储单元，从而在第一导电部分110和衬底100之间还可以包括依次设置在隧穿氧化层上的浮栅多晶硅以及氧化物-氮化物-氧化物的ono介电层。
隔离侧墙(spacer)120覆盖在第一导电部分110的侧表面，用于保护第一导电部分110并使第一导电部分110和邻近的导电部分保持绝缘。隔离侧墙120可以包括氧化物材料例如氧化硅，也可以包括氮化物材料例如氮化硅或者氮氧化物材料例如氮氧化硅。根据设计需要，在第一导电部分110侧表面设置的隔离侧墙120可以通过多次沉积和刻蚀工艺形成。本实施例中，隔离侧墙120例如包括依次覆盖在第一导电部分110侧表面的内氧化硅层、氮化硅层以及外氧化硅层(未示出)。隔离侧墙120通常采用自对准工艺进行刻蚀，因而其最外边的表面与衬底100表面会构成一锐角，即隔离侧墙120的外表面接近于斜面。
进一步的，本实施例的半导体结构还可包括从远离所述第一导电部分110一侧邻接所述隔离侧墙120的第二导电部分130，所述第二导电部分130位于所述衬底100中并延伸至所述衬底100的表面。即，第二导电部分130与第一导电部分110彼此临近并分设在衬底100中和衬底100上方。仍以mos管为例，本实施例中，第二导电部分130指的是mos管的至少一个源/漏区。根据mos管的类型，其源/漏区可以掺杂有p型掺杂剂(诸如硼或bf2)或者n型掺杂剂(诸如磷或砷)。
上述半导体结构可以通过在衬底100上进行的多次沉积工艺、光刻工艺、干法或湿法蚀刻工艺来形成，上述半导体结构的制作可以采用本领域公开的方法完成，在此不做限定。在执行预处理之前，半导体结构的表面生成有自然氧化层101，且需要额外去除自然氧化层101。
对半导体结构进行的预处理通常采用等离子体刻蚀例如溅射刻蚀的办法，具体来说，执行溅射刻蚀的设备通过电离产生等离子体，并在半导体结构的表面处施加偏压吸引等离子体中的离子朝向半导体结构运动，所述偏压可归因于施加在支撑半导体结构的基座上的rf(射频)偏压能。等离子体中的离子撞击垂直于它运动方向的半导体结构的暴露表面(此处包括第一导电部分110、隔离侧墙120、第二导电部分130的上表面以及衬底100露出来的上表面)，以移除暴露表面上的部分材料，达到去除自然氧化物以及污染物的目的。
在此以利用溅射刻蚀进行预处理为例，执行溅射刻蚀的设备可包括按照本领域技术人员熟知的方式设置的icp源以及rf源，rf源例如是两个，以共同产生偏压，所述偏压为直流偏压，具体可以在不同射频频率诸如2mhz、13.56mhz、60mhz的偏压或以上各偏压的组合下传递，施加在半导体结构表面的偏压(本文中指的是两个rf源施加在支撑半导体结构的基座上的偏压)也可以吸引等离子体中的离子向半导体结构中的沟槽或者过孔的底部运动，从而移除沟槽表面或过孔底部表面的材料，达到清洁的效果。
在针对如图2所示的半导体结构进行采用溅射刻蚀的预处理时，可以采用诸如氩气或氦气的惰性气体，在电离形成等离子体后，等离子体中的离子在电场的作用下轰击半导体结构露出的表面，以移除自然氧化物和污染物。然而，研究发现，在一定范围的偏压下进行溅射刻蚀之后，半导体结构表面尤其是衬底的邻近隔离侧墙的有源区表面的清洁效果并不好，尤其表现在经过预处理后第二导电部分130表面仍然有杂质残留，这会导致在进一步的工艺中例如在第二导电部分130上形成的金属硅化物的质量较差(可参照图1)。
本实施例进行溅射刻蚀的设备例如是应用材料公司生产的蚀刻腔室、pcxt或预清洁腔室。当然，其他制造商生产的其它进行溅射蚀刻的设备也可以用于执行本发明。具体的，本实施例的进行溅射刻蚀的设备可以包括两个rf源以及支撑所述半导体结构的基座，在执行所述溅射刻蚀时，所述两个rf源施加于所述基座的偏压可以作为施加在所述半导体结构上的偏压，通过调节这两个rf源的功率(即rf偏压能)即能通过调节施加在所述半导体结构上的偏压，例如，设这两个rf源分别为rf1和rf2，当调节rf2和rf1分别为300w和100w时，施加在所述基座的偏压约为-44.72v(负号表示离子运动的方向)，当调节rf2和rf1分别为400w和200w时，施加在所述基座的偏压约为-72.54v，当调节rf2和rf1分别为200w和100w时，施加在所述基座的偏压约为-71.37v，当调节rf2和rf1分别为160w和80w时，施加在所述基座的偏压约为-75.5v，本实施例执行溅射刻蚀的工艺气体例如是氩气。
但是，在利用上述条件进行溅射刻蚀之后，如图1所示，半导体结构的表面尤其是衬底100的邻近隔离侧墙120的有源区表面的清洁效果仍有待提高。并且，随着电压偏压的降低(此处降低指电压的绝对数值降低)，自然氧化层的去除效果也变差。此外，在上述偏压条件下，延长刻蚀时间，例如从7秒(s)延长到37秒时，清洁效果也在变差。
参照图2，发明人研究发现，在针对上述半导体结构的溅射刻蚀过程中，等离子体中的氩离子(工艺气体以氩气为例)在衬底100的法线方向上朝向半导体结构的暴露表面运动，在此过程中，隔离侧墙120的外表面同时也受到等离子体如氩离子的撞击，因而隔离侧墙120表面的材料也会被刻蚀掉从而离开隔离侧墙而掉落(如图2中虚线所示)，这会在隔离侧墙120旁边的衬底100表面造成新的污染，导致难以去除干净邻近隔离侧墙120的有源区表面上的杂质残留，进而造成预处理效果变差。这会影响到整个电子元件的性能，例如，在预处理之后的衬底上沉积金属膜并退火使金属膜与第二导电部分130表面的硅反应形成金属硅化物时，残留在第二导电部分130的表面上的杂质会影响金属膜的连续性，并且也会阻止金属与硅反应，使得金属硅化物的质量变差。
基于上述分析，本发明实施例首先提供一种半导体结构的预处理方法，所述预处理方法包括以下步骤：
第一步骤：提供一半导体结构，所述半导体结构包括一具有有源区的衬底，并且在所述衬底的有源区的部分表面上形成有第一导电部分以及覆盖于所述第一导电部分的侧表面的隔离侧墙；以及
第二步骤：执行等离子刻蚀，以从所述半导体结构暴露的表面移除材料来进行预处理，其中，执行所述等离子刻蚀的设备设置有两个rf源，通过调节所述两个rf源的功率来调节施加在所述半导体结构表面的偏压，所述偏压不小于150v。
关于半导体结构的组件可以参照上述介绍。在此重点介绍第二步骤。图3是本发明实施例对半导体结构进行预处理的示意图。图4是本发明实施例的经过预处理的半导体结构的剖面示意图。参照图3和图4，具体的，为了减少或避免隔离侧墙120在溅射刻蚀时的移除材料掉落在邻近的有源区表面(此处邻近隔离侧墙120的有源区表面可包括第二导电部分130的上表面)，将施加在所述半导体结构表面的偏压提高，具体选择不小于150v的偏压进行溅射刻蚀。在较大的偏压下，等离子体中的离子对衬底100表面的轰击明显加强，而对基本为竖直的隔离侧墙120表面的轰击加强效果相对而言较弱，并且，对于隔离侧墙120被轰击掉落的材料，朝向衬底100表面的轰击离子对其也产生了较强的轰击作用力，并倾向于使掉落在衬底100表面上的隔离侧墙材料反向移动，粘回隔离侧墙120上，从而在预处理完成后，可以达到如图4所示的预处理结果，其中自然氧化层101被去除，隔离侧墙120上掉落的材料基本经等离子作用仍粘附在隔离侧墙表面。从而，通过增加偏压，一方面增强了溅射刻蚀对衬底100表面的刻蚀效果，另一方面，可以使隔离侧墙120上掉落的材料离开衬底100有源区表面，从而可以粘回隔离侧墙120上，或者被执行溅射刻蚀的设备的排气系统抽离预处理腔室。因此，通过增加偏压至150v以上，有助于避免从隔离侧墙120上落下的侧墙材料停留在衬底100表面，从而有利于提高经过预处理的半导体结构的表面洁净度。
上述第二步骤中，可以通过调节执行溅射刻蚀的设备的两个rf(设为rf1和rf2)源的功率来调整偏压至150v以上。例如，可以调节rf2和rf1的功率均为100w，使施加在放置半导体结构的基座的偏压为-152.43v，或者，可以调节rf2和rf1分别为50w和100w，使施加在放置半导体结构的基座的偏压为-251v，此处负号与电场方向有关。为了避免偏压过高所可能产生的例如对衬底本体的损伤，上述偏压优选不超过260v。
本实施例的预处理方法中，用于形成等离子体的气体可以是惰性气体，例如ar和/或he，所述惰性气体中还可以包括例如h2或n2作为载气。基于预处理是用于实现去除衬底表面的自然氧化层101的目的，上述第二步骤的刻蚀时间优选在7s～22s之间。此外，执行溅射刻蚀的设备通常包括真空控制系统，在溅射刻蚀过程中，预处理腔室内的真空通常保持在约45mtorr～100mtorr。
上面介绍的本实施例的半导体结构的预处理方法，在执行溅射刻蚀的步骤中，从所述半导体结构暴露的表面移除材料来对进行预处理时，施加在所述半导体结构表面的偏压不小于150v，较大的偏压有助于避免从隔离侧墙上落下的侧墙材料停留在衬底表面，从而有利于提高经过预处理的半导体结构的表面洁净度。
接下来介绍本实施例的金属硅化物的形成方法。图5是本发明实施例的金属硅化物的形成方法的流程示意图。参照图5，本实施例的金属硅化物的形成方法包括以下步骤：
s1：提供一半导体结构，所述半导体结构包括衬底，所述衬底上设置有第一导电部分、覆盖于所述第一导电部分的侧表面的隔离侧墙以及从远离所述第一导电部分一侧邻接所述隔离侧墙的第二导电部分，所述第二导电部分位于所述衬底中并延伸至所述衬底的表面；
s2：执行等离子刻蚀，以从所述半导体结构暴露的表面移除材料来进行预处理，其中，执行所述等离子刻蚀的设备设置有两个rf源，通过调节所述两个rf源的功率来调节施加在所述半导体结构表面的偏压，所述偏压不小于150v；
s3：在经过预处理的所述半导体结构上沉积一层金属膜，所述金属膜连续覆盖在所述第一导电部分、所述隔离侧墙以及所述第二导电部分暴露的表面上；
s4：对沉积有所述金属膜的半导体结构进行热退火，以使所述第一导电部分和所述第二导电部分表面的硅与所述金属膜反应形成金属硅化物；
s5：去除未反应的所述金属膜。
具体的，本实施例的金属硅化物的形成方法中，半导体结构的组件可以参照前述介绍，半导体结构例如包括在衬底上形成的mos管，参照图3，其中第一导电部分110可以是mos管的多晶硅栅极，而第二导电部分130可以是mos管的至少一个源/漏区。通过形成金属硅化物，可以降低后续在多晶硅栅极和源/漏区上方形成导电插塞时的接触电阻。
上述步骤s2利用了与上述半导体结构的预处理方法类似的预处理过程，所采用的等离子刻蚀例如溅射刻蚀中，施加在所述半导体结构表面的偏压不小于150v，以从所述半导体结构暴露的表面移除材料来进行预处理，由于半导体结构的第一导电部分110的上表面、隔离侧墙120的外表面以及第二导电部分130的上表面均为暴露表面，因此经过预处理之后，第一导电部分110和第二导电部分130的上表面的清洁效果较好，即，第一导电部分110和第二导电部分130的上表面为干净的硅表面，有助于提高后续在该处形成的金属硅化物的质量。
上述步骤s3中，金属膜可以通过物理气相沉积、化学气相沉积或者原子层沉积等工艺形成，金属膜覆盖于半导体结构被暴露的表面，其中包括所述第一导电部分110、所述隔离侧墙120以及所述第二导电部分130暴露的表面。金属膜具体可包括ni、ti、w、co、mn、mo、zr、ta、w、pd、pt、yb中的至少一种金属或合金。
上述步骤s4中，可在氢气、氮气、氦气或者氩气等气氛下进行热退火工艺，以使对应覆盖在半导体结构上的第一导电部分110和第二导电部分130的硅表面上的金属膜与硅反应形成金属硅化物。上述热退火工艺例如是快速热退火，或者恒温退火、尖峰退火、闪光退火和激光退火等退火工艺中的一种。所述热退火工艺的退火温度范围约400℃至700℃。所形成的金属硅化物与金属膜包括相同的金属元素，例如，在金属膜的材质为钴(co)时，所形成的金属硅化物为钴硅化物(cosi2)。一些实施例中，根据金属膜的材质不同，金属硅化物的材质还可以包括诸如tisi和wsi等硅化物中的一种或多种。
步骤s4中，去除未反应的金属膜。具体的，可采用选择性刻蚀，例如可选用强酸和强氧化剂的组合的腐蚀剂对形成金属硅化物后的半导体结构表面进行清洗，以去除未反应的金属膜。在去除未反应的金属膜后，则留下的是在半导体结构的第一导电部分110和第二导电部分130的上表面形成的金属硅化物。
本实施例介绍的金属硅化物的形成方法，在沉积金属膜之前对半导体结构进行了预处理，并在经过预处理后，在半导体结构上沉积一层金属膜并进行热退火，使第一导电部分110和第二导电部分130表面的硅与金属膜反应形成金属硅化物，由于较大的偏压有助于避免从隔离侧墙上落下的侧墙材料停留在衬底表面，特别是第二导电部分130表面上的杂质及氧化物很少，因而在沉积金属膜时，第二导电部分130表面的硅得以充分地与金属膜反应形成金属硅化物，有利于提高半导体结构上的金属硅化物的质量。在采用本实施例的硅氧化物的形成方法的实验中，预处理过程利用ar作为工艺气体，其流量为7sccm，设置在半导体结构表面的偏压为-152v，结果表面可以提高器件产率2个百分点，因而上述金属硅化物的形成方法有利于提高产率。
接下来介绍本实施例的半导体处理装置。图6是本发明实施例的半导体处理装置的方块示意图。参照图6，本实施例的半导体处理装置包括装载腔室210、预处理腔室220、沉积腔室230以及传输设备240。
具体的，装载腔室210用于提供一种半导体结构，所述半导体结构(参照图3)包括衬底100，在所述衬底100上设置有第一导电部分110、覆盖于所述第一导电部分110的侧表面的隔离侧墙120以及从远离所述第一导电部分110一侧邻接所述隔离侧墙120的第二导电部分130，所述第二导电部分130位于所述衬底100中并延伸至所述衬底100的表面。预处理腔室20用于放置从所述装载腔室210传送来的所述半导体结构并对所述半导体结构进行预处理，所述预处理通过溅射刻蚀以从所述半导体结构暴露的表面移除材料，其中，所述预处理腔室设置有两个rf源，在预处理时，通过调节所述两个rf源的功率来调节施加在所述半导体结构表面的偏压，所述偏压不小于150v。
本实施例的半导体处理装置的装载腔室210和预处理腔室220可以分别用于执行上述半导体结构的预处理方法的第一步骤和第二步骤，也可以分别用于执行金属硅化物的形成方法中的步骤s1和s2，通过分别在装载腔室210和预处理腔室220的处理，尤其是在预处理腔室220进行预处理时，施加在所述半导体结构表面的偏压不小于150v，可以减少或避免了从隔离侧墙120上落下的侧墙材料停留在衬底100表面，对半导体结构受到等离子体轰击的暴露表面的自然氧化物以及污染物具有较好的清洁效果。
本实施例的半导体处理装置的沉积腔室230用于放置从所述预处理腔室220传送来的所述半导体结构并在经过预处理的所述半导体结构上沉积一层金属膜。所述沉积腔室沉积所述金属膜可以采用物理气相沉积、化学气相沉积和原子层沉积等沉积方法中的任意一种。在所述沉积腔室230，经过预处理后表面洁净的半导体结构上被沉积一层金属膜，由于所沉积的表面洁净，因而金属膜的质量较好，并且金属膜与半导体结构尤其是第一导电部分110和第二导电部分130上表面之间基本没有杂质和氧化物，接触良好，有助于减少器件缺陷，提高产率。后续覆盖有金属膜的半导体结构可以被转移至退火设备进行热退火，并在热退火后转移至蚀刻设备去除未反应的金属膜，即，可以进一步执行上述金属硅化物的形成方法中的步骤s3～s5，从而实现了在半导体结构上形成金属硅化物的过程。
本实施例的半导体处理装置的传输设备240用于在所述装载腔室210、所述预处理腔室220以及所述沉积腔室230之间传输所述半导体结构。所述传输设备240例如是一机械手，可以在真空或者惰性气氛保护下，进行抓取形成有半导体结构的基片以及精确控制下的机械移动等动作，并将基片放置到要进行当前工作的腔室中。利用所述传输设备，在对半导体结构进行预处理后，不需要接触空气即进行金属膜的沉积，可以避免自然氧化膜的产生，提高金属膜的质量，在执行形成金属硅化物的步骤中，有助于提高金属硅化物的质量，从而有助于提高产率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
1.一种半导体结构的预处理方法，其特征在于，包括：
提供一半导体结构，所述半导体结构包括一具有有源区的衬底，并且在所述衬底的有源区的部分表面上形成有第一导电部分以及覆盖于所述第一导电部分的侧表面的隔离侧墙；以及
执行等离子刻蚀，以从所述半导体结构暴露的表面移除材料来进行预处理，其中，执行所述等离子刻蚀的设备设置有两个rf源，通过调节所述两个rf源的功率来调节施加在所述半导体结构表面的偏压，所述偏压不小于150v。
2.如权利要求1所述的预处理方法，其特征在于，所述等离子刻蚀为溅射刻蚀，所述溅射刻蚀采用的工艺气体包括ar和/或he。
3.如权利要求1所述的预处理方法，其特征在于，所述偏压不超过260v。
4.如权利要求1所述的预处理方法，其特征在于，从所述半导体结构暴露的表面移除的材料包括自然氧化层，所述等离子刻蚀的刻蚀时间为7s～22s。
5.如权利要求1至4中任一项所述的预处理方法，其特征在于，所述衬底为硅衬底或者soi衬底，所述第一导电部分为mos晶体管的栅极。
6.一种金属硅化物的形成方法，其特征在于，包括：
提供一半导体结构，所述半导体结构包括衬底，所述衬底上设置有第一导电部分、覆盖于所述第一导电部分的侧表面的隔离侧墙以及从远离所述第一导电部分一侧邻接所述隔离侧墙的第二导电部分，所述第二导电部分位于所述衬底中并延伸至所述衬底的表面；
执行等离子刻蚀，以从所述半导体结构暴露的表面移除材料来进行预处理，其中，执行所述等离子刻蚀的设备设置有两个rf源，通过调节所述两个rf源的功率来调节施加在所述半导体结构表面的偏压，所述偏压不小于150v；
在经过预处理的所述半导体结构上沉积一层金属膜，所述金属膜覆盖在所述第一导电部分、所述隔离侧墙以及所述第二导电部分暴露的表面上；
对沉积有所述金属膜的半导体结构进行热退火，以使所述第一导电部分和所述第二导电部分表面的硅与所述金属膜反应形成金属硅化物；以及
去除未反应的所述金属膜。
7.如权利要求6所述的金属硅化物的形成方法，其特征在于，所述金属膜的材料包括ni、ti、w、co、mn、mo、zr、ta、w、pd、pt、yb中的至少一种金属或合金。
8.如权利要求6所述的金属硅化物的形成方法，其特征在于，所述第一导电部分为mos晶体管的栅极，所述第二导电部分为所述mos晶体管的源/漏区。
9.一种半导体处理装置，其特征在于，包括：
装载腔室，用于提供一种半导体结构，所述半导体结构包括衬底、位于所述衬底上的第一导电部分、覆盖于所述第一导电部分的侧表面的隔离侧墙以及从远离所述第一导电部分邻接所述隔离侧墙的第二导电部分，所述第二导电部分位于所述衬底中并延伸至所述衬底的表面；
预处理腔室，用于放置从所述装载腔室传送来的所述半导体结构并对所述半导体结构进行预处理，所述预处理通过等离子刻蚀从所述半导体结构暴露的表面移除材料，所述预处理腔室设置有两个rf源，在预处理时，通过调节所述两个rf源的功率来调节施加在所述半导体结构表面的偏压，所述偏压不小于150v；
沉积腔室，用于放置从所述预处理腔室传送来的所述半导体结构并在经过预处理的所述半导体结构上沉积一层金属膜；以及
传输设备，用于在所述装载腔室、所述预处理腔室以及所述沉积腔室之间传输所述半导体结构。
10.如权利要求9所述的半导体处理装置，其特征在于，所述沉积腔室沉积所述金属膜采用物理气相沉积、化学气相沉积和原子层沉积中的一种。
技术总结